DE102021101690A1 - Verfahren zum schützen eines schaltkreises, elektrostatische-entladung-schaltkreis und integrierter schaltkreis - Google Patents

Verfahren zum schützen eines schaltkreises, elektrostatische-entladung-schaltkreis und integrierter schaltkreis Download PDF

Info

Publication number
DE102021101690A1
DE102021101690A1 DE102021101690.8A DE102021101690A DE102021101690A1 DE 102021101690 A1 DE102021101690 A1 DE 102021101690A1 DE 102021101690 A DE102021101690 A DE 102021101690A DE 102021101690 A1 DE102021101690 A1 DE 102021101690A1
Authority
DE
Germany
Prior art keywords
circuit
node
esd
coupled
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021101690.8A
Other languages
English (en)
Inventor
Adrien Benoit Ille
Claudia Kupfer
Gernot Langguth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102021101690A1 publication Critical patent/DE102021101690A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Schützen eines Schaltkreises Folgendes: Empfangen einer Belastung, die durch ein Elektrostatische-Entladung(ESD)-Ereignis verursacht wird, von einem ersten Knoten; Begrenzen eines Stroms unter Verwendung eines Strombegrenzungselements, das zwischen den ersten Knoten und einen zweiten Knoten gekoppelt ist, der mit dem Schaltkreis verbunden ist; und Begrenzen einer Spannung an dem zweiten Knoten, die durch das ESD-Ereignis verursacht wird, unter Verwendung eines Schutzschaltkreises, der Folgendes beinhaltet: wenigstens einen MOS-Transistor mit einem Lastpfad, der mit dem zweiten Knoten gekoppelt ist, wobei der wenigstens eine MOS-Transistor in einer Wanne angeordnet ist, und einen Vorspannungsschaltkreis, der mit einem Gate und einer Bulk-Verbindung des wenigstens einen MOS-Transistors und einem Versorgungsknoten gekoppelt ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft allgemein ein System und ein Verfahren zum Schutz vor elektrostatischen Entladungen(ESD).
  • HINTERGRUND
  • Integrierte Halbleiterschaltkreise sind aufgrund der kleinen Geometrie ihrer Bauelementstrukturen allgemein empfindlich gegenüber ESD-Ereignissen. Dies ist insbesondere der Fall mit Bezug auf externe Stifte oder Schnittstellen, die mit ESD-empfindlichen Bauelementstrukturen, wie etwa dem Gate eines Metall-Oxid-Halbleiter(MOS)-Transistors, gekoppelt sind. Entsprechend werden externe Schnittstellen zu einem integrierten Halbleiterschaltkreis unter Verwendung verschiedener ESD-Schaltkreise und -Verfahren geschützt. Zum Beispiel ist im Fall von ESD-empfindlichen Schnittstellen ein ESD-Entladungspfad für starken Strom unter Verwendung eines sogenannten Primär-ESD-Schutznetzwerks definiert. Dieses Primär-ESD-Schutznetzwerk ist oft zwischen einem Eingangsstift und einer Leistungsversorgungsschiene verbunden und ist zum Nebenschließen einer großen Menge an Strom während eines ESD-Ereignisses konfiguriert. Zusätzlich zu dem Primär-ESD-Schutznetzwerk werden zusätzliche lokale Sekundär-ESD-Schutzstufen verwendet, um Intervallspannungen und - ströme während eines ESD-Ereignisses weiter zu reduzieren, um einen lokalen Schaden an empfindlichen Bauelementstrukturen zu vermeiden, der durch einen Mechanismus wie etwa dielektrischer Durchschlag und Diffusionsüberhitzung verursacht wird.
  • Ein übliches Sekundär-ESD-Schutznetzwerk beinhaltet einen Reihenstrombegrenzungswiderstand, der zwischen einen externen Stift und einen empfindlichen internen Knoten eines integrierten Schaltkreises gekoppelt ist, und eine oder mehrere Dioden, die zwischen den empfindlichen internen Knoten und eine Leistungsversorgung gekoppelt sind. Die Gestaltung eines solchen Sekundär-ESD-Schutznetzwerks wird jedoch eine Herausforderung für Systeme, wie etwa drahtgebundene Kommunikationsempfänger, die Eingangssignale mit Spannungen annehmen müssen, die die Leistungsversorgungsspannung überschreiten. Bei solchen Systemen können Dioden, die zwischen Signalstiften und der Leistungsversorgung gekoppelt sind, während eines Normalbetriebs in Durchlassrichtung vorgespannt werden, was zu einer Signalverzerrung und einem reduzierten Dynamikumfang führt.
  • KURZDARSTELLUNG
  • Es sind ein Verfahren, wie in Anspruch 1 definiert, ein Elektrostatische-Entladung-Schaltkreis, wie in Anspruch 9 definiert, und ein integrierter Schaltkreis, wie in Anspruch 17 definiert, bereitgestellt. Die abhängigen Ansprüche definieren weitere Ausführungsformen.
  • Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Schützen eines Schaltkreises Folgendes: Empfangen einer Belastung, die durch ein Elektrostatische-Entladung(ESD)-Ereignis verursacht wird, von einem ersten Knoten; Begrenzen eines Stroms unter Verwendung eines Strombegrenzungselements, das zwischen den ersten Knoten und einen zweiten Knoten gekoppelt ist, der mit dem Schaltkreis verbunden ist; und Begrenzen einer Spannung an dem zweiten Knoten, die durch das ESD-Ereignis verursacht wird, unter Verwendung eines Schutzschaltkreises, der Folgendes beinhaltet: wenigstens einen MOS-Transistor mit einem Lastpfad, der mit dem zweiten Knoten gekoppelt ist, wobei der wenigstens eine MOS-Transistor in einer Wanne angeordnet ist, und einen Vorspannungsschaltkreis, der mit einem Gate und einer Bulk-Verbindung des wenigstens einen MOS-Transistors und einem Versorgungsknoten gekoppelt ist.
  • Gemäß einer anderen Ausführungsform beinhaltet ein Elektrostatische-Entladung(ESD)-Schaltkreis Folgendes: einen Sekundär-ESD-Schutzschaltkreis, der zwischen einen ersten Knoten und einen zweiten Knoten gekoppelt ist, der dazu konfiguriert ist, mit einem zu schützenden ersten Schaltkreis gekoppelt zu werden, wobei der Sekundär-ESD-Schutzschaltkreis Folgendes beinhaltet: ein Strombegrenzungselement, das zwischen den ersten Knoten und den zweiten Knoten gekoppelt ist, einen ersten MOS-Transistor mit einem ersten Lastpfad, der zwischen einen ersten Versorgungsknoten und den zweiten Knoten gekoppelt ist, einen zweiten MOS-Transistor mit einem zweiten Lastpfad, der zwischen den zweiten Knoten und einen zweiten Versorgungsknoten gekoppelt ist, wobei der erste MOS-Transistor und der zweite MOS-Transistor in wenigstens einer Wanne angeordnet sind, und einen Vorspannungsschaltkreis, der mit einem ersten Gate des ersten MOS-Transistors, einer ersten Bulk-Verbindung des ersten MOS-Transistors, einem zweiten Gate des zweiten MOS-Transistors und einer zweiten Bulk-Verbindung des zweiten MOS-Transistors gekoppelt ist.
  • Gemäß einer weiteren Ausführungsform beinhaltet ein integrierter Schaltkreis Folgendes: einen ersten Schaltkreis, der zu schützen ist, mit einem ersten Eingangsanschluss, der mit einem Eingangsknoten gekoppelt ist; einen Primär-Elektrostatische-Entladung(ESD)-Schutzschaltkreis, der mit dem Eingangsknoten und mit einem ersten Versorgungsknoten und/oder einem zweiten Versorgungsknoten gekoppelt ist; und einen Sekundär-ESD-Schaltkreis, der zwischen den Eingangsknoten und den ersten Eingangsanschluss gekoppelt ist, wobei der Sekundär-ESD-Schaltkreis Folgendes beinhaltet: ein Strombegrenzungselement, das zwischen den Eingangsknoten und den ersten Eingangsanschluss gekoppelt ist, wenigstens einen MOS-Transistor mit einem Lastpfad, der mit dem ersten Eingangsanschluss gekoppelt ist, einen ohmschen Vorspannungsschaltkreis, der mit Gate- und Bulk-Verbindungen des wenigstens einen MOS-Transistors gekoppelt ist.
  • Figurenliste
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird jetzt auf die folgenden Beschreibungen in Verbindung mit den zugehörigen Zeichnungen Bezug genommen, in denen gilt:
    • 1A, 1C und 1D veranschaulichen schematische Darstellungen einer Ausführungsform eines ESD-Schutzsystems und 1B veranschaulicht einen Graphen, der ein quasistatisches TLP-Verhalten einer Ausführungsform eines ESD-Schutzsystems mit einem herkömmlichen ESD-Schutzsystem vergleicht;
    • 2 veranschaulicht eine schematische Darstellung einer Ausführungsform eines ESD-Schutzsystems, bei dem ein ESD-Vorspannungsschaltkreis eines Sekundär-ESD-Schutzschaltkreises unter Verwendung eines Widerstands implementiert ist;
    • 3A und 3B veranschaulichen schematische Darstellungen von Ausführungsformen von ESD-Schutzsystemen, bei denen der ESD-Vorspannungsschaltkreis eines Sekundär-ESD-Schutzschaltkreises mit einem Primär-ESD-Schutzschaltkreis verknüpft ist;
    • 4A, 4B, 4C, 4D und 4E veranschaulichen schematische Darstellungen von Ausführungsformen von ESD-Schutzsystemen, bei denen der ESD-Vorspannungsschaltkreis eines Sekundär-ESD-Schutzschaltkreises mit einem gesteuerten Siliciumgleichrichter (SCR: Silicium Controlled Rectifier) verknüpft ist;
    • 5A, 5B, 5C und 5D veranschaulichen schematische Darstellungen von Ausführungsformen von ESD-Schutzsystemen, bei denen der ESD-Vorspannungsschaltkreis eines Sekundär-ESD-Schutzschaltkreises unter Verwendung eines Transistors implementiert ist;
    • 6A, 6B, 6C, 6D, 6E und 6F veranschaulichen schematische Darstellungen von Ausführungsformen von ESD-Schutzsystemen, bei denen der Sekundär-ESD-Schutzschaltkreis mit einem internen Schaltkreis verknüpft ist, der mit einer anderen Leistungsversorgungsdomäne gekoppelt ist;
    • 7A und 7B veranschaulichen schematische Darstellungen von Ausführungsformen von ESD-Schutzsystemen, bei denen der Sekundär-ESD-Schutzschaltkreis ferner mit einer Schaltungsanordnung verknüpft ist, die mit einer Höhere-Spannung-Leistungsversorgungsdomäne assoziiert ist; und
    • 8 veranschaulicht ein Flussdiagramm einer Ausführungsform eines Verfahrens zum Schützen eines Schaltkreises.
  • Entsprechende Ziffern und Symbole in unterschiedlichen Figuren verweisen allgemein auf entsprechende Teile, sofern nichts anderes angegeben ist. Die Figuren sind gezeichnet, um die relevanten Aspekte der bevorzugten Ausführungsformen deutlich zu veranschaulichen, und sind nicht notwendigerweise maßstabsgetreu gezeichnet. Um gewisse Ausführungsformen klarer zu veranschaulichen, kann ein Buchstabe, der Varianten der gleichen Struktur, des gleichen Materials oder Prozessschrittes angibt, auf eine Figurenzahl folgen.
  • AUSFÜHRLICHE BESCHREIBUNG DER VERANSCHAULICHENDEN AUSFÜHRUNGSFORMEN
  • Die Fertigung und Verwendung der vorliegend bevorzugten Ausführungsformen werden unten ausführlich erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, welche in einer großen Vielzahl spezieller Zusammenhänge umgesetzt werden können. Die besprochenen speziellen Ausführungsformen dienen lediglich der Veranschaulichung spezieller Arten zum Fertigen und Verwenden der Erfindung und beschränken den Schutzumfang der Erfindung nicht.
  • Die vorliegende Erfindung wird mit Bezug auf bevorzugte Ausführungsformen in einem speziellen Zusammenhang, einem System und einem Verfahren zum Überwachen eines Schalttransistors in dem Zusammenhang von Sekundär-ESD-Schutzschaltkreisen für integrierte Schaltkreise beschrieben. Die Erfindung kann jedoch angewandt werden, Spannungs- und Strombegrenzungsfunktionen auf andere Arten von Schaltkreisen und Systemen bereitzustellen.
  • Gemäß einer Ausführungsform beinhaltet ein Sekundär-ESD-Schutzschaltkreis ein Strombegrenzungselement und einen oder mehrere MOS-Transistoren mit Lastpfaden, die zwischen einen Knoten eines zu schützenden Schaltkreises und einen oder mehreren Leistungsversorgungsknoten gekoppelt sind, die dazu konfiguriert sind, mit einer Leistungsversorgungsspannung oder mit Masse gekoppelt zu werden. Ein Vorspannungsschaltkreis wird verwendet, um sowohl das Gate als auch den Body (Körper) des MOS-Transistors vorzuspannen. Durch Vorspannen sowohl des Gate als auch des Body des MOS-Transistors wird die Auslösespannung des parasitären Bipolartransistors (auch als ein Bipolartransistor bezeichnet) vorteilhaft verringert. Bei manchen Ausführungsformen lockert die reduzierte Auslösespannung Layoutgeometrieeinschränkungen des MOS-Transistors des Sekundär-ESD-Schutzschaltkreises vorteilhaft und stellt die Fähigkeit bereit, silicidblockierte Diffusionserweiterungen zu reduzieren oder zu vermeiden. Außerdem ermöglicht das Vorspannen sowohl des Gate als auch des Body des MOS-Transistors des Sekundär-ESD-Schutzschaltkreises vorteilhafterweise, dass seine Strombelastbarkeit besser mit der Vorrichtungsgröße skaliert, und es wird auch ein besserer Spannungsschutz für empfindliche Schaltkreise und Vorrichtungen während ESD-Ereignissen ermöglicht. Solche ESD-Ereignisse können zum Beispiel ein Elektrische-Überlast(EOS: Electrical Overstress)-Ereignis, ein ESD-Ereignis mit schneller Strominjektion, wie etwa ein Geladene-Vorrichtung-Modell(CDM: Charged Device Model)- und ein Systemebene-ESD-Ereignis, sowie ein ESD-Ereignis mit moderater transienter Strominjektion, wie etwa ein Menschlicher-Körper-Modell(HBM: Human Body Model)-ESD-Ereignis, beinhalten.
  • 1A veranschaulicht ein ESD-Schutzsystem 100 gemäß einer Ausführungsform der vorliegenden Erfindung, das verwendet wird, um einen Schaltkreis 108 vor einer Belastung zu schützen, die durch ein ESD-Ereignis verursacht wird, das auf einem Integrierter-Schaltkreis(IC)-Stift 103 auftritt. Wie gezeigt, beinhaltet das ESD-Schutzsystem 100 Primär-ESD-Schaltkreise 102, 104 und 106 und einen Sekundär-ESD-Schutzschaltkreis 110. Während eines ESD-Ereignisses an dem IC-Stift 103 nebenschließen die Primär-ESD-Schaltkreise 102 und/oder 104 den Großteil des ESD-Stroms, während der Sekundär-ESD-Schutzschaltkreis 110 eine zusätzliche Strom- und Spannungsbeschränkung für den Eingang des Schaltkreises 108 bereitstellt. Entsprechend können Schaltkreise, die sowohl gegenüber hohen Strömen als auch Spannungen innerhalb des Schaltkreises 108 empfindlich sind, vor dem ESD-Ereignis geschützt werden. Bei manchen Ausführungsformen ist der Sekundär-ESD-Schutzschaltkreis 110 mit einem Eingangsknoten oder einem Eingangsanschluss des Schaltkreises 108, der direkt mit einem Gate einer MOS-Vorrichtung verbunden ist, oder anderen ESD-empfindlichen Bauelementstrukturen verbunden. Bei verschiedenen Ausführungsformen dient der IC-Stift 103 als eine externe Schnittstelle, die mit dem Schaltkreis 108 gekoppelt ist. Der IC-Stift 103 kann unter Verwendung externer Schnittstellenstrukturen implementiert werden, die in der Technik bekannt sind, einschließlich unter anderem einem IC-Pad, das dazu konfiguriert ist, mit Bonddrähten gekoppelt zu werden, Lötkugeln, Umverdrahtungsschichten oder anderer Strukturen, die zum Verknüpfen mit Gehäusen und Leiterplatten konfiguriert sind.
  • Obwohl 1A drei Primär-ESD-Schutzschaltkreise zeigt: einen Primär-ESD-Schutzschaltkreis 102, der einen ESD-Schutzpfad zwischen dem IC-Stift 103 und einem Leistungsversorgungsknoten VDD bereitstellt, einen Primär-ESD-Schutzschaltkreis 104, der einen ESD-Schutzpfad zwischen dem IC-Stift 103 und einem Leistungsversorgungsknoten VSS bereitstellt, und einen Primär-ESD-Schaltkreis 106, der verwendet wird, um einen ESD-Schutzpfad zwischen den Leistungsversorgungsknoten VDD und VSS bereitzustellen, versteht es sich, dass die drei Primär-ESD-Schaltkreise 102, 104 und 106 nur als veranschaulichende Beispiele gezeigt sind. Bei manchen Ausführungsformen können mehr oder weniger als drei Primär-ESD-Schaltkreise verwendet werden. Zum Beispiel ist der Primär-ESD-Schaltkreis 102 optional und kann bei manchen Ausführungsformen weggelassen werden. Die Primär-ESD-Schaltkreise 102, 104 und 106 können unter Verwendung von Primär-ESD-Schaltkreisen implementiert werden, die in der Technik bekannt sind, wie etwa Dioden, gesteuerten Siliciumgleichrichtern (SCR), Bipolar- und MOS-basierten ESD-Vorrichtungen, wie unten mit Bezug auf 1D beschrieben.
  • Der Sekundär-ESD-Schutzschaltkreis 110 beinhaltet ein Strombegrenzungselement 112, das mit dem IC-Stift 103 an dem Knoten V1 und mit dem Schaltkreis 108 an dem Knoten V2 gekoppelt ist. Der Knoten V1 kann auch als ein erster Knoten oder ein Eingangsknoten bezeichnet werden und der Knoten V2 kann auch als ein zweiter Knoten oder ein Ausgangsknoten bezeichnet werden. Bei verschiedenen Ausführungsformen kann das Strombegrenzungselement 112 unter Verwendung eines Widerstands oder eines anderen Strombegrenzungsschaltkreises oder einer Vorrichtung, wie unten mit Bezug auf 1C beschrieben, implementiert werden. Ein erster MOS-Transistor M1 weist einen Lastpfad auf, der zwischen die Knoten V2 und VDD gekoppelt ist, und ein zweiter MOS-Transistor M2 weist einen Lastpfad auf, der zwischen die Knoten V2 und VSS gekoppelt ist. Der Sekundär-ESD-Schaltkreis 110 beinhaltet auch einen Vorspannungsschaltkreis 114, der dazu konfiguriert ist, ein Gate-Vorspannungssignal für die Gates der MOS-Transistoren M1 und M2 an einem Gate-Vorspannungsknoten VG bereitzustellen und ein Body-Vorspannungssignal für die Bulk-Verbindungen der MOS-Transistoren M1 und M2 an einem Body-Vorspannungsknoten VB bereitzustellen.
  • Bei verschiedenen Ausführungsformen stellen die Leistungsversorgungsknoten VDD und VSS eine Leistungsversorgungsspannung für den Schaltkreis 108 sowie andere Schaltkreise und Vorrichtungen, die damit gekoppelt sind, bereit. Bei manchen Ausführungsformen ist der Knoten VDD so konfiguriert, dass er eine höhere Spannung als der Knoten VSS hat. Zum Beispiel kann der Knoten VDD dazu konfiguriert sein, eine positive Spannung bereitzustellen, und ist der Knoten VSS mit Masse gekoppelt. Alternativ dazu kann der Knoten VSS dazu konfiguriert sein, eine negative Spannung mit Bezug auf eine Systemmasse (nicht gezeigt) bereitzustellen.
  • Bei verschiedenen Ausführungsformen kann das ESD-Schutzsystem 100 auf einem Halbleitersubstrat, wie etwa einem einzigen monolithischen Halbleitersubstrat, implementiert werden. Verschiedene Halbleiterprozesse und Fertigungstechniken können verwendet werden. Zum Beispiel kann bei einer Ausführungsform ein Dreifachwanne-CMOS-Prozess verwendet werden, so dass die MOS-Transistoren M1 und M2 entweder in ihren eigenen jeweiligen separaten p-Wannen angeordnet sind oder eine p-Wanne teilen, die separat von dem Halbleitersubstrat ist, damit die Bulk-Verbindungen der MOS-Transistoren M1 und M2 separat vorgespannt werden. Alternativ dazu können die MOS-Transistoren M1 und M2 unter Verwendung eines Silicium-auf-Isolator(SOI)-Prozesses in ihren eigenen Wannen angeordnet werden. Obwohl die MOS-Transistoren M1 und M2 unter Verwendung von NMOS-Vorrichtungen gezeigt sind, versteht es sich, dass auch PMOS-Vorrichtungen anstelle von NMOS-Vorrichtungen bei alternativen Ausführungsformen verwendet werden können. Bei solchen Ausführungsformen kann ein Standard-CMOS-Prozess verwendet werden.
  • Bei verschiedenen Ausführungsformen ist der Vorspannungsschaltkreis 114 dazu konfiguriert, die Gate-Vorspannungsknoten VG an die Gates der MOS-Transistoren M1 und M2 zu liefern, und die Body-Vorspannung VB an die Bulk-Verbindungen der MOS-Transistoren M1 und M2 zu liefern. Bei manchen Ausführungsformen liefert der Vorspannungsschaltkreis 114 separate Signale an den Gate-Vorspannungsknoten VG und den Body-Vorspannungsknoten VB. Bei anderen Ausführungsformen liefert der Vorspannungsschaltkreis 114 das gleiche Signal an einen gemeinsamen Knoten, der mit dem Gate und der Bulk-Verbindung der MOS-Transistoren M1 und M2 gekoppelt ist. Bei solchen Ausführungsformen ist dieser gemeinsame Knoten als Vorspannungsknoten VG/VB bezeichnet.
  • Bei manchen Ausführungsformen koppelt der ESD-Vorspannungsschaltkreis 114 die Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2 über eine niederohmige Verbindung mit VSS, wenn der Schaltkreis 108 unter Nennbedingungen arbeitet. Jedoch versteht es sich, dass die ESD-Massereferenz während eines ESD-Ereignisses nicht notwendigerweise VSS ist, da die ESD-Massereferenz ein beliebiger externer Knoten des IC sein könnte. Wenn zum Beispiel ein VDD-Stift einer ESD-Belastung, wie etwa einem ESD-Ereignis vom HBM-Typ, ausgesetzt wird, kann der VDD-Stift die ESD-Masse werden. In einer solchen Situation fließt Strom von VSS zu VDD, wodurch bewirkt wird, dass die lokale VSS-Verbindung einen Diodenabfall (aufgrund einer Diode in dem Primär-ESD-Schaltkreis 106) oberhalb der tatsächlichen VSS ist, die zum Vorspannen des Substrats des IC verwendet wird. Dementsprechend ermöglicht der ESD-Vorspannungsschaltkreis 114 während eines ESD-Ereignisses eine positive Vorspannung an den Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2 mit Bezug auf die ESD-Massereferenz, die VSS oder ein anderer extern verbundener Knoten sein könnte. Während des ESD-Ereignisses kann der ESD-Vorspannungsschaltkreis 114 auch eine höherohmige Verbindung zwischen den Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2 und dem Leistungsversorgungsknoten VSS bereitstellen. Bei manchen Ausführungsformen empfängt der ESD-Vorspannungsschaltkreis 114 eine Eingabe und/oder ein Auslösesignal (auch als ein ESD-Auslösesignal bezeichnet) von anderen Teilen des Schaltkreises. Zum Beispiel kann der ESD-Vorspannungsschaltkreis 114 eine Eingabe von dem Primär-ESD-Schaltkreis 104, von dem Knoten VI, der mit dem IC-Stift 103 gekoppelt ist, von dem Knoten V2, der mit dem Schaltkreis 108 gekoppelt ist, und/oder von dem Leistungsversorgungsknoten VDD empfangen. Diese Verbindungen sind in gestrichelten Linien gezeigt, um anzugeben, dass diese Verbindungen optional und/oder ausführungsformspezifisch sind. Bei alternativen Ausführungsformen kann der ESD-Vorspannungsschaltkreis 114 Auslöse- und andere Eingabesignale von anderen Teilen des IC empfangen, auf dem er angeordnet ist. Zum Beispiel kann der ESD-Vorspannungsschaltkreis 114 Auslösesignale von Schaltkreisen und ESD-Vorrichtungen und Strukturen, die mit verschiedenen Leistungsdomänen verbunden sind, von der Leistungsdomäne, die durch die in 1A gezeigten Leistungsversorgungsknoten VDD und VSS definiert ist, empfangen. Es versteht sich auch, dass bei manchen Ausführungsformen der Sekundär-ESD-Schutzschaltkreis dazu konfiguriert sein kann, einen Schutz für ein internes Signal eines IC anstelle eines extern verbundenen IC-Stifts bereitzustellen. Bei manchen Ausführungsformen können diese internen Signale durch Schaltkreise erzeugt werden, die durch eine Leistung mit Leistung versorgt werden, die verschieden von der Leistungsdomäne ist, die durch die Leistungsversorgungsknoten VDD und VSS definiert ist. Der Schaltkreis 108 kann auch durch eine Leistungsdomäne mit Leistung versorgt werden, die verschieden von der Leistungsdomäne des Sekundär-ESD-Schutzschaltkreises 110 ist, wie bei nachfolgenden Ausführungsformen ausführlicher erklärt wird.
  • Während eines ESD-Ereignisses dient die erhöhte Spannung und/oder erhöhte Verbindungsimpedanz des Gate-Vorspannungsknotens VG und des Body-Vorspannungsknotens VB dem Aktivieren und/oder Verbessern der Aktivierung der parasitären Bipolaroperation, die mit den MOS-Transistoren M1 und M2 assoziiert ist. In 1A ist diese parasitäre Bipolaroperation durch explizites Bezeichnen einer parasitären Bipolarvorrichtung QP1, die mit dem MOS-Transistor M1 gekoppelt ist, und einer parasitären Bipolarvorrichtung QP2, die mit dem MOS-Transistor M2 gekoppelt ist, veranschaulicht. Es versteht sich jedoch, dass die parasitären Bipolarvorrichtungen QP1 und QP2 implizit in der Bauelementstruktur der MOS-Transistoren M1 und M2 enthalten sind. Zum Beispiel bildet für eine NMOS-Vorrichtung die n-Typ-Diffusion der NMOS-Vorrichtung einen Emitter, bildet die n-Typ-Diffusion der NMOS-Vorrichtung einen Kollektor und bildet der p-Typ-Bulk oder -Body des NMOS, in dem die/der n-Typ-Source und -Drain angeordnet sind, die Basis eines parasitären npn-Bipolartransistors. Bei verschiedenen Ausführungsformen sind die parasitären Bipolarvorrichtungen QP1 und/oder QP2 symmetrische Vorrichtungen. Wenn zum Beispiel die Spannung des Knotens V2 größer als die Spannung von VDD ist, fungiert der Teil der parasitären Bipolarvorrichtung QP1, der mit dem Knoten V2 gekoppelt ist, als ein Kollektor (anstelle eines Emitters, wie in 1A dargestellt) und fungiert der Teil der parasitären Bipolarvorrichtung Q1, der mit VSS gekoppelt ist, als ein Emitter (anstelle eines Kollektors, wie in 1A dargestellt).
  • Bei Ausführungsformen, die PMOS-Vorrichtungen nutzen, bildet die p-Typ-Source der PMOS-Vorrichtung einen Emitter, bildet die p-Typ-Source der PMOS-Vorrichtung einen Kollektor und bildet der n-Typ-Bulk oder -Body der PMOS-Vorrichtung, in dem die/der p-Typ-Source und -Drain angeordnet sind, die Basis eines parasitären pnp-Bipolartransistors.
  • Während eines ESD-Ereignisses an dem IC-Stift 103, bei dem die Spannung des IC-Stifts 103 mit Bezug auf die Spannung des Leistungsversorgungsknotens VSS zunimmt, wird der Primär-ESD-Schaltkreis 104 aktiviert und fließt ein möglicherweise großer Strom Ip2 zwischen dem IC-Stift 103 und dem Leistungsversorgungsknoten VSS. Obwohl der Primär-ESD-Schaltkreis allgemein für das Absorbieren des Großteils des ESD-Stroms verantwortlich ist, bewirkt die erhöhte Spannung an dem IC-Stift 103, dass ein Strom ICL durch den Strombegrenzungsschaltkreis 112 fließt, der den Betrag des Stroms ICL auf einen sicheren Strompegel begrenzt. Obwohl der Betrag eines Strompegels, der als sicher betrachtet wird, gemäß dem speziellen Implementierungsschaltkreis 108 und der verwendeten Vorrichtungstechnologie variiert, werden sichere Strompegel allgemein als in dem Bereich von bis zu einigen wenigen Milliampere betrachtet.
  • Selbst wenn der Strom ICL durch den Strombegrenzungsschaltkreis 112 begrenzt wird, kann die Anwesenheit des Stroms ICL eine erhöhte Spannung an dem Knoten V2 bewirken. Wenn die Spannung V2 mit Bezug auf den Leistungsversorgungsknoten VSS zunimmt, bewirkt das resultierende erhöhte elektrische Feld in dem MOS-Transistor M2 eine Stoßionisation, die bewirkt, dass ein Strom durch den Body des MOS-Transistors M2 fließt. Dieser stoßionisationsbasierte Strom bewirkt eine resultierende Spannungszunahme in dem Body des MOS-Transistors (der auch die Basis des parasitären Bipolartransistors QP2 bildet) und schaltet den parasitären Bipolartransistor QP2 effektiv ein, wodurch die Spannung des Knotens V2 verringert wird. Außerdem erhöht der Widerstand oder der erhöhte Widerstand, der durch den ESD-Vorspannungsschaltkreis 114 bereitgestellt wird, die Spannung der Bulk-Verbindung des parasitären Bipolartransistors QP2 weiter, was das Einschalten des parasitären Bipolartransistors QP2 weiter unterstützt. Zum Beispiel schaltet die erhöhte Spannung an dem Gate des MOS-Transistors, die durch den ESD-Vorspannungsschaltkreis 114 ermöglicht wird, ferner den MOS-Transistor M2 ein, wodurch bewirkt wird, dass ein Strom IS2 fließt. Diese Kombination aus erhöhter Gate- und Body-Spannung setzt den MOS-Transistor M2 in einen Zustand, der eine große Strommenge bewältigen kann, und reduziert effektiv den Spannungspegel, der an dem Knoten V2 zum Aktivieren des parasitären Bipolartransistors QP2 notwendig ist. Bei manchen Ausführungsformen ist der MOS-Transistor M2 für eine gegebene Transistorgröße und - geometrie zum Ableiten einer größeren Menge eines ESD-Stroms in der Lage und weist eine niedrigere Auslösespannung unter Verwendung des ESD-Vorspannungsschaltkreises 114 als herkömmliche Ausführungsformen auf, die die Ausführungsformtechniken nicht verwenden. Aufgrund dieser Zunahme der Strombelastbarkeit können in manchen Fällen kleinere Transistoren verwendet werden, um das gleiche Niveau eines ESD-Schutzes im Vergleich zu herkömmlichen Ausführungsformen zu implementieren.
  • Während eines ESD-Ereignisses an dem IC-Stift 103, bei dem die Spannung des IC-Stifts 103 mit Bezug auf die Spannung des Leistungsversorgungsknotens VDD abnimmt, wird der Primär-ESD-Schaltkreis 102 aktiviert und fließt ein möglicherweise großer Strom Ip1 zwischen dem Leistungsversorgungsknoten VDD und dem IC-Stift 103. Der Strombegrenzungsschaltkreis 112 begrenzt den Betrag des Stroms ICL, der von dem Knoten V2 zu dem Knoten V2 fließt. Wenn die Spannung an dem Knoten V2 abnimmt, werden der MOS-Transistor M1 und der parasitäre Bipolartransistor QP1 über einen ähnlichen Mechanismus wie oben mit Bezug auf den MOS-Transistor M2 und den parasitären Bipolartransistor QP2 erklärt aktiviert, wodurch bewirkt wird, dass ein Strom IS1 fließt.
  • 1B veranschaulicht einen Graphen, der das quasistatische Übertragungsleitungspuls(TLP: Transmission Line Pulse)-Pulsverhalten einer Ausführungsform eines Sekundär-ESD-Schutzschaltkreises im Vergleich zu herkömmlichen ESD-Schutzschaltkreisen veranschaulicht. Die Kurve 130 repräsentiert einen MOS-Transistor (wie etwa den in 1A gezeigten Transistor M2) einer Ausführungsform eines Sekundär-ESD-Schutzschaltkreises, wohingegen die Kurven 132 und 134 MOS-Transistoren mit einer gleichen Vorrichtungsbreite in herkömmlichen Sekundär-ESD-Schutzschaltkreisen repräsentieren, bei denen die Bulk-Verbindung mit Masse verbunden ist, während zwei unterschiedliche Gate-Vorspannungen angelegt werden. Einer weist sein Gate mit Masse verbunden auf 134 und der andere weist sein Gate weich über einen Widerstand 132 mit Masse verbunden auf. Die x-Achse des Graphen repräsentiert die an den Drain des MOS-Transistors angelegte Spannung und die y-Achse repräsentiert den durch den MOS-Transistor geleiteten Strom. Eine horizontale gepunktete Linie repräsentiert ein beispielhaftes Stromziel für den Sekundär-ESD-Schutzschaltkreis und eine vertikale gepunktete Linie repräsentiert eine beispielhafte Spannung, bei der der Schaltkreis 108 (z. B. der durch den Sekundär-ESD-Schutzschaltkreis zu schützende Schaltkreis) einem Ausfall oder Schaden unterliegt. Die durch die verschiedenen Kurven repräsentierten tatsächlichen Beträge sind vorrichtungs-, technologie- und implementierungsabhängig.
  • Wie gezeigt, ist die durch die Kurve 130 repräsentierte Ausführungsformvorrichtung zum Leiten eines höheren Stroms als die herkömmlichen Vorrichtungen in der Lage, bei denen der maximale Strom durch einen inhomogenen Bipolarstromfluss begrenzt wird, der zu einem viel früheren Niveau eines thermischen Ausfalls führt. Zusätzlich dazu ist zu sehen, dass die Auslösespannung (z. B. die maximale Spannung, die an dem Drain des MOS-Transistors angelegt werden muss, um die parasitäre Bipolarvorrichtung zu aktivieren) höher als jene der Ausführungsformvorrichtung ist. Von daher können bei manchen Ausführungsformen Ausführungsform-Sekundär-ESD-Stufen zum Auslösen bei niedrigeren Spannungen im Vergleich zu herkömmlichen Ausführungsformen konfiguriert sein. Die niedrigere Auslösespannung ist insofern vorteilhaft, dass eine empfindliche Schaltungsanordnung, die kleineren Spannungsabweichungen während eines ESD-Ereignisses ausgesetzt wird, weniger wahrscheinlich infolge des ESD-Ereignisses beschädigt wird und/oder ausfällt.
  • 1C veranschaulicht vier beispielhafte Schaltkreise, die verwendet werden könnten, um das in 1A gezeigte Strombegrenzungselement 112 zu implementieren. Diese vier beispielhaften Schaltkreise beinhalten einen Widerstand R in Schaltkreis 112a, einen Kondensator C in Schaltkreis 112b, einen Durchlasstransistor MP in Schaltkreis 112c und einen transformatorbasierten Balun in Schaltkreis 112d. Bei verschiedenen Ausführungsformen kann der Widerstand R des Schaltkreises 112a einen Widerstandswert zwischen etwa 100 Ω und etwa 10 kΩ aufweisen und kann der Kondensator C des Schaltkreises 112b eine Kapazität zwischen etwa 100 fF und 20 pF aufweisen, wobei diese von der speziellen Ausführungsform und ihrer Implementierung abhängen, jedoch könnten Werte außerhalb dieser Bereiche verwendet werden. Bei manchen Ausführungsformen könnte der Kondensator C auch als ein AC-Kopplungskondensator fungieren.
  • Obwohl der Durchlasstransistor MP in dem Schaltkreis 112c als ein NMOS-Transistor gezeigt ist, versteht es sich, dass PMOS-Transistoren oder andere Transistortypen verwendet werden könnten. Bei manchen Ausführungsformen könnten mehrere Schaltkreiselemente verwendet werden, um das Strombegrenzungselement 112 zu implementieren. Zum Beispiel könnte ein CMOS-Transmissionsgatter verwendet werden, das eine NMOS-Vorrichtung und eine PMOS-Vorrichtung beinhaltet, die parallel gekoppelt sind.
  • Der transformatorbasierte Balun des Schaltkreises 112d kann Eingänge VIP und V1N aufweisen, die mit zwei separaten Eingangsstiften verbunden sind, und kann zum Erzeugen eines unsymmetrischen Signals an dem Knoten V2 basierend auf dem differentiellen Eingangssignal konfiguriert sein. Alternativ dazu kann der Balun des Schaltkreises 112d verwendet werden, um ein unsymmetrisches Signal an einem IC-Eingang in ein differentielles Signal umzuwandeln.
  • Es versteht sich, dass die in 1C veranschaulichten Schaltkreise 112a, 112b, 112c und 112d vier von vielen möglichen Schaltkreisen sind, die zum Implementieren des Strombegrenzungselements 112 verwendet werden könnten. Bei alternativen Ausführungsformen könnten andere Schaltkreise verwendet werden, die in der Technik bekannt sind.
  • 1D veranschaulicht sieben beispielhafte Schaltkreise, die zum Implementieren des in 1A gezeigten Primär-ESD-Schaltkreises 104 sowie der Primär-ESD-Schaltkreise 102 und 106 verwendet werden könnten. Diese fünf beispielhaften Schaltkreise beinhalten den npn-Bipolartransistor des Schaltkreises 104a & 104c, den NMOS-Transistor des Schaltkreises 104b & 104d, die Diode des Schaltkreises 104e, die Diode des Schaltkreises 104f und den Gesteuerter-Siliciumgleichrichter(SCR)-Schaltkreis des Schaltkreises 104g. Jeder der Schaltkreise 104a, 104b, 104c, 104d, 104e, 104f und 104g zeigt jeweilige Vorrichtungen, die zwischen die Knoten N1 und N2 gekoppelt sind, die beliebige zwei Knoten auf einem IC repräsentieren, zwischen denen ein ESD-Schutz geeignet ist. Bei einer Ausführungsform kann ein npn-Transistor mit seiner Basis mit seinem Emitter verbunden (Schaltkreis 104a) oder eine MOS-Vorrichtung mit ihrem Gate mit ihrer Source verbunden (Schaltkreis 104b) als Primär-ESD-Schaltkreis verwendet werden. Die Schaltkreise 104a und 104b können unter Verwendung via einen als in der Technik sogenannten „Snapback“-Mechanismus aktiviert werden, wenn sie aktiviert werden, wenn die Vorrichtung hohen Spannungen ausgesetzt wird. Bei manchen Ausführungsformen kann eine zusätzliche Vorspannungsschaltungsanordnung zwischen die Basis und den Emitter des Bipolartransistors des Schaltkreises 104a oder zwischen dem Gate und der Source des MOS-Schaltkreises des Schaltkreises 104b gekoppelt sein. Diese zusätzliche Vorspannungsschaltungsanordnung kann einen oder mehrere Widerstände oder Kondensatoren sowie andere Typen von in der Technik bekannten Vorspannungsschaltungsanordnungen beinhalten. Bei manchen Ausführungsformen kann der Primär-ESD-Schaltkreis 104 unter Verwendung eines Bipolartransistors oder eines MOS-Transistors implementiert werden, der unter Verwendung eines Auslöseschaltkreises aktiviert wird, wie etwa mit Bezug auf die Schaltkreise 104c und 104d gezeigt ist. Bei einer alternativen Ausführungsform kann der Auslöseschaltkreis mit dem Kollektor, der Basis und dem Emitter des Bipolartransistors des Schaltkreises 104c gekoppelt sein, und kann der Auslöseschaltkreis mit dem Drain, dem Gate und der Source des MOS-Transistors des Schaltkreises 104d gekoppelt sein. Diese Auslöseschaltkreise können unter Verwendung von in der Technik bekannten ESD-Auslöseschaltkreisen implementiert werden.
  • Der Schaltkreis 104e kann eine einzige Diode oder mehrere in Reihe gekoppelte Dioden beinhalten. Diese eine oder mehreren Dioden können Strom leiten, wenn sie während eines ESD-Ereignisses in Durchlassrichtung vorgespannt werden. Der Schaltkreis 104f beinhaltet eine Diode, die Strom leitet, wenn die Rückwärtsvorspannung eine vorbestimmte Spannung erreicht, sowie einen Strom leitet, wenn sie in Durchlassrichtung vorgespannt ist. Eine solche Diode kann eine Zener-Diode (wie gezeigt) oder ein anderer Typ einer Diode sein, die einen Übergangsdurchbruch oder Lawinendurchbruch erfährt, wenn sie mit einer speziellen Spannung rückwärts vorgespannt wird. Der SCR-basierte Schaltkreis 104g beinhaltet einen SCR, der durch einen mit einem pnp-Transistor gekoppelten npn-Bipolartransistor repräsentiert ist. Der Schaltkreis 104g beinhaltet auch einen Auslöseschaltkreis, der mit der Basis des npn-Bipolartransistors gekoppelt gezeigt ist; jedoch kann bei alternativen Ausführungsformen ein Auslöseschaltkreis mit der Basis des pnp-Transistors anstelle der oder zusätzlich zu der Basis des npn-Bipolartransistors gekoppelt sein. Der Auslöseschaltkreis kann unter Verwendung von in der Technik bekannten Auslöseschaltkreisen implementiert werden oder kann unter Verwendung eines Auslöseschaltkreises implementiert werden, der mit Bezug auf unten beschriebene Ausführungsformen ausführlich beschrieben ist. Bei manchen Ausführungsformen kann der SCR unter Verwendung einer Vorrichtung mit pnpn-Übergängen implementiert werden.
  • Es versteht sich, dass die in 1D veranschaulichten Schaltkreise 104a, 104b, 104c, 104d, 104e, 104f und 104g einige von vielen möglichen Schaltkreisen sind, die für Ausführungsformen von Primär-ESD-Schutzschaltkreisen verwendet werden könnten. Bei alternativen Ausführungsformen könnten andere Schaltkreise verwendet werden, die in der Technik bekannt sind.
  • 2 veranschaulicht eine schematische Darstellung eines ESD-Schutzsystems 200, das einen Sekundär-ESD-Schutzschaltkreis 210 beinhaltet, bei dem ein ESD-Vorspannungsschaltkreis 114 unter Verwendung eines ohmschen Vorspannungsschaltkreises, wie etwa eines Vorspannungswiderstands RB, implementiert ist, der zwischen den Knoten VG/VB und den Leistungsversorgungsknoten VSS gekoppelt ist. Dementsprechend ist bei der Ausführungsform aus 2 ein einziger Knoten VG/VB mit den Gate- und Bulk-Verbindungen von MOS-Transistoren M1 und M2 verbunden. Wie gezeigt, ist der Primär-ESD-Schaltkreis 104 zwischen den IC-Stift 103 und den Leistungsversorgungsknoten VSS gekoppelt und ist der Primär-ESD-Schaltkreis 106 zwischen den Leistungsversorgungsknoten VDD und den Leistungsversorgungsknoten VSS gekoppelt. Jedoch versteht sich, dass andere Primär-ESD-Schaltkreise mit dem IC-Stift 103 und anderen Leistungsversorgungsknoten gekoppelt sein können.
  • Während eines ESD-Ereignisses fließt, wenn die Spannung an dem Knoten V2 zunimmt, ein Body-Strom, der in den Bodies der MOS-Transistoren M1 und M2 induziert wird, durch den Vorspannungswiderstand RB, wodurch eine Zunahme der Spannung an dem Knoten VG/VB verursacht wird. Diese Zunahme der Spannung schaltet ferner die parasitären Bipolartransistoren, die mit den MOS-Transistoren M1 und M2 assoziiert sind, ein und erhöht auch die Gate-Ansteuerung an diesen Transistoren. Bei verschiedenen Ausführungsformen kann der Widerstandswert des Vorspannungswiderstands RB in Abhängigkeit von der speziellen Ausführungsform, Vorrichtungstechnologie und seiner Implementierung zwischen etwa 500 Ω und etwa 100 kΩ betragen. In manchen Fällen können Werte außerhalb dieses Bereichs verwendet werden. Es versteht sich, dass der ESD-Vorspannungsschaltkreis 114 bei unten beschriebenen anderen Ausführungsformen gegebenenfalls unter Verwendung eines Vorspannungswiderstands RB implementiert werden kann.
  • 3A und 3B veranschaulichen ESD-Schutzsysteme, bei denen der ESD-Vorspannungsschaltkreis 114 ein Auslösesignal von dem Primär-ESD-Schutzschaltkreis 104 empfängt. Zum Beispiel veranschaulicht 3A einen ESD-Schutz 300 mit einem Sekundär-ESD-Schutz 302, wobei der ESD-Vorspannungsschaltkreis 114 unter Verwendung des Vorspannungswiderstands RB implementiert wird, dessen Operation oben mit Bezug auf 2 beschrieben ist, und der Primär-ESD-Schutzschaltkreis 104 ist unter Verwendung eines npn-Transistors QESD implementiert. Außerdem ist der Knoten VG/VB auch mit der Basis des npn-Transistors QESD verbunden, der einen Lastpfad aufweist, der zwischen dem IC-Stift 103 und dem Leistungsversorgungsknoten VSS verbunden ist. Während einer ESD-Operation aktiviert die aufgrund eines ESD-Ereignisses erhöhte Spannung an dem IC-Stift 103 den Transistor QESD, wodurch die Spannung an der Basis des Transistors QESD erhöht wird. Diese erhöhte Spannung wird an die Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2 weitergegeben, was die ESD-Operation des Sekundär-ESD-Schutzschaltkreises 302 weiter verbessert.
  • Der in 3B gezeigte ESD-Schutzschaltkreis 310 ist dem in 3A gezeigten ESD-Schutzschaltkreis 300 ähnlich; mit der Ausnahme, dass der ESD-Schutzschaltkreis 104 unter Verwendung eines NMOS-Transistors MESD anstelle des npn-Transistors QESD implementiert ist. Der ESD-Schutzschaltkreis 310 arbeitet auf eine dem in 3A gezeigten ESD-Schutzschaltkreis 300 ähnliche Weise.
  • 4A bis 4E veranschaulichen ESD-Schutzsysteme, bei denen das ESD-Vorspannungselement 114 unter Verwendung einer SCR-basierten Schutzvorrichtung implementiert ist. Bei manchen Ausführungsformen kann die Funktion dieser SCR-basierten Schutzvorrichtung die Funktionalität des Primär-ESD-Schaltkreises 104 teilen. 4A veranschaulicht ein ESD-Schutzsystem 400, das einen Sekundär-ESD-Schutzschaltkreis 401 beinhaltet, der einen SCR-basierten Vorspannungs- und Schutzschaltkreis beinhaltet. Wie gezeigt, ist der SCR 402 über serielle Elemente 412 mit dem Knoten V1 gekoppelt und ist über serielle Elemente 406 und das Impedanzelement 408 mit dem Leistungsversorgungsknoten VSS gekoppelt. Bei verschiedenen Ausführungsformen kann der Sekundär-ESD-Schutz 401 ein Auslöseelement 410, das zwischen den SCR 402 und den Knoten V1 gekoppelt ist, und/oder ein Auslöseelement 404, das zwischen den SCR 402 und den Leistungsversorgungsknoten VSS gekoppelt ist, beinhalten. Die Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2 sind mit dem Impedanzelement 408 und dem SCR 402 an der Basis des NMOS-Transistors verbunden. Bei manchen Ausführungsformen können Blockierungselemente 414 auch zwischen dem SCR 402 und dem Leistungsversorgungsknoten VDD verbunden sein. Wie oben erwähnt, kann der SCR 402 auch als ein Primär-ESD-Schutz fungieren. Jedoch kann bei manchen Ausführungsformen ein zusätzlicher Primär-ESD-Schutzschaltkreis 104 mit dem SCR-basierten Schaltkreis parallel gekoppelt sein.
  • Bei verschiedenen Ausführungsformen kann das Impedanzelement 408 unter Verwendung eines Widerstands, eines Lastpfades eines Transistors oder anderer Schaltkreiselemente oder Kombinationen davon implementiert sein; die seriellen Elemente 412 können eine oder mehrere Dioden, diodenverbundene Transistoren, Bipolartransistoren, andere Schaltkreiselemente oder eine Kombination daraus beinhalten; und die Blockierungselemente 414 können eine oder mehrere Dioden, diodenverbundene Transistoren, Widerstände, andere Schaltkreiselemente oder eine Kombination daraus beinhalten. Die Auslöseelemente 404 und 410 können unter Verwendung von in der Technik bekannten Auslöseelementen implementiert werden. Spezielle Beispiele für die seriellen Elemente 412, die seriellen Elemente 406, das Impedanzelement 408, das Auslöseelement 410, das Auslöseelement 404 und die Blockierungselemente 414 sind in den speziellen Beispielen aus 4A bis 4E gegeben. Jedoch versteht es sich, dass Ausführungsformimplementierungen nicht auf die hier offenbarten speziellen Beispiele beschränkt sind.
  • Während einer ESD-Operation des SCR-basierten Sekundär-ESD-Schutzschaltkreises 401 leitet der SCR 402, wenn die Spannung des IC-Stifts 103 die Auslösespannung des SCR-basierten Schaltkreises überschreitet, Strom und die Spannung des Knotens VG/VB nimmt zu. Wie bei Ausführungsformen oben beschrieben, verbessert die erhöhte Spannung des Knotens VG/VB die Operation und die Strombelastbarkeiten der MOS-Transistoren M1 und M2.
  • 4B veranschaulicht ein ESD-Schutzsystem 420, das einen Sekundär-ESD-Schutzschaltkreis 421 beinhaltet, der einen SCR-basierten Schaltkreis beinhaltet. Wie gezeigt, beinhaltet der SCR-basierte Schaltkreis einen SCR 402, eine Diode 422, in Reihe verbundene Dioden 424, eine Diode 426 und ein Impedanzelement 408. Bei verschiedenen Ausführungsformen wird die Diode 422 verwendet, um das serielle Element 412 zu implementieren, werden die in Reihe verbundenen Dioden 424 verwendet, um das Auslöseelement 404 zu implementieren, und wird die Diode 426 verwendet, um das serielle Element 406 der Ausführungsform aus 4A zu implementieren. Bei der Ausführungsform aus 4B sind das Auslöseelement 410 und die Blockierungselemente 414 als ausgelassen gezeigt. Jedoch können diese Blöcke auch bei alternativen Ausführungsformen der vorliegenden Erfindung enthalten sein. Während des Betriebs wird, wenn die Spannung des IC-Stiftes zunimmt, der SCR 402 ausgelöst, wenn sich die Spannung zwischen dem IC-Stift 103 und dem Versorgungsknoten VSS etwa sechs Diodenabfällen annähert, was in Abhängigkeit von der speziellen Struktur und Implementierung des Sekundär-ESD-Schutzschaltkreises 421 einer Spannung zwischen etwa 3,5 V und 5 V entspricht. Diese sechs Diodenabfälle entsprechen der Diode 422, dem Basis-Emitter-Übergang des npn-Transistors des SCR 402 und den vier in Reihe gekoppelten Dioden 424. Bei alternativen Ausführungsformen der vorliegenden Erfindung kann die Anzahl an in Reihe verbundenen Dioden 424 größer oder kleiner als vier sein. Entsprechend kann die Auslösespannung des SCR-basierten Schaltkreises erhöht werden, indem die Anzahl an in Reihe verbundenen Dioden 424 erhöht wird, und kann verringert werden, indem die Anzahl an in Reihe verbundenen Dioden 424 reduziert wird.
  • 4C veranschaulicht ein ESD-Schutzsystem 430, das einen Sekundär-ESD-Schutzschaltkreis 431 beinhaltet, der einen SCR-basierten Schaltkreis beinhaltet. Wie gezeigt, beinhaltet der SCR-basierte Schaltkreis einen SCR 402, eine Diode 422, eine Diode 426, eine optionale Diode 432, ein Impedanzelement 408 und eine Zener-Diode 434. Bei verschiedenen Ausführungsformen wird die Diode 422 verwendet, um das serielle Element 412 zu implementieren, wird die Zener-Diode 434 verwendet, um das Auslöseelement 410 zu implementieren, wird die optionale Diode 426 verwendet, um optional das serielle Element 406 zu implementieren, und wird die Diode 432 verwendet, um das Blockierungselement 414 der Ausführungsform aus 4A zu implementieren. Bei der Ausführungsform aus 4C ist das Auslöseelement 404 ausgelassen; jedoch kann dieser Block auch bei alternativen Ausführungsformen der vorliegenden Erfindung enthalten sein. Während der ESD-Operation liefert, wenn die Spannung des IC-Stifts zunimmt, der Durchbruch der Zener-Diode 434 einen Strom an das Impedanzelement 408 und spannt den Basis-Emitter-Übergang der npn-Vorrichtung des SCR 402 in Durchlassvorrichtung vor, was den SCR 402 aktiviert. Bei verschiedenen Ausführungsformen stellt die Diode 432, die zum Vorspannen der n-Wanne des SCR 402 während einer IC-Standardoperation verwendet wird, keinen ESD-Entladungspfad bereit.
  • 4D veranschaulicht ein ESD-Schutzsystem 440, das einen Sekundär-ESD-Schutzschaltkreis 441 beinhaltet, der einen SCR-basierten Schaltkreis beinhaltet. Wie gezeigt, beinhaltet der SCR-basierte Schaltkreis einen SCR 402, eine Diode 422, eine Diode 426, in Reihe verbundene Dioden 444 und ein Impedanzelement 408. Bei verschiedenen Ausführungsformen wird die Diode 422 verwendet, um das serielle Element 412 zu implementieren, werden die in Reihe verbundenen Dioden 444 verwendet, um das Auslöseelement 410 zu implementieren, wird die Diode 426 verwendet, um das serielle Element 406 zu implementieren, und wird die Diode 432 verwendet, um das Blockierungselement 414 der Ausführungsform aus 4A zu implementieren. Bei der Ausführungsform aus 4D ist das Auslöseelement 404 ausgelassen; jedoch kann dieser Block auch bei alternativen Ausführungsformen der vorliegenden Erfindung enthalten sein. Bei manchen Ausführungsformen können die in Reihe verbundenen Dioden 444 oder das Blockierungselement 432 ausgelassen werden.
  • Während der ESD-Operation wird, wenn die Spannung des IC-Stifts zunimmt, der SCR 402 ausgelöst, wenn sich die Spannung zwischen dem IC-Stift 103 und dem Versorgungsknoten VSS fünf Diodenabfällen aufgrund der Diode 426, des Basis-Emitter-Übergangs der npn-Vorrichtung des SCR 402 und der fünf in Reihe verbundenen Dioden 444 annähert, was einer Gesamtspannung von zwischen etwa 3 V und 4 V entspricht. Bei alternativen Ausführungsformen der vorliegenden Erfindung kann die Anzahl an in Reihe verbundenen Dioden 444 größer oder kleiner als drei sein. Entsprechend kann die Auslösespannung des SCR-basierten Schaltkreises erhöht werden, indem die Anzahl an in Reihe verbundenen Dioden 444 erhöht wird, und kann verringert werden, indem die Anzahl an in Reihe verbundenen Dioden 444 reduziert wird.
  • 4E veranschaulicht ein ESD-Schutzsystem 450, das einen Sekundär-ESD-Schutzschaltkreis 451 beinhaltet, der einen SCR-basierten Schaltkreis beinhaltet. Wie gezeigt, beinhaltet der SCR-basierte Schaltkreis einen SCR 402, eine Diode 422, eine in Reihe verbundene Diode 454, ein Impedanzelement 408 und eine Diode 452. Bei verschiedenen Ausführungsformen wird die Diode 422 verwendet, um das serielle Element 412 zu implementieren, werden die in Reihe verbundenen Dioden 454 verwendet, um das serielle Element 406 zu implementieren, und wird die Diode 452 verwendet, um das Blockierungselement 414 der Ausführungsform aus 4A zu implementieren. Außerdem ist das Auslöseelement 404 als ein NMOS-Transistor 458 mit mit Masse verbundenem Gate implementiert. Bei der Ausführungsform aus 4E ist das Auslöseelement 410 ausgelassen; jedoch kann dieser Block auch bei alternativen Ausführungsformen der vorliegenden Erfindung enthalten sein.
  • Während der ESD-Operation wird der SCR 402 ausgelöst, wenn der IC-Stift 103 eine rasche Zunahme der Spannung erfährt.
  • Bei einer Ausführungsform wird das resultierende transiente Signal an dem Knoten V1 über die Diode 422 mit dem Drain des Transistors 458 sowie mit dem Basis-Emitter-Übergang des pnp-Transistors des SCR 402 gekoppelt. Wenn der NMOS-Transistor 458 eine parasitäre Bipolaroperation erfährt, bewirkt er, dass ein Auslösestrom zu der Basis des pnp-Transistors des SCR 402 fließt, was den SCR 402 aktiviert, und bewirkt, dass die Spannung des Knotens VG/VB zunimmt, wie oben erklärt ist.
  • Es versteht sich, dass die Ausführungsformen aus 4A-4E nur einige wenige spezielle Beispiele für einen SCR-Schaltkreis sind und in Verbindung mit einer Ausführungsform von Sekundär-ESD-Schutzvorrichtungen und Verfahren verwendet werden können. Bei anderen Ausführungsformen der vorliegenden Erfindung kann der SCR 402 unter Verwendung anderer Schaltkreise und Verfahren implementiert werden.
  • 5A veranschaulicht eine schematische Darstellung eines ESD-Schutzsystems 500, das einen Sekundär-ESD-Schutzschaltkreis 501 beinhaltet, in dem ein ESD-Vorspannungsschaltkreis 114 unter Verwendung eines Transistors MSW (der auch als ein Vorspannungstransistor bezeichnet wird) und eines Schaltervorspannungsschaltkreises 502 implementiert ist. Wie gezeigt, ist der Lastpfad des Transistors MSW zwischen dem Knoten VG/VB und dem Leistungsversorgungsknoten VSS verbunden. Wenn der MOS-Transistor MSW unter Verwendung einer NMOS-Vorrichtung implementiert wird, ist der Drain des Transistors MSW mit dem Knoten VG/VB verbunden und ist die Source des Transistors MSW mit dem Leistungsversorgungsknoten VSS verbunden. Der Drain und die Source des Transistors MSW können auch als Lastpfadanschlüsse bezeichnet werden. Der Primär-ESD-Schaltkreis 104 ist zwischen den IC-Stift 103 und den Leistungsversorgungsknoten VSS gekoppelt und der Primär-ESD-Schaltkreis 106 ist zwischen den Leistungsversorgungsknoten VDD und den Leistungsversorgungsknoten VSS gekoppelt. Jedoch versteht sich, dass andere Primär-ESD-Schaltkreise mit dem IC-Stift 103 und anderen Leistungsversorgungsknoten gekoppelt sein können.
  • Wie durch die gepunkteten Linienverbindungen angegeben, kann der Schaltervorspannungsschaltkreis 502 mit dem Knoten VI, dem Knoten V2, dem Leistungsversorgungsknoten VDD und/oder dem Primär-ESD-Schaltkreis 104 gekoppelt sein. Der Schaltervorspannungsschaltkreis 502 kann ebenso Aktivierungssignale von anderen Quellen empfangen. Während einer Normaloperation des Schaltkreises 108 befindet sich der Lastpfad des Transistors MSW in einem Niederimpedanzzustand (z. B. ist der Transistor eingeschaltet). Jedoch schaltet der Schaltervorspannungsschaltkreis 502 während eines ESD-Ereignisses den Transistor MSW aus, wodurch die Impedanz zwischen den Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M22 zu VSS erhöht wird. Diese Zunahme der Impedanz verbessert die ESD-Operation der MOS-Transistoren M1 und M2, wie in den Ausführungsformen oben beschrieben. Obwohl der Transistor MSW als unter Verwendung eines NMOS-Transistors implementiert gezeigt ist, versteht es sich, dass bei alternativen Ausführungsformen der vorliegenden Erfindung andere Transistortypen, wie etwa PMOS-Transistoren und Bipolartransistoren, verwendet werden können, um den Transistor MSW zu implementieren.
  • 5B bis 5D veranschaulichen spezielle Implementierungen des Schaltkreises aus 5A. Zum Beispiel veranschaulicht 5B ein ESD-Schutzsystem 510, das einen Sekundär-ESD-Schutzschaltkreis 511 beinhaltet. Bei einer Ausführungsform wird ein Schaltervorspannungsschaltkreis 502 unter Verwendung eines Widerstands 512, der zwischen dem Gate (auch als der Steuerknoten bezeichnet) des Transistors MSW und dem Leistungsversorgungsknoten VDD verbunden ist, und eines Kondensators 514, der zwischen das Gate des Transistors MSW und den Versorgungsknoten VSS gekoppelt ist, implementiert. Während eines Normalbetriebs nimmt das Gate des Transistors MSW das Spannungspotential des Leistungsversorgungsknotens VDD aufgrund des Widerstands 512 an und wird eingeschaltet. Jedoch stellt das dynamische Verhalten des Auslöseschaltkreises im Fall eines nicht mit Leistung versorgten IC während eines ESD-Ereignisses sicher, dass das Gate des MSW-NMOS über den Kondensator 514 an den VSS gebunden ist. Zum Beispiel ist dieser Vorspannungsschaltkreis effektiv für eine ESD-Positivbelastung an dem IC-Stift 103 mit Bezug auf VSS oder eine ESD-Positivbelastung an VDD mit Bezug auf den IC-Stift 103. Das durch das Gate oder den Steuerknoten des Transistors MSW empfangene Signal kann auch als ein ESD-Aktivierungssignal bezeichnet werden. Diese Transiente oder dieses ESD-Aktivierungssignal reduziert die Gate-Source-Spannung des Transistors MSW und schaltet den Transistor MSW effektiv aus und erhöht die Impedanz zwischen den Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2 und dem Leistungsversorgungsknoten VSS. Bei verschiedenen Ausführungsformen können die Widerstände 512 und 514 so konfiguriert sein, dass sie eine RC-Zeitkonstante zwischen etwa 1 ns und etwa 1 µs aufweisen. Alternativ dazu können RC-Zeitkonstanten außerhalb dieses Bereichs verwendet werden.
  • 5C veranschaulicht ein ESD-Schutzsystem 520, das einen Sekundär-ESD-Schutzschaltkreis 521 beinhaltet. Bei einer Ausführungsform ist der Schaltervorspannungsschaltkreis 502 durch direktes Verbinden des Gates des Transistors MSW mit dem Versorgungsknoten VDD implementiert. Während eines Nennbetriebs nimmt das Gate des Transistors MSW aufgrund des Widerstands 512 das Spannungspotential des Leistungsversorgungsknotens VDD an. Jedoch wird während eines ESD-Ereignisses, bei dem die Spannung zwischen dem Leistungsversorgungsknoten VDD und VSS auf unterhalb der Schwellenspannung des Transistors MSW abnimmt, der Transistor MSW ausgeschaltet, wodurch die Impedanz zwischen den Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2 und dem Leistungsversorgungsknoten VSS erhöht wird. Im Fall einer ESD-Belastung, die auftritt, wenn VDD potentialfrei ist, wird das Potential des Gate des Transistors MSW dynamisch an VSS gebunden, was die Impedanz zwischen den Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2 und dem Leistungsversorgungsknoten VSS erhöht.
  • 5D veranschaulicht ein ESD-Schutzsystem 530, das einen Sekundär-ESD-Schutzschaltkreis 531 beinhaltet. Bei einer Ausführungsform wird der Schaltervorspannungsschaltkreis 502 unter Verwendung einer „Tie-High“-Zelle implementiert, die einen PMOS-Transistor 532 mit einem Lastpfad, der zwischen das Gate des Transistors MSW und den Leistungsversorgungsknoten VDD verbunden ist, und einen diodenverbundenen NMOS-Transistor 534, der zwischen den Leistungsversorgungsknoten VSS und das Gate des PMOS-Transistors 532 an dem Knoten NFLOAT gekoppelt ist, beinhaltet. Während eines Normalbetriebs des Schaltkreises 108 zieht der Transistor 534 das Gate des PMOS-Transistors 532 auf Masse, wodurch der PMOS-Transistor 532 eingeschaltet wird und ein Niederimpedanzpfad zwischen dem Gate des Transistors MSW und dem Leistungsversorgungsknoten VDD bereitgestellt wird, was den Transistor MSW effektiv einschaltet. Während eines ESD-Ereignisses, bei dem die Spannungsdifferenz zwischen VDD und VSS reduziert wird, wird der Transistor MSW ausgeschaltet, wodurch die Impedanz zwischen dem Gate und Bulk erhöht wird.
  • Es versteht sich, dass die Ausführungsformen der 5A-5D nur einige wenige spezielle Beispiele für Schalttransistoren und einen Schaltvorspannungsschaltkreis, die in Verbindung mit einer Ausführungsform von Sekundär-ESD-Schutzvorrichtungen verwendet werden können, und Verfahren sind. Bei anderen Ausführungsformen der vorliegenden Erfindung kann der Schaltervorspannungsschaltkreis 502 unter Verwendung anderer Schaltkreise und Verfahren implementiert werden.
  • Zusätzlich zu dem Betrieb in einer einzigen Spannungsdomäne, können die Sekundär-ESD-Schutzschaltkreise gemäß Ausführungsformen der vorliegenden Erfindung verwendet werden, um einen Sekundär-ESD-Schutz zwischen Komponenten mehrerer Leistungsversorgungsdomänen bereitzustellen, wie mit Bezug auf 6A bis 6E beschrieben ist. 6A veranschaulicht eine Ausführungsform eines ESD-Schutzsystems 600, das einen Sekundär-ESD-Schutzschaltkreis 601 beinhaltet. Wie gezeigt, beinhaltet der Sekundär-ESD-Schutzschaltkreis 601 einen Strombegrenzungsschaltkreis 112 und MOS-Transistoren M1 und M2, die den Sekundär-ESD-Schutz für den Knoten V2 und den ESD-Vorspannungsschaltkreis 114 bereitstellen. Anstatt dass der Strombegrenzungsschaltkreis 112 mit dem IC-Eingangsstift 103 gekoppelt ist, wie bei Ausführungsformen oben beschrieben, ist der Strombegrenzungsschaltkreis 112 mit der Schaltungsanordnung 602 gekoppelt, die durch eine andere Spannungsdomäne versorgt wird. Wie gezeigt, ist die Schaltungsanordnung 602 mit einer ersten Spannungsdomäne gekoppelt, die Leistungsversorgungsknoten VDD1 und VSS1 beinhaltet, wohingegen der Sekundär-ESD-Schutzschaltkreis 601 und der Schaltkreis 108 mit einer zweiten Spannungsdomäne gekoppelt sind, die die Leistungsversorgungsknoten VDD2 und VSS2 beinhaltet.
  • In dem Fall eines ESD-Ereignisses innerhalb der ersten Leistungsdomäne empfängt der ESD-Vorspannungsschaltkreis 114 ein ESD-Auslösesignal von der ESD-Leistungsklemme 604. Als Reaktion auf das ESD-Auslösesignal liefert der ESD-Vorspannungsschaltkreis 114 angemessene Vorspannungssignale an die Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2, wie in Ausführungsformen oben beschrieben ist. Bei manchen Ausführungsformen ist ein ESD-Kopplungsschaltkreis 608 zwischen den Leistungsversorgungsknoten VSS1 der ersten Leistungsdomäne und den Leistungsversorgungsknoten VSS2 der zweiten Leistungsdomäne gekoppelt. Der ESD-Kopplungsschaltkreis 608 kann unter Verwendung in der Technik bekannter Kopplungsschaltkreise implementiert werden. Zum Beispiel können bei einer Ausführungsform ein oder mehrere Paare von in Serie gegeneinander geschalteten Dioden verwendet werden. Bei manchen Ausführungsformen kann die ESD-Leistungsklemme 606 optional zwischen den Leistungsversorgungsknoten VDD2 und VSS2 der zweiten Leistungsdomäne gekoppelt sein. Die ESD-Leistungsklemmen 604 und 606 können zum Beispiel unter Verwendung von in der Technik bekannten ESD-Leistungsklemmenstrukturen implementiert werden. Der ESD-Vorspannungsschaltkreis 114 kann unter Verwendung oben beschriebener ausgelöster ESD-Vorspannungsschaltkreis-Ausführungsformen implementiert werden. Zum Beispiel können die Implementierungen des ESD-Vorspannungsschaltkreises 114 und seiner assoziierten Schaltungsanordnung, wie in 2, 3A, 3B und 4A-4E gezeigt, auf die Ausführungsformen aus 6A und 6B angewandt werden.
  • Die Ausführungsform aus 6A kann auch dazu erweitert werden, über mehrere Spannungsdomänen hinweg zu arbeiten. 6B veranschaulicht einen ESD-Schutz 620, der einen ESD-Auslöser 625 und eine Schaltungsanordnung 602 beinhaltet, die durch die erste Leistungsdomäne mit Leistung versorgt werden, die mit den Leistungsversorgungsknoten VDD1 und VSS1 assoziiert ist, und zwei Instanzen von mit dem Schaltkreis 108 gekoppelten Sekundär-ESD-Schutzschaltkreisen 601, die mit verschiedenen Leistungsversorgungsdomänen gekoppelt sind. Wie gezeigt, ist eine Instanz des Sekundär-ESD-Schutzschaltkreises 601 und Schaltkreises 108 mit der zweiten Leistungsdomäne verbunden, die mit den Leistungsversorgungsknoten VDD2 und VSS2 assoziiert ist, was der Ausführungsform aus 6A ähnlich ist. Zusätzlich zu dem Sekundär-ESD-Schutzschaltkreis 601 und dem Schaltkreis 108, die mit der zweiten Leistungsversorgungsdomäne assoziiert sind, ist eine zusätzliche Instanz des Sekundär-ESD-Schutzschaltkreises 601 und des Schaltkreises 108 gezeigt, die mit einer zusätzlichen Leistungsdomäne assoziiert ist, die mit Leistungsversorgungsknoten VDDY und VSSY assoziiert ist. Ähnlich der Ausführungsform aus 6A ist der Leistungsversorgungsknoten VSSY der y-ten Leistungsversorgungsdomäne über den ESD-Kopplungsschaltkreis 608 mit der Leistungsversorgung VSS1 der ersten Leistungsversorgungsdomäne gekoppelt. Während eines ESD-Ereignisses liefert der ESD-Auslöser 625 ein ESD-Auslösesignal TRIG an den ESD-Vorspannungsschaltkreis 114 jedes Sekundär-ESD-Schutzschaltkreises 601 und jeder Leistungsversorgungsdomäne. Entsprechend kann ein ESD-Ereignis, das in einer Leistungsversorgungsdomäne auftritt, verwendet werden, um den Betrieb der Sekundär-ESD-Schutzschaltkreise in anderen Leistungsversorgungsdomänen zu verbessern. Obwohl nur zwei Leistungsversorgungsdomänen mit dem Sekundär-ESD-Schutzschaltkreis 601 in 6B gezeigt sind, versteht es sich, dass eine beliebige Anzahl an Leistungsversorgungsdomänen mit Ausführungsformen von Sekundär-ESD-Schutzschaltkreisen verwendet werden können. Bei manchen Ausführungsformen werden der ESD-Auslöser 625 und sein assoziierter Vorspannungsschaltkreis (z. B. Vorspannungsteile des ESD-Vorspannungsschaltkreises 114) miteinander vereint und auf die erste Leistungsdomäne referenziert, die mit den Leistungsversorgungsknoten VDD1 und VDD2 assoziiert ist, so dass nur ein einziger Vorspannungsknoten VG/VB zu den zweiten ESD-Schutzstufen 601 aller y Leistungsdomänen geroutet wird, die mit den Leistungsversorgungsknoten VDDY und VSSY assoziiert sind.
  • Es versteht sich auch, dass die verschiedenen unten mit Bezug auf 6C bis 6F beschriebenen ESD-Auslöseschaltkreise auch auf die Ausführungsform von 6B angewandt werden können.
  • 6C veranschaulicht ein ESD-Schutzsystem 630, das den Sekundär-ESD-Schutzschaltkreis 631 gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet. Hier ist der ESD-Auslöseschaltkreis 625 unter Verwendung eines Inverters 633, eines Widerstands 632, der zwischen dem Leistungsversorgungsknoten VDD1 und dem Eingang des Inverters 633 verbunden ist, und einen Kondensator 636, der zwischen dem Eingang des Inverters 633 und dem Leistungsversorgungsknoten VSS1 verbunden ist, implementiert. Während des Nennbetriebs wird das Spannungspotential des Leistungsversorgungsknotens VDD1 über den Widerstand 632 an den Eingang des Inverters 633 angelegt. Dies bewirkt, dass der Ausgang des Inverters 633 auf dem Spannungspotential des Leistungsversorgungsknotens VSS1 liegt, und stellt einen niederohmigen Pfad zwischen den Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2 bereit. Falls ein ESD-Ereignis auftritt, das eine schnelle Abnahme des Potentials des Knotens VSS1 bewirkt, wird diese transiente Störung des Leistungsversorgungsknotens VSS1 mit dem Eingangsknoten des Inverters 633 gekoppelt, und bewirkt, dass der Ausgang des Inverters 633 auf High gezogen wird. Die erhöhte Spannung an dem Ausgang des Inverters 633 erhöht die Spannung, die an die Gate- und Bulk-Verbindungen des MOS-Transistors M1 und M2 innerhalb des Sekundär-ESD-Schutzschaltkreises 631 geliefert wird, wodurch die Strombelastbarkeit des Sekundär-ESD-Schutzschaltkreises 631 verbessert wird. Bei manchen Ausführungsformen kann der Ausgang des Inverters 633 auch verwendet werden, um eine ESD-Leistungsklemme 634 auszulösen, die zwischen die Leistungsversorgungsknoten VDD1 und VSS1 der ersten Leistungsversorgungsdomäne gekoppelt ist.
  • 6D veranschaulicht ein ESD-Schutzsystem 640, das den Sekundär-ESD-Schutzschaltkreis 631 gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet. Hier ist der ESD-Auslöseschaltkreis 625 unter Verwendung eines Widerstands 642, der zwischen den Leistungsversorgungsknoten VSS1 und den Knoten VG/VB gekoppelt ist, und eines Kondensators 646, der zwischen den Leistungsversorgungsknoten VDD1 und den Knoten VG/VB gekoppelt ist, implementiert. Während des Nennbetriebs wird das Spannungspotential des Leistungsversorgungsknotens Vss1 an die Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2 angelegt. Falls ein ESD-Ereignis auftritt, das eine schnelle Abnahme/Zunahme des Potentials des Leistungsversorgungsknotens VDD1 mit Bezug auf den Leistungsversorgungsknoten VSS1 bewirkt, wird diese Störung über den Kondensator 646 an die Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2 gekoppelt. Diese gekoppelte Störung erhöht die Spannung an den Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2, wodurch die Operation des Sekundär-ESD-Schutzschaltkreises 631 verbessert wird.
  • 6E veranschaulicht ein ESD-Schutzsystem 650, das den Sekundär-ESD-Schutzschaltkreis 631 gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet. Hier ist der ESD-Auslöseschaltkreis 625 unter Verwendung eines Widerstands 644, der zwischen den Leistungsversorgungsknoten VSS1 und den Knoten VG/VB gekoppelt ist, und von in Reihe verbundenen Dioden 642, die zwischen den Leistungsversorgungsknoten VDD1 und den Knoten VG/VB gekoppelt sind, implementiert. Während des Nennbetriebs wird das Spannungspotential des Leistungsversorgungsknotens Vss1 an die Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2 angelegt. Falls ein ESD-Ereignis auftritt, das eine schnelle Abnahme/Zunahme des Potentials des Leistungsversorgungsknotens VDD1 mit Bezug auf den Leistungsversorgungsknoten VSS1 bewirkt, wird diese Störung über die Dioden 642 an die Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2 gekoppelt. Diese gekoppelte Störung erhöht die Spannung an den Gate- und Bulk-Verbindungen der MOS-Transistoren M1 und M2, wodurch die Operation des Sekundär-ESD-Schutzschaltkreises 631 verbessert wird. Obwohl drei Dioden 642 in Reihe gekoppelt gezeigt sind, versteht es sich, dass in Abhängig von der speziellen Ausführungsform und ihren Spezifikationen mehr oder weniger als drei Dioden verwendet werden können.
  • 6F veranschaulicht einen Auslöseschaltkreis 660, der zum Implementieren des Auslöseschaltkreises 625 gemäß einer Ausführungsform der vorliegenden Erfindung verwendet werden kann. Wie gezeigt, beinhaltet der Auslöseschaltkreis einen Spannungsteiler 662, einen Temperaturkompensationsschaltkreis 664 und einen Verstärker 665, der zwischen die Leistungsversorgungsknoten VDD1 und VSS1 in der ersten Versorgungsdomäne gekoppelt ist. Bei manchen Ausführungsformen kann der Spannungsteiler unter Verwendung einer oder mehrerer Dioden oder diodenverbundener Transistoren, die mit einem oder mehreren Widerständen in Reihe gekoppelt sind, implementiert werden. Der Temperaturkompensationsschaltkreis 664 ist zum Kompensieren von Temperaturabhängigkeiten des Spannungsteilers 662 konfiguriert. Bei manchen Ausführungsformen beinhaltet der Temperaturkompensationsschaltkreis 664 einen oder mehrere MOS-Transistoren, die mit einem Ausgang des Spannungsteilers 662 gekoppelt sind. Der Verstärker 665 kann zum Beispiel einen oder mehrere kaskadierte Inverter beinhalten. Bei manchen Ausführungsformen kann der Auslöseschaltkreis 660 unter Verwendung von Auslöseschaltkreisen implementiert werden, die in der gleichzeitig anhängigen US-Patentanmeldung Nr. 16/777,195 , eingereicht am 30. Januar 2020, offenbart sind, die hiermit durch Bezugnahme in ihrer Gesamtheit aufgenommen wurde.
  • Ausführungsformen der vorliegenden Erfindung können auch zum Arbeiten mit mehreren Leistungsversorgungsdomänen mit unterschiedlichen Spannungspegeln angepasst werden. 7A veranschaulicht ein ESD-Schutzsystem 700, bei dem der Sekundär-ESD-Schutzschaltkreis mit einer ersten Leistungsdomäne, die mit den Leistungsversorgungsknoten VDD1 und VSS assoziiert ist, und einer zweiten Leistungsdomäne mit höherer Spannung, die mit den Leistungsversorgungsknoten VDD2 und VSS assoziiert ist, gekoppelt ist. Bei verschiedenen Ausführungsformen sind der Sekundär-ESD-Schutzschaltkreis 110 und die Primär-ESD-Schutzschaltkreise 102, 104 und 106 implementiert und arbeiten wie bei den Ausführungsformen oben erklärt und sind dazu konfiguriert, einen ESD-Schutz für den Schaltkreis 108 bereitzustellen. Jedoch ist zusätzlich zu dem Schaltkreis 108 ein zusätzlicher Schaltkreis 702 zwischen den Leistungsversorgungsknoten VDD1 der ersten Leistungsversorgungsdomäne und den Leistungsversorgungsknoten VDD2 der zweiten Leistungsdomäne mit höherer Spannung verbunden. Bei manchen Ausführungsformen kann auch ein zusätzlicher Primär-ESD-Schaltkreis zwischen VDD1 und VSS gekoppelt sein.
  • Der Schaltkreis 702 kann eine Schaltungsanordnung, wie etwa einen Spannungsadaptionsschaltkreis, beinhalten, die eine Schnittstelle zwischen der ersten und zweiten Leistungsversorgungsdomäne bereitstellt, und/oder kann mit dem Liefern von Leistung an eine oder mehrere Leistungsversorgungsdomänen assoziiert sein. Zum Beispiel kann der Schaltkreis 702 bei einer Ausführungsform eine Pegelumsetzerschaltungsanordnung oder eine Stromspiegelanordnung beinhalten, die verwendet wird, um analoge oder digitale Signale zwischen Leistungsversorgungsdomänen zu verknüpfen. Der Schaltkreis 702 kann eine Pegelumsetzerschaltungsanordnung enthalten, die digitale Eingänge oder Ausgänge beinhaltet, die mit einer Leistungsversorgungsdomäne mit niedrigerer Spannung, wie etwa der Leistungsversorgungsdomäne, die mit den Leistungsversorgungsknoten VDD1 und VSS assoziiert ist, gekoppelt sind, und digitale Eingänge oder Ausgänge aufweisen, die mit einer Schaltungsanordnung innerhalb einer Leistungsversorgungsdomäne mit höherer Leistung, wie etwa der Leistungsversorgungsdomäne, die mit den Leistungsversorgungsknoten VDD2 und VSS assoziiert ist, gekoppelt sind. Diese Pegelumsetzerschaltungsanordnung kann unter Verwendung einer in der Technik bekannten Pegelumsetzerschaltungsanordnung implementiert werden. Gleichermaßen können analoge Signale zwischen Leistungsversorgungsdomänen transferiert werden. Bei einem Beispiel ist der Schaltkreis 702 ein Stromspiegel, der zu Annehmen einer Stromeingabe von einer Niederspannungsleistungsversorgungsdomäne und Spiegeln dieses Stroms in eine Leistungsversorgungsdomäne mit höherer Spannung und umgekehrt verwendet werden kann. Eine solche Stromspiegelschaltungsanordnung kann unter Verwendung einer in der Technik bekannten Stromspiegelschaltungsanordnung implementiert werden.
  • Wie oben erwähnt, kann der Schaltkreis 702 auch eine Leistungsversorgungsschaltungsanordnung beinhalten. Eine solche Leistungsversorgungsschaltungsanordnung kann unter anderem Linearspannungsregler, eine Leistungsversorgungsschaltungsanordnung auf Ladungspumpenbasis, eine Schaltnetzteilschaltungsanordnung und/oder Schaltkreise, die zum Unterstützen einer Schaltnetzteilschaltungsanordnung verwendet werden, beinhalten. Solche Schaltkreise können unter Verwendung von in der Technik bekannten Leistungsversorgungsschaltkreisen und -systemen implementiert werden.
  • Das in 7A gezeigte ESD-Schutzsystem 700 kann auch dazu angepasst werden, mit einer internen Schaltungsanordnung von einer zusätzlichen Leistungsversorgungsdomäne verknüpft zu werden. Das in 7B gezeigte ESD-Schutzsystem 720 ist dem in 7A gezeigten ESD-Schutzsystem 700 ähnlich, mit der Ausnahme, dass der Sekundär-ESD-Schutzschaltkreis 601 mit einer internen Schaltungsanordnung 602 verknüpft ist, die Leistung von einer dritten Leistungsversorgungsdomäne empfängt, die mit Leistungsversorgungsknoten VDD3 und VSS3 assoziiert ist. Bei manchen Ausführungsformen ist der Knoten VDD1 ein interner Leistungsversorgungsknoten, der nicht mit einem externen Leistungsversorgungsstift verbunden ist. Bei solchen Ausführungsformen ist der Knoten VDD1 mit dem Ausgang eines internen Leistungsversorgungsschaltkreises, wie etwa eines Linearspannungsreglers, gekoppelt, der mit einem Leistungsversorgungsknoten mit höherer Spannung, wie etwa HV VDD2, gekoppelt ist. Die Weise, auf die der ESD-Schutzschaltkreis 601 arbeiten kann und in Verbindung mit der Schaltungsanordnung 602 und ihrer assoziierten separaten Leistungsversorgungsdomäne implementiert werden kann, ist oben mit Bezug auf 6A bis 6F beschrieben.
  • Es versteht sich, dass die Ausführungsformen der 6A-6F nur einige wenige spezielle Beispiele für die Implementierungsausführungsformen der Sekundär-ESD-Schutzschaltkreise in mehreren Leistungsdomänen unter Verwendung von sind. Bei einer alternativen Ausführungsform der vorliegenden Erfindung könnten Kombinationen von Leistungsdomänen sowie verschiedene Auslöseschaltkreise, die in der Technik bekannt sind, verwendet werden.
  • 8 veranschaulicht ein Flussdiagramm eines Verfahrens 800 zum Schützen eines Schaltkreises. In Schritt 802 wird eine durch ein ESD-Ereignis verursachte Belastung an einem ersten Knoten empfangen. In Schritt 804 wird ein Strombegrenzungselement, das zwischen den ersten Knoten und einen zweiten Knoten gekoppelt ist, verwendet, um einen durch die Belastung verursachten Strom zu begrenzen. Bei manchen Ausführungsformen kann dieses Strombegrenzungselement unter Verwendung des oben mit Bezug auf Ausführungsformen beschriebenen Strombegrenzungselements 112 implementiert werden. In Schritt 806 wird eine durch das ESD-Ereignis verursachte Spannung an dem zweiten Knoten unter Verwendung eines Schutzschaltkreises begrenzt, der wenigstens einen MOS-Transistor mit einem Lastpfad, der mit dem zweiten Knoten gekoppelt ist, beinhaltet, wobei der wenigstens eine MOS-Transistor in einer Wanne angeordnet ist. Der Schutzschaltkreis beinhaltet auch einen Vorspannungsschaltkreis, der mit einem Gate und einer Bulk-Verbindung des wenigstens einen MOS-Transistors und einem Versorgungsknoten gekoppelt ist. Bei verschiedenen Ausführungsformen kann der wenigstens eine MOS-Transistor unter Verwendung des MOS-Transistors M1 und/oder M2 implementiert werden und kann der Vorspannungsschaltkreis unter Verwendung des Vorspannungsschaltkreises 114 implementiert werden, wie bei Ausführungsformen hierin beschrieben ist. Der Versorgungsknoten kann dazu konfiguriert sein, mit Masse gekoppelt zu werden oder mit einer anderen Leistungsversorgungsspannung gekoppelt zu werden. Es versteht sich, dass bei manchen Ausführungsformen die Schritte 802, 804 und 806 des Verfahrens 800 nicht notwendigerweise in sequentieller Reihenfolge stattfinden und tatsächlich gleichzeitig stattfinden können.
  • Ausführungsformen der vorliegenden Erfindung sind hier zusammengefasst. Andere Ausführungsformen können auch aus der Gesamtheit der Beschreibung und den hier eingereichten Ansprüchen verstanden werden.
  • Beispiel 1. Ein Verfahren zum Schützen eines Schaltkreises beinhaltet Folgendes: Empfangen einer Belastung, die durch ein Elektrostatische-Entladung(ESD)-Ereignis verursacht wird, von einem ersten Knoten; Begrenzen eines Stroms unter Verwendung eines Strombegrenzungselements, das zwischen den ersten Knoten und einen zweiten Knoten gekoppelt ist, der mit dem Schaltkreis verbunden ist; und Begrenzen einer Spannung an dem zweiten Knoten, die durch das ESD-Ereignis verursacht wird, unter Verwendung eines Schutzschaltkreises, der Folgendes beinhaltet: wenigstens einen MOS-Transistor mit einem Lastpfad, der mit dem zweiten Knoten gekoppelt ist, wobei der wenigstens eine MOS-Transistor in einer Wanne angeordnet ist, und einen Vorspannungsschaltkreis, der mit einem Gate und einer Bulk-Verbindung des wenigstens einen MOS-Transistors und einem Versorgungsknoten gekoppelt ist.
  • Beispiel 2. Das Verfahren aus Beispiel 1, wobei das Begrenzen der Spannung an dem zweiten Knoten Aktivieren eines parasitären Bipolartransistors des wenigstens einen MOS-Transistors beinhaltet.
  • Beispiel 3. Das Verfahren aus einem der Beispiele 1 oder 2, wobei der Vorspannungsschaltkreis einen Vorspannungswiderstand mit einem ersten Anschluss, der mit dem Versorgungsknoten verbunden ist, und einem zweiten Anschluss, der mit dem Gate und der Bulk-Verbindung des wenigstens einen MOS-Transistors verbunden ist, beinhaltet.
  • Beispiel 4. Das Verfahren aus einem der Beispiele 1 bis 3, wobei der Vorspannungsschaltkreis einen Vorspannungstransistor mit einem ersten Lastpfadanschluss, der mit dem Versorgungsknoten verbunden ist, und einem zweiten Lastpfadanschluss, der mit dem Gate und der Bulk-Verbindung des wenigstens einen MOS-Transistors gekoppelt ist, beinhaltet.
  • Beispiel 5. Das Verfahren aus Beispiel 4, das ferner Folgendes beinhaltet: Empfangen, durch einen Steuerknoten des Vorspannungstransistors, eines ESD-Aktivierungssignals, das ein ESD-Ereignis angibt, und Erhöhen einer Impedanz eines Lastpfades des Vorspannungstransistors als Reaktion auf das ESD-Aktivierungssignal.
  • Beispiel 6. Das Verfahren aus Beispiel 6, wobei: der Schaltkreis mit einer ersten Spannungsdomäne assoziiert ist; und das Empfangen des ESD-Aktivierungssignals Empfangen des ESD-Aktivierungssignals von einem ESD-Schaltkreis beinhaltet, der mit Leistungsversorgungsknoten einer zweiten Spannungsdomäne gekoppelt ist, die von der ersten Spannungsdomäne verschieden ist.
  • Beispiel 7. Das Verfahren aus einem der Beispiele 1 bis 6, wobei der wenigstens eine MOS-Transistor Folgendes beinhaltet: einen ersten MOS-Transistor mit einem ersten Lastpfad, der zwischen den zweiten Knoten und den Versorgungsknoten gekoppelt ist; und einen zweiten MOS-Transistor mit einem zweiten Lastpfad, der zwischen den zweiten Knoten und einen weiteren Versorgungsknoten gekoppelt ist.
  • Beispiel 8. Das Verfahren aus Beispiel 7, das ferner Begrenzen einer Spannung an dem ersten Knoten, die durch das ESD-Ereignis verursacht wird, beinhaltet, wobei das Begrenzen der Spannung an dem ersten Knoten Verwenden eines Primär-ESD-Schutzschaltkreises beinhaltet, der zwischen den ersten Knoten und den Versorgungsknoten und/oder den weiteren Versorgungsknoten gekoppelt ist.
  • Beispiel 9. Elektrostatische-Entladung- bzw. ESD-Schaltkreis, der Folgendes beinhaltet: einen Sekundär-ESD-Schutz-Schaltkreis, der zwischen einen ersten Knoten und einen zweiten Knoten gekoppelt ist, der dazu konfiguriert ist, mit einem zu schützenden ersten Schaltkreis gekoppelt zu werden, wobei der Sekundär-ESD-Schutz-Schaltkreis Folgendes beinhaltet: ein Strombegrenzungselement, das zwischen den ersten Knoten und den zweiten Knoten gekoppelt ist, einen ersten MOS-Transistor mit einem ersten Lastpfad, der zwischen einen ersten Versorgungsknoten und den zweiten Knoten gekoppelt ist, einen zweiten MOS-Transistor mit einem zweiten Lastpfad, der zwischen den zweiten Knoten und einen zweiten Versorgungsknoten gekoppelt ist, wobei der erste MOS-Transistor und der zweite MOS-Transistor in wenigstens einer Wanne angeordnet sind, und einen Vorspannungsschaltkreis, der mit einem ersten Gate des ersten MOS-Transistors, einer ersten Bulk-Verbindung des ersten MOS-Transistors, einem zweiten Gate des zweiten MOS-Transistors und einer zweiten Bulk-Verbindung des zweiten MOS-Transistors gekoppelt ist.
  • Beispiel 10. Der ESD-Schaltkreis aus Beispiel 9, der ferner einen Primär-ESD-Schutzschaltkreis mit einem ersten Anschluss, der mit dem ersten Versorgungsknoten und/oder dem zweiten Versorgungsknoten gekoppelt ist, und einen zweiten Anschluss, der mit dem ersten Knoten gekoppelt ist, beinhaltet.
  • Beispiel 11. Der ESD-Schaltkreis aus einem der Beispiele 9 oder 10, wobei der Vorspannungsschaltkreis einen Vorspannungswiderstand mit einem ersten Anschluss, der mit dem ersten Versorgungsknoten oder dem zweiten Versorgungsknoten gekoppelt ist, und einem zweiten Anschluss, der mit dem ersten Gate des ersten MOS-Transistors, der ersten Bulk-Verbindung des ersten MOS-Transistors, dem zweiten Gate des zweiten MOS-Transistors und der zweiten Bulk-Verbindung des zweiten MOS-Transistors gekoppelt ist, beinhaltet.
  • Beispiel 12. Der ESD-Schaltkreis aus Beispiel 11, der ferner einen Bipolartransistor mit einem Kollektor, der mit dem ersten Knoten gekoppelt ist, einem Emitter, der mit dem zweiten Versorgungsknoten gekoppelt ist, und einer Basis, die mit dem zweiten Anschluss des Vorspannungswiderstands gekoppelt ist, beinhaltet.
  • Beispiel 13. Der ESD-Schaltkreis aus einem der Beispiele 9 bis 12, wobei der Vorspannungsschaltkreis einen Vorspannungstransistor mit einem ersten Lastpfadanschluss, der mit dem ersten Versorgungsknoten oder dem zweiten Versorgungsknoten verbunden ist, und einem zweiten Lastpfadanschluss, der mit dem ersten Gate des ersten MOS-Transistors, der ersten Bulk-Verbindung des ersten MOS-Transistors, dem zweiten Gate des zweiten MOS-Transistors und der zweiten Bulk-Verbindung des zweiten MOS-Transistors gekoppelt ist, beinhaltet.
  • Beispiel 14. Der ESD-Schaltkreis aus einem der Beispiele 9 bis 13, wobei: der erste Versorgungsknoten und der zweite Versorgungsknoten Versorgungsknoten einer ersten Spannungsdomäne beinhalten; und der erste Versorgungsknoten mit einem zweiten zu schützenden Schaltkreis gekoppelt ist, wobei der zweite zu schützende Schaltkreis zum Empfangen von Leistung von einer zweiten Spannungsdomäne konfiguriert ist, die von der ersten Spannungsdomäne verschieden ist.
  • Beispiel 15. Der ESD-Schaltkreis aus Beispiel 14, wobei der erste zu schützende Schaltkreis zum Empfangen von Leistung von einer dritten Spannungsdomäne konfiguriert ist, die von der ersten Spannungsdomäne und der zweiten Spannungsdomäne verschieden ist.
  • Beispiel 16. Der ESD-Schaltkreis aus einem der Beispiele 9 bis 15, wobei der erste MOS-Transistor und der zweite MOS-Transistor NMOS-Transistoren beinhalten.
  • Beispiel 17. Integrierter Schaltkreis, der Folgendes beinhaltet: einen ersten zu schützenden Schaltkreis mit einem ersten Eingangsanschluss, der mit einem Eingangsknoten gekoppelt ist; einen Primär-Elektrostatische-Entladung(ESD)-Schutz-Schaltkreis, der mit dem Eingangsknoten und mit einem ersten Versorgungsknoten und/oder einem zweiten Versorgungsknoten gekoppelt ist; und einen Sekundär-ESD-Schaltkreis, der zwischen den Eingangsknoten und den ersten Eingangsanschluss gekoppelt ist, wobei der Sekundär-ESD-Schaltkreis Folgendes beinhaltet: ein Strombegrenzungselement, das zwischen den Eingangsknoten und den ersten Eingangsanschluss gekoppelt ist, wenigstens einen MOS-Transistor mit einem Lastpfad, der mit dem ersten Eingangsanschluss gekoppelt ist, einen ohmschen Vorspannungsschaltkreis, der mit Gate- und Bulk-Verbindungen des wenigstens einen MOS-Transistors gekoppelt ist.
  • Beispiel 18. Der integrierte Schaltkreis aus Beispiel 17, der ferner ein Eingangspad beinhaltet, das mit dem Eingangsknoten gekoppelt ist.
  • Beispiel 19. Der integrierte Schaltkreis aus einem der Beispiele 17 oder 18, der ferner einen zweiten zu schützenden Schaltkreis beinhaltet, der mit dem Eingangsknoten gekoppelt ist, wobei der erste zu schützende Schaltkreis und der zweite zu schützende Schaltkreis durch verschiedene Leistungsversorgungsdomänen mit Leistung versorgt werden.
  • Beispiel 20. Der integrierte Schaltkreis aus Beispiel 19, der ferner einen dritten zu schützenden Schaltkreis beinhaltet, der zwischen den ersten Versorgungsknoten und einen dritten Versorgungsknoten gekoppelt ist, wobei der erste zu schützende Schaltkreis zwischen den ersten Versorgungsknoten und den zweiten Versorgungsknoten gekoppelt ist, wobei der dritte zu schützende Schaltkreis ein Spannungsadaptionsschaltkreis ist.
  • Obwohl diese Erfindung unter Bezugnahme auf veranschaulichende Ausführungsformen beschrieben worden ist, soll diese Beschreibung nicht in einem beschränkenden Sinn ausgelegt werden. Verschiedene Modifikationen und Kombinationen der veranschaulichenden Ausführungsformen sowie andere Ausführungsformen der Erfindung, sind für einen Fachmann unter Bezugnahme auf die Beschreibung ersichtlich. Es ist daher beabsichtigt, dass die angehängten Ansprüche jegliche derartigen Modifikationen oder Ausführungsformen einschließen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 16/777195 [0062]

Claims (20)

  1. Verfahren zum Schützen eines Schaltkreises, wobei das Verfahren Folgendes umfasst: Empfangen einer Belastung, die durch ein Elektrostatische-Entladungs-, ESD-, Ereignis verursacht wird, von einem ersten Knoten; Begrenzen eines Stroms unter Verwendung eines Strombegrenzungselements, das zwischen den ersten Knoten und einen zweiten Knoten gekoppelt ist, der mit dem Schaltkreis verbunden ist; und Begrenzen einer Spannung an dem zweiten Knoten, die durch das ESD-Ereignis verursacht wird, unter Verwendung eines Schutzschaltkreises, der Folgendes umfasst: wenigstens einen MOS-Transistor mit einem Lastpfad, der mit dem zweiten Knoten gekoppelt ist, wobei der wenigstens eine MOS-Transistor in einer Wanne angeordnet ist, und einen Vorspannungsschaltkreis, der mit einem Gate und einer Bulk-Verbindung des wenigstens einen MOS-Transistors und einem Versorgungsknoten gekoppelt ist.
  2. Verfahren nach Anspruch 1, wobei das Begrenzen der Spannung an dem zweiten Knoten Aktivieren eines parasitären Bipolartransistors des wenigstens einen MOS-Transistors umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Vorspannungsschaltkreis einen Vorspannungswiderstand mit einem ersten Anschluss, der mit dem Versorgungsknoten verbunden ist, und einem zweiten Anschluss, der mit dem Gate und der Bulk-Verbindung des wenigstens einen MOS-Transistors verbunden ist, umfasst.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei der Vorspannungsschaltkreis einen Vorspannungstransistor mit einem ersten Lastpfadanschluss, der mit dem Versorgungsknoten verbunden ist, und einem zweiten Lastpfadanschluss, der mit dem Gate und der Bulk-Verbindung des wenigstens einen MOS-Transistors gekoppelt ist, umfasst.
  5. Verfahren nach Anspruch 4, das ferner Folgendes umfasst: Empfangen, durch einen Steuerknoten des Vorspannungstransistors, eines ESD-Aktivierungssignals, das ein ESD-Ereignis angibt, und Erhöhen einer Impedanz eines Lastpfades des Vorspannungstransistors als Reaktion auf das ESD-Aktivierungssignal.
  6. Verfahren nach Anspruch 5, wobei: der Schaltkreis mit einer ersten Spannungsdomäne assoziiert ist; und das Empfangen des ESD-Aktivierungssignals Empfangen des ESD-Aktivierungssignals von einem ESD-Schaltkreis umfasst, der mit Leistungsversorgungsknoten einer zweiten Spannungsdomäne gekoppelt ist, die von der ersten Spannungsdomäne verschieden ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei der wenigstens eine MOS-Transistor Folgendes umfasst: einen ersten MOS-Transistor mit einem ersten Lastpfad, der zwischen den zweiten Knoten und den Versorgungsknoten gekoppelt ist; und einen zweiten MOS-Transistor mit einem zweiten Lastpfad, der zwischen den zweiten Knoten und einen weiteren Versorgungsknoten gekoppelt ist.
  8. Verfahren nach Anspruch 7, das ferner Begrenzen einer Spannung an dem ersten Knoten, die durch das ESD-Ereignis verursacht wird, umfasst, wobei das Begrenzen der Spannung an dem ersten Knoten Verwenden eines Primär-ESD-Schutzschaltkreises umfasst, der zwischen den ersten Knoten und den Versorgungsknoten und/oder den weiteren Versorgungsknoten gekoppelt ist.
  9. Elektrostatische-Entladungs-, ESD-, Schaltkreis, der Folgendes umfasst: einen Sekundär-ESD-Schutz-Schaltkreis, der zwischen einen ersten Knoten und einen zweiten Knoten gekoppelt ist, der dazu konfiguriert ist, mit einem zu schützenden ersten Schaltkreis gekoppelt zu werden, wobei der Sekundär-ESD-Schutz-Schaltkreis Folgendes umfasst: ein Strombegrenzungselement, das zwischen den ersten Knoten und den zweiten Knoten gekoppelt ist, einen ersten MOS-Transistor mit einem ersten Lastpfad, der zwischen einen ersten Versorgungsknoten und den zweiten Knoten gekoppelt ist, einen zweiten MOS-Transistor mit einem zweiten Lastpfad, der zwischen den zweiten Knoten und einen zweiten Versorgungsknoten gekoppelt ist, wobei der erste MOS-Transistor und der zweite MOS-Transistor in wenigstens einer Wanne angeordnet sind, und einen Vorspannungsschaltkreis, der mit einem ersten Gate des ersten MOS-Transistors, einer ersten Bulk-Verbindung des ersten MOS-Transistors, einem zweiten Gate des zweiten MOS-Transistors und einer zweiten Bulk-Verbindung des zweiten MOS-Transistors gekoppelt ist.
  10. ESD-Schaltkreis nach Anspruch 9, der ferner einen Primär-ESD-Schutzschaltkreis mit einem ersten Anschluss, der mit dem ersten Versorgungsknoten und/oder dem zweiten Versorgungsknoten gekoppelt ist, und einen zweiten Anschluss, der mit dem ersten Knoten gekoppelt ist, umfasst.
  11. ESD-Schaltkreis nach Anspruch 9 oder 10, wobei der Vorspannungsschaltkreis einen Vorspannungswiderstand mit einem ersten Anschluss, der mit dem ersten Versorgungsknoten oder dem zweiten Versorgungsknoten gekoppelt ist, und einen zweiten Anschluss, der mit dem ersten Gate des ersten MOS-Transistors, der ersten Bulk-Verbindung des ersten MOS-Transistors, dem zweiten Gate des zweiten MOS-Transistors und der zweiten Bulk-Verbindung des zweiten MOS-Transistors gekoppelt ist, umfasst.
  12. ESD-Schaltkreis nach Anspruch 11, der ferner einen Bipolartransistor mit einem Kollektor, der mit dem ersten Knoten gekoppelt ist, einem Emitter, der mit dem zweiten Versorgungsknoten gekoppelt ist, und einer Basis, die mit dem zweiten Anschluss des Vorspannungswiderstands gekoppelt ist, umfasst.
  13. ESD-Schaltkreis nach einem der Ansprüche 9 bis 12, wobei der Vorspannungsschaltkreis einen Vorspannungstransistor mit einem ersten Lastpfadanschluss, der mit dem ersten Versorgungsknoten oder dem zweiten Versorgungsknoten verbunden ist, und einem zweiten Lastpfadanschluss, der mit dem ersten Gate des ersten MOS-Transistors, der ersten Bulk-Verbindung des ersten MOS-Transistors, dem zweiten Gate des zweiten MOS-Transistors und der zweiten Bulk-Verbindung des zweiten MOS-Transistors gekoppelt ist, umfasst.
  14. ESD-Schaltkreis nach einem der Ansprüche 9 bis 13, wobei: der erste Versorgungsknoten und der zweite Versorgungsknoten Versorgungsknoten einer ersten Spannungsdomäne umfassen; und der erste Versorgungsknoten mit einem zweiten zu schützenden Schaltkreis gekoppelt ist, wobei der zweite zu schützende Schaltkreis zum Empfangen von Leistung von einer zweiten Spannungsdomäne konfiguriert ist, die von der ersten Spannungsdomäne verschieden ist.
  15. ESD-Schaltkreis nach Anspruch 14, wobei der erste zu schützende Schaltkreis zum Empfangen von Leistung von einer dritten Spannungsdomäne konfiguriert ist, die von der ersten Spannungsdomäne und der zweiten Spannungsdomäne verschieden ist.
  16. ESD-Schaltkreis nach einem der Ansprüche 9 bis 15, wobei der erste MOS-Transistor und der zweite MOS-Transistor NMOS-Transistoren umfassen.
  17. Integrierter Schaltkreis, der Folgendes umfasst: einen ersten zu schützenden Schaltkreis mit einem ersten Eingangsanschluss, der mit einem Eingangsknoten gekoppelt ist; einen Primär-Elektrostatische-Entladung(ESD)-Schutz-Schaltkreis, der mit dem Eingangsknoten und mit einem ersten Versorgungsknoten und/oder einem zweiten Versorgungsknoten gekoppelt ist; und einen Sekundär-ESD-Schaltkreis, der zwischen den Eingangsknoten und den ersten Eingangsanschluss gekoppelt ist, wobei der Sekundär-ESD-Schaltkreis Folgendes umfasst: ein Strombegrenzungselement, das zwischen den Eingangsknoten und den ersten Eingangsanschluss gekoppelt ist, wenigstens einen MOS-Transistor mit einem Lastpfad, der mit dem ersten Eingangsanschluss gekoppelt ist, einen ohmschen Vorspannungsschaltkreis, der mit Gate- und Bulk-Verbindungen des wenigstens einen MOS-Transistors gekoppelt ist.
  18. Integrierter Schaltkreis nach Anspruch 17, der ferner ein Eingangspad umfasst, das mit dem Eingangsknoten gekoppelt ist.
  19. Integrierter Schaltkreis nach Anspruch 17 oder 18, der ferner einen zweiten zu schützenden Schaltkreis umfasst, der mit dem Eingangsknoten gekoppelt ist, wobei der erste zu schützende Schaltkreis und der zweite zu schützende Schaltkreis durch verschiedene Leistungsversorgungsdomänen mit Leistung versorgt werden.
  20. Integrierter Schaltkreis nach Anspruch 19, der ferner einen dritten zu schützenden Schaltkreis umfasst, der zwischen den ersten Versorgungsknoten und einen dritten Versorgungsknoten gekoppelt ist, wobei der erste zu schützende Schaltkreis zwischen den ersten Versorgungsknoten und den zweiten Versorgungsknoten gekoppelt ist, wobei der dritte zu schützende Schaltkreis ein Spannungsadaptionsschaltkreis ist.
DE102021101690.8A 2020-01-30 2021-01-26 Verfahren zum schützen eines schaltkreises, elektrostatische-entladung-schaltkreis und integrierter schaltkreis Pending DE102021101690A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/777,292 US11159014B2 (en) 2020-01-30 2020-01-30 System and method for ESD protection
US16/777,292 2020-01-30

Publications (1)

Publication Number Publication Date
DE102021101690A1 true DE102021101690A1 (de) 2021-08-05

Family

ID=76853649

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021101690.8A Pending DE102021101690A1 (de) 2020-01-30 2021-01-26 Verfahren zum schützen eines schaltkreises, elektrostatische-entladung-schaltkreis und integrierter schaltkreis

Country Status (3)

Country Link
US (2) US11159014B2 (de)
CN (1) CN113206075A (de)
DE (1) DE102021101690A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220285339A1 (en) * 2021-03-05 2022-09-08 Taiwan Semiconductor Manufacturing Company Ltd. Electrostatic discharge circuits and methods for operating the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11159014B2 (en) * 2020-01-30 2021-10-26 Infineon Technologies Ag System and method for ESD protection
US20210376600A1 (en) * 2020-05-29 2021-12-02 Loon Llc Transient Voltage Protection for Low Voltage Circuits
US11721974B2 (en) * 2021-01-04 2023-08-08 Changxin Memory Technologies, Inc. Electrostatic discharge (ESD) protection circuit and chip

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8315024B2 (en) * 2009-09-16 2012-11-20 Infineon Technologies Ag Electrostatic discharge protection circuit, integrated circuit and method of protecting circuitry from an electrostatic discharge voltage
US11159014B2 (en) * 2020-01-30 2021-10-26 Infineon Technologies Ag System and method for ESD protection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220285339A1 (en) * 2021-03-05 2022-09-08 Taiwan Semiconductor Manufacturing Company Ltd. Electrostatic discharge circuits and methods for operating the same
US11798936B2 (en) * 2021-03-05 2023-10-24 Taiwan Semiconductor Manufacturing Company Ltd. Electrostatic discharge circuits and methods for operating the same
US20230369316A1 (en) * 2021-03-05 2023-11-16 Taiwan Semiconductor Manufacturing Company Ltd. Electrostatic discharge circuits and methods for operating the same

Also Published As

Publication number Publication date
US20210242678A1 (en) 2021-08-05
US11594878B2 (en) 2023-02-28
US20210376601A1 (en) 2021-12-02
US11159014B2 (en) 2021-10-26
CN113206075A (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
DE69535142T2 (de) Elektrostatische entladungsschutzschaltungen unter verwendung polarisierter und abgeschlossener pnp transistorketten
EP1714321B1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE102021101690A1 (de) Verfahren zum schützen eines schaltkreises, elektrostatische-entladung-schaltkreis und integrierter schaltkreis
DE19533958C2 (de) Schutzschaltung gegen elektrostatische Entladungen enthaltend eine Kondensatorschaltung
DE19518550C2 (de) Eingangsschutzschaltung für eine MOS-Einrichtung
DE102017104522B4 (de) Vorrichtung und Verfahren für aktiv gesteuerten Schutz vor transienter Überlast mit Falsch-Bedingung-Abschaltung
DE102011056317B4 (de) Halbleiter-ESD-Schaltung und Verfahren
DE102009013331B4 (de) Halbleiter-Bauelement
DE60130146T2 (de) Esd-schutzeinrichtungen
DE112005001698B4 (de) Leistungszufuhr-Clamp-Schaltung, integrierte Schaltungsanordnung und Verfahren zum Bereitstellen eines elektrostatischen Entladungsschutzes
DE102017112963A1 (de) Schaltungen, Einrichtungen und Verfahren zum Schutz vor transienten Spannungen
EP0538507B1 (de) Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
US20010036050A1 (en) ESD protection circuit for different power supplies
DE102013112339A1 (de) Aktive erkennung von und schutz empfindlicher schaltungen vor transienten elektrischen belastungsereignissen
DE102012200276B4 (de) System und verfahren zum verhindern bipolarer parasitärer aktivierung in einer halbleiterschaltung
DE102008036834A1 (de) Diodenbasiertes ESE-Konzept für Demos-Schutz
DE102021101889A1 (de) Verfahren zum Schutz vor elektrostatischer Entladung, Schaltung zum Schutz vor elektrostatischer Entladung und integrierte Schaltung
DE102011018450A1 (de) Halbleiterbauelement sowie ein Betriebsverfahren für eine Schutzschaltung gegen Lichtangriffe
DE102013207542B4 (de) Vorrichtung zum Schutz des Gatedielektrikums in einer Halbleitervorrichtung
EP1679746A2 (de) Vorrichtung, Anordnung und System zum ESD-Schutz
DE102013209222A1 (de) ESD-Schutz für Anwendungen mit hoher Spannung
DE3805811A1 (de) Integrierte halbleiterschaltungseinrichtung
DE4334513C1 (de) CMOS-Schaltung mit erhöhter Spannungsfestigkeit
DE19738181C2 (de) Schutzschaltkreis für integrierte Schaltungen
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren