DE102013207542B4 - Vorrichtung zum Schutz des Gatedielektrikums in einer Halbleitervorrichtung - Google Patents

Vorrichtung zum Schutz des Gatedielektrikums in einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102013207542B4
DE102013207542B4 DE102013207542.1A DE102013207542A DE102013207542B4 DE 102013207542 B4 DE102013207542 B4 DE 102013207542B4 DE 102013207542 A DE102013207542 A DE 102013207542A DE 102013207542 B4 DE102013207542 B4 DE 102013207542B4
Authority
DE
Germany
Prior art keywords
transistor
bias
supply line
gate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013207542.1A
Other languages
English (en)
Other versions
DE102013207542A1 (de
Inventor
Manjunatha Govinda Prabhu
Da-Wei LAI
Ryan SHAN
Mahadeva Iyer NATARAJAN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of DE102013207542A1 publication Critical patent/DE102013207542A1/de
Application granted granted Critical
Publication of DE102013207542B4 publication Critical patent/DE102013207542B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

Vorrichtung (100, 300), umfassend:einen Transistor (140) mit einem Gate, das über einem Substrat angeordnet ist, wobei das Gate eine über einem Gatedielektrikum angeordnete Gateelektrode aufweist;ein Gatedielektrikumsschutzmodul (150), das mit dem Transistor (140) verbunden ist, wobei das Gatedielektrikumsschutzmodul (150) bei Aktivierung eine Schutzvorspannung bereitstellt, um eine Spannungsdifferenz zwischen Gate und Substrat unter eine Durchbruchspannung des Gatedielektrikums zu verringern,wobei das Gatedielektrikumsschutzmodul (150) umfasst:eine Erfassungsschaltung (170) zum Erfassen eines ESD-Ereignisses; undeine Vorspannungsschaltung (160), die mit dem Transistor (140) verbunden ist,wobei die Erfassungsschaltung (170) bei Auftreten eines ESD-Ereignisses zum Aktivieren der Vorspannungsschaltung (160) konfiguriert ist, um die Schutzvorspannung bereitzustellen, undwobei die Erfassungsschaltung (170) umfasst:einen Erfassungswiderstand (Rs), der mit einem Erfassungskondensator (Cs) in Reihe geschaltet ist, welche zwischen einer ersten Versorgungsleitung (102) und einer zweiten Versorgungsleitung (104) angeordnet sind, wobei der Erfassungswiderstand (RS) mit der ersten Versorgungsleitung (102) verbunden ist und der Erfassungskondensator (Cs) mit der zweiten Versorgungsleitung (104) verbunden ist; undeinen Erfassungsschaltungsausgang (176), der mit der Vorspannungsschaltung (160) verbunden ist, wobei der Erfassungsschaltungsausgang (176) zwischen einem gemeinsamen Anschluss des Erfassungswiderstands (RS) und des Erfassungskondensators (CS) angeordnet ist, wobei die Erfassungsschaltung (170) ein Inaktiv-Erfassungsausgabesignal am Erfassungsschaltungsausgang (176) erzeugt, wenn kein ESD-Ereignis erfasst ist, undein Aktiv-Erfassungsausgabesignal erzeugt, wenn ein ESD-Ereignis erfasst ist, um die Vorspannungsschaltung (160) zu aktivieren, undwobei die Vorspannungsschaltung (160) umfasst:einen ersten Transistor (MPB) und einen zweiten Transistor (MNB), die zwischen der ersten Versorgungsleitung (102) und der zweiten Versorgungsleitung (104) in Reihe geschaltet sind, wobei ein erster Anschluss des ersten Transistors (MPB) mit der ersten Leitung (102) verbunden ist und ein erster Anschluss des zweiten Transistors (MNB) mit der zweiten Leitung (104) verbunden ist;einen Vorspannungseingang (164), der mit dem Gate des ersten Transistors (MPB) unddem Gate des zweiten Transistors (MNB) verbunden ist;einen Vorspannungsausgang (166), der mit gemeinsamen zweiten Anschlüssen der ersten und zweiten Transistoren (MPB, MNB) verbunden ist, undeinen Vorspannungsausgangswiderstand (240), der mit dem Vorspannungsausgang (166) und der zweiten Versorgungsleitung (104) verbunden ist, wobei der Strom am Vorspannungsausgang (166) durch den Widerstand (240) fließt, um die Schutzvorspannung zur Verringerung der Spannungsdifferenz zwischen Gate und Substrat zu erzeugen.

Description

  • Die vorliegende Erfindung betrifft den Schutz von Gatedielektrika und insbesondere eine Vorrichtung, die einen Schutz des Gatedielektrikums in einer Halbleitervorrichtung vorsieht.
  • Während eines elektrostatischen Entladungsereignisses oder ESD-Ereignisses kann sich an den Eingang/Ausgang-Pads (I/O-Pads, Input/Output-Pads) einer integrierten Schaltung eine hohe Spannung aufbauen. Die aufgebaute hohe Spannung kann Gatedielektrika von Eingangtransistoren (input stage transistors) beschädigen. Wenn z. B. die zwischen Gate und Substrat abfallende Spannung am Eingangtransistor größer ist als die Durchbruchspannung VBD (breakdown voltage) des Gatedielektrikums, dann kann der Transistor unbrauchbar werden.
  • Herkömmliche Techniken zum Schutz von Gatedielektrika umfassen die Verwendung einer Klemmschaltung, um die entlang des Gatedielektrikums auftretende Spannung zu begrenzen. Herkömmliche Techniken sind jedoch nicht sehr effektiv, wenn diese zum Schutz von Gatedielektrika in neuere Technologien eingesetzt werden. Dies liegt daran, dass die Triggerspannung der Klemmschaltung (clamping circuit) größer ist als VBD der Gatedielektrika. Zum Beispiel ist die entlang des Gatedielektrikums auftretende Spannung beim Einschalten der Klemmschaltung schon größer als VBD.
  • Dokument US 2004 / 0 190 209 A1 zeigt eine ESD-Schutzvorrichtung für MOS-Eingangsvorrichtungen mit ultra-dünnen Gateoxiden, die zwischen ein Pad und eine Logikschaltung geschaltet sind. Es ist entweder ein passives Element, über dem eine Spannung abfällt, oder eine MOS-Vorrichtung mit Durchlassgate zwischen den Körper einer MOS-Eingangsvorrichtung und einer Spannungsleitung geschaltet, oder es wird durch die ESD-Schutzvorrichtung eine Spannung an den Körper einer MOS-Eingangsvorrichtung angelegt.
  • Aus der Schrift US 6 369 994 B1 ist eine Silizium-auf-Isolator (SOI) -MOSFET-Body-Bias-Schaltung bekannt, die eine Kontaktstelle, die einem ESD-Puls ausgesetzt ist und eine frequenzabhängige Unterscheidungseinrichtung umfasst, die mit der Kontaktstelle gekoppelt ist, um ein Signal zu erzeugen, wenn der ESD-Impuls auftritt. Dabei wird durch das Signal von der Unterscheidungseinrichtung an den Körper der SOI-MOSFET-Body-Bias-Schaltung eine Vorspannung angelegt.
  • Es besteht ein Bedarf, einen auf einfache Weise einen zuverlässigen Gatedielektrikumsschutz bereitzustellen, der ein Überschreiten der Durchbruchspannung VBD durch eine entlang des Gatedielektrikums auftretende Spannung verhindert.
  • Die vorangehend genannten Probleme und Aufgaben werden gelöst durch eine Vorrichtung nach Anspruch 1. Weitere vorteilhafte Ausgestaltungen hiervon sind in den abhängigen Ansprüchen 2 bis 11 definiert.
  • Weitere anschauliche Ausführungsformen der vorliegenden Erfindung werden nun mit Bezug auf die Figuren beschrieben, in denen ähnliche Bezugszeichen ähnliche Elemente bezeichnen, und in welchen:
    • 1 ein Blockdiagramm eines Bereichs einer Vorrichtung gemäß einer Ausführungsform darstellt;
    • 2a eine Ausführungsform für ein Gatedielektrikumsschutzmodul darstellt;
    • 2b eine erfindungsgemäße Ausführungsform für ein Gatedielektrikumsschutzmodul darstellt; und
    • 3a und 3d verschiedene Ausführungsformen für ESD-Schutzschaltungen darstellen.
  • Ausführungsformen der vorliegenden Erfindung betreffen im Allgemeinen Halbleitervorrichtungen. Die Vorrichtungen können in einer Ausführungsform ein Schutzmodul umfassen. Das Schutzmodul wird z. B. während eines ESD-Ereignisses aktiviert, um ein Gatedielektrikum eines gefährdeten Transistors vor einer Beschädigung durch das ESD-Ereignis zu schützen. Die Vorrichtungen können z. B. einen beliebigen Typ von Halbleitervorrichtung darstellen, wie z. B. integrierte Schaltungen (ICs). Die ICs können z. B. in elektronische Produkte, Computer, Handys und Personal Digital Assistants (PDAs) eingebaut sein oder damit verwendet werden. Die Vorrichtungen können auch in andere Arten von Produkten eingebaut sein.
  • 1 zeigt einen Bereich einer Vorrichtung 100 gemäß einer Ausführungsform. Der Bereich weist eine interne Schaltung oder Zelle 120 auf. Die Zelle 120 ist mit einer ersten Versorgungsleitung 102 und einer zweiten Versorgungsleitung 104 verbunden. Die erste Versorgungsleitung 102 kann auf VDD (Betriebsspannung) liegen und die zweite Versorgungsleitung 104 kann auf VSS (Masse) liegen. Für die Versorgungsleitungen können jedoch auch andere Konfigurationen in Betracht kommen. Die Zelle 120 ist mit einem Pad 110 der Vorrichtung 100 verbunden. Das Pad 110 kann gemäß einem anschaulichen Beispiel ein I/O-Pad sein. Das I/O-Pad 110 kann ein I/O-Signal aufnehmen. Zum Beispiel kann das I/O-Signal ein Eingabesignal oder ein Zweirichtungs-Signal (bi-directional signal) sein. Es können jedoch auch andere Arten von Pads vorgesehen sein.
  • In einer Ausführungsform umfasst die Zelle 120 einen Inverter mit einem ersten Transistor 130 und einem zweiten Transistor 140, die zwischen den Versorgungsleitungen 102, 104 in Reihe geschaltet sind. Es können jedoch auch andere Arten von Zellen in Betracht gezogen werden. Die Transistoren 130, 140 sind gemäß einem anschaulichen Beispiel als Metalloxidhalbleitertransistoren oder MOS-Transistoren ausgebildet. Gemäß einem speziellen anschaulichen Beispiel hierin kann der erste Transistor 130 ein p-Typ-Transistor und der zweite Transistor 140 ein n-Typ-Transistor sein. Ein erster Anschluss des ersten Transistors 130 ist mit der ersten Versorgungsleitung 102 verbunden, während ein zweiter Anschluss des ersten Transistors 130 mit einem zweiten Anschluss des zweiten Transistors 140 verbunden ist. Ein erster Anschluss des zweiten Transistors 140 ist mit der zweiten Versorgungsleitung 104 verbunden. Der Körper des ersten Transistors 130 ist mit der ersten Versorgungsleitung 102 verbunden und der Körper des zweiten Transistors 140 ist mit der zweiten Versorgungsleitung 104 verbunden.
  • Ein Eingang 134 des Inverters ist jeweils mit dem Gate des Transistors 130 und des Transistors 140 verbunden. Ein Ausgang 136 des Inverters ist mit den zweiten Anschlüssen der Transistoren 130, 140 verbunden. Der Inverter kann gemäß einer Ausführungsform als Receiver oder Empfänger konfiguriert sein. Das Pad 110 kann zum Beispiel mit dem Eingang 134 des Inverters verbunden sein. Der Ausgang 136 kann mit einer weiteren internen Schaltung (nicht dargestellt) verbunden sein. Für den Inverter können jedoch auch andere Konfigurationen in Betracht kommen.
  • An dem Pad 110 kann ein ESD-Ereignis auftreten. Das ESD-Ereignis kann z. B. durch einen ESD- oder Trigger-Stimulus, wie z. B. ein ESD- oder Energiepuls, hervorgerufen werden, der am Pad 110 auftritt. Es können jedoch auch andere Arten von Trigger-Stimuli in Betracht kommen, die ein ESD-Ereignis auslösen. Der ESD-Stimulus kann am Pad 110 unabsichtlich oder zufällig auftreten. Alternativ kann der ESD-Stimulus am Pad 110 absichtlich hervorgerufen sein, wie z. B. im Fall einer ESD-Prüfung.
  • Das ESD-Ereignis kann einen Transistor der Zelle 120 gefährden. Zum Beispiel kann das ESD-Ereignis das Gatedielektrikum des gefährdeten Transistors beschädigen, wodurch die Zelle 120 unbrauchbar wird. In einer Ausführungsform wird der zweite Transistor 140 des Inverters durch das ESD-Ereignis gefährdet. In einem anschaulichen Beispiel kann das ESD-Ereignis den n-Typ-MOS-Transistor gefährden. In anderen Fällen kann eine andere Art von Transistor durch das ESD-Ereignis gefährdet sein.
  • In einer Ausführungsform wird ein Gatedielektrikumsschutzmodul 150 bereitgestellt. Das Schutzmodul 150 umfasst einen Schutzausgang 156, der mit der Zelle 120 verbunden ist. In einem anschaulichen Beispiel ist der Schutzausgang 156 mit einem Körper des gefährdeten Transistors verbunden. Im Falle eines Inverters ist der Schutzausgang 156 mit dem Körper des zweiten Transistors 140 verbunden. Der Schutzausgang 156 kann z. B. mit dem Körper des n-Typ-Transistors verbunden sein.
  • In einer Ausführungsform erzeugt das Schutzmodul 150 unter normalen Bedingungen (kein ESD-Ereignis) am Schutzausgang 156 ein Inaktiv-Schutzsignal. Das Inaktiv-Schutzsignal ermöglicht einen Betrieb der Zelle 120 unter normalen Bedingungen. Das Inaktiv-Schutzsignal beeinflusst z. B. nicht die an den Körper des gefährdeten Transistors angelegte normale Bias oder Vorspannung. In einem anschaulichen Beispiel stellt das Inaktiv-Schutzsignal für den Körper des gefährdeten Transistors eine normale Spannung (normal bias voltage) bereit. In einem speziellen anschaulichen Beispiel stellt das Inaktiv-Schutzsignal eine normale Vorspannung von 0 V oder Masse bereit. Es können auch andere Spannungen in Betracht gezogen werden. Die normale Spannung kann z. B. von der Art des gefährdeten Transistors abhängen.
  • Im Fall eines ESD-Ereignisses erzeugt das Schutzmodul 150 ein Aktiv-Schutzsignal. Das Aktiv-Schutzsignal stellt für den Körper des gefährdeten Transistors eine ESD-Vorspannung bereit. Die ESD-Vorspannung verringert die Spannungsdifferenz zwischen dem Gate des gefährdeten Transistors und dem Substrat (VDIFF). Zum Beispiel verringert die ESD-Vorspannung VDIFF zwischen Gate und Körper des gefährdeten Transistors. In einer Ausführungsform ist die ESD-Vorspannung ausreichend hoch, um sicherzustellen, dass VDIFF kleiner ist als die Durchbruchspannung (VBD) des Gatedielektrikums des gefährdeten Transistors. In einem anschaulichen Beispiel ist VDIFF wenigstens um 5% bis 10% kleiner als VBD. Wenn z.B. VBD 3,7 V beträgt, dann sollte VDIFF kleiner als 3,5 V sein.
  • In einer Ausführungsform wird die Substratspannung (VSUB) oder die am Körper des Transistors anliegende Spannung durch die ESD-Vorspannung erhöht. Durch eine Erhöhung von VSUB wird VDIFF unter VBD verringert. Die ESD-Vorspannung kann z. B. von 0,5 V bis 1 V betragen. Es können jedoch auch andere ESD-Vorspannungen für VSUB in Betracht gezogen werden.
  • In einem anschaulichen Beispiel kann der gefährdete Transistor z. B. ein n-Typ-Transistor sein. In anderen anschaulichen Beispielen kann der gefährdete Transistor z. B. ein p-Typ-Transistor sein. Für einen p-Typ-Transistor ist die normale Vorspannung gleich VDD. Die ESD-Vorspannung kann z. B. um 0,5 - 1 V unter VDD liegen. In einer Ausführungsform wird das Schutzmodul zum Herunterziehen des Potenzials der n-Wanne des p-Typ-Transistors um 0,5 V bis 1 V verwendet. Für normale Vorspannungen und ESD-Vorspannungen können jedoch auch andere Werte in Betracht gezogen werden.
  • In einer Ausführungsform umfasst das Schutzmodul 150 eine ESD-Erfassungsschaltung 170 und eine Vorspannungsschaltung 160. Die ESD-Erfassungsschaltung 170 umfasst einen Erfassungsausgang 176, der mit einem Vorspannungseingang 164 der Vorspannungsschaltung 160 verbunden ist. Die Vorspannungsschaltung 160 umfasst einen Vorspannungsausgang 166, der in einem anschaulichen Beispiel dem Schutzausgang entsprechen kann. Hinsichtlich des Vorspannungsausgangs 166 und des Schutzausgangs 156 können jedoch auch andere Konfigurationen in Betracht gezogen werden. Der Schutzausgang 156 stellt ein Signal bereit, das zum Anlegen einer Vorspannung an den Körper des gefährdeten Transistors verwendet wird.
  • Die Funktion der ESD-Erfassungsschaltung 170 besteht darin, das Auftreten eines ESD-Ereignisses zu erfassen. Unter normalen Bedingungen (kein ESD-Ereignis) erzeugt die ESD-Erfassungsschaltung 170 am Erfassungsausgang 176 ein Inaktiv-ESD-Ereignis-Signal. In einem anschaulichen Beispiel ist das Inaktiv-ESD-Ereignis-Signal ein „logisch 1“ Signal. Wird hingegen ein ESD-Ereignis erfasst, dann erzeugt die ESD-Erfassungsschaltung 170 am Erfassungsausgang 176 ein Aktiv-ESD-Ereignis-Signal. In einem anschaulichen Beispiel ist das Aktiv-ESD-Ereignis-Signal ein „logisch 0“ Signal. Für Aktiv- und Inaktiv-ESD-Ereignis-Signale können jedoch auch andere Arten von Signale in Betracht gezogen werden.
  • Die Vorspannungsschaltung 160 stellt die ESD-Vorspannung bei Aktivierung am Substrat bereit, um VDIFF zu verringern. Die aktivierte Vorspannungsschaltung 160 legt z. B. die ESD-Vorspannung an den Körper des gefährdeten Transistors an, um VDIFF zu verringern. Wenn inaktiv, dann wird der Betrieb der Zelle 120 durch die Vorspannungsschaltung 160 nicht beeinflusst. Die inaktivierte Vorspannungsschaltung 160 legt z. B. eine normale Vorspannung an den Körper des gefährdeten Transistors an.
  • In einer Ausführungsform führt ein Inaktiv-ESD-Ereignis-Signal am Vorspannungseingang 164 die Vorspannungsschaltung 160 in einen inaktiven Zustand über. Dadurch wird ein Inaktiv-Vorspannungssignal am Vorspannungsausgang 166 durch die Vorspannungsschaltung 160 hervorgerufen. Das Inaktiv-Vorspannungssignal wird am Schutzausgang 156 bereitgestellt. In einer Ausführungsform beeinflusst das Inaktiv-Vorspannungssignal nicht die normale Vorspannung, die an den Körper des gefährdeten Transistors angelegt ist. Das Inaktiv-Vorspannungssignal kann in einem anschaulichen Beispiel ein „logisch 0“ Signal darstellen oder Masse entsprechen. Das Inaktiv-Vorspannungssignal kann an den Körper des gefährdeten Transistors eine Vorspannung von 0 V anlegen. Es können jedoch auch andere Arten von Inaktiv-Vorspannungssignale in Betracht gezogen werden.
  • Ein Aktiv-ESD-Ereignis-Signal aktiviert die Vorspannungsschaltung 160, so dass diese am Vorspannungsausgang 166 ein Aktiv-Vorspannungssignal erzeugt. In einer Ausführungsform wird das Aktiv-Vorspannungssignal am Schutzausgang 156 bereitgestellt. In einem anschaulichen Beispiel stellt das Aktiv-Vorspannungssignal die ESD-Vorspannung dar, die VDIFF verringert. In einer Ausführungsform wird die ESD-Vorspannung am Körper des gefährdeten Transistors bereitgestellt. Die ESD-Vorspannung genügt, um sicherzustellen, dass VDIFF während eines ESD-Ereignisses kleiner ist als VBD. Die ESD-Vorspannung kann z. B. gleich VDD sein. Es können jedoch auch andere ESD-Vorspannungen als Vorspannungen für VSUB in Betracht gezogen werden.
  • Der Bereich der Vorrichtung 100 kann auch eine ESD-Schutzschaltung (nicht dargestellt) umfassen. Die ESD-Schutzschaltung kann mit dem Pad 110 verbunden sein. Es können verschiedene Arten von ESD-Schutzschaltungen verwendet werden. In einigen Ausführungsformen kann die ESD-Schutzschaltung mit den Versorgungsleitungen 102, 104 (z. B. VDD und VSS) und dem Pad 110 verbunden sein. In anderen Ausführungsformen kann die ESD-Schutzschaltung mit der zweiten Versorgungsleitung 104 (z. B. VSS) verbunden sein. Beim Auftreten eines ESD-Ereignisses wird durch die ESD-Schutzschaltung ein Strompfad vom Pad zu Masse bereitgestellt, so dass der ESD-Strom dissipiert wird.
  • Die Zelle 120 umfasst einen gefährdeten Transistor, wie oben beschrieben ist. Es wird jedoch angemerkt, dass eine Zelle auch mehr als einen gefährdeten Transistor aufweisen kann. Weiterhin wird angemerkt, dass in der Vorrichtung 100 mit gefährdeten Transistoren auch andere Zellen vorhanden sein können. An gefährdete Transistoren wird eine ESD-Vorspannung angelegt. In einer Ausführungsform kann eine Vorspannungsschaltung für jeden gefährdeten Transistor vorgesehen sein. Die Vorspannungsschaltungen können eine gemeinsame Erfassungsschaltung aufweisen. Die ESD-Vorspannungen können für die gefährdeten Transistoren gleich sein. Für unterschiedliche Arten von Transistoren können jedoch auch unterschiedliche ESD-Vorspannungen vorgesehen sein. Hinsichtlich Vorspannungen und Erfassungsschaltungen, sowie ESD-Vorspannungen, können jedoch auch andere Konfigurationen in Betracht gezogen werden.
  • 2a zeigt eine Ausführungsform eines Gatedielektrikumsschutzmoduls 150. Das Schutzmodul 150 umfasst einen Schutzausgang 156. In einer anschaulichen Ausführungsform kann der Schutzausgang 156 mit einem Körper eines gefährdeten Transistors (nicht dargestellt) verbunden sein. Der Schutzausgang 156 kann z. B. mit dem Körper des n-Typ-Transistors eines Inverters verbunden sein, wie in 1 dargestellt ist.
  • In einer Ausführungsform kann das Schutzmodul 150 eine ESD-Erfassungsschaltung 170 und eine Vorspannungsschaltung 160 umfassen. In einem anschaulichen Beispiel hierin können die ESD-Erfassungsschaltung 170 und die Vorspannungsschaltung 160 zwischen der ersten Versorgungsleitung 102 und der zweiten Versorgungsleitung 104 parallel geschaltet sein. Die erste Versorgungsleitung 102 kann auf VDD (Betriebsspannung) liegen und die zweite Versorgungsleitung 104 kann auf VSS (Masse) liegen. Hinsichtlich der Versorgungsleitungen können jedoch auch andere Konfigurationen in Betracht gezogen werden. Die ESD-Erfassungsschaltung 170 umfasst einen Erfassungsausgang 176, der mit einem Vorspannungseingang 164 der Vorspannungsschaltung 160 verbunden ist. Die Vorspannungsschaltung 160 umfasst einen Vorspannungsausgang 166, der in einer Ausführungsform dem Schutzausgang 156 entsprechen kann. Hinsichtlich des Vorspannungsausgangs und des Schutzausgangs können jedoch auch andere Konfigurationen in Betracht gezogen werden.
  • Der Schutzausgang 156 stellt ein Signal bereit, das als Vorspannung für den Körper des gefährdeten Transistors verwendet wird.
  • Die Funktion der ESD-Erfassungsschaltung 170 dient dazu, das Auftreten eines ESD-Ereignisses zu Erfassen. In einer Ausführungsform umfasst die Erfassungsschaltung 170 ein Widerstandselement (RS) 273 und ein kapazitives Element (CS) 277, die zwischen der ersten Versorgungsleitung 102 und der zweiten Versorgungsleitung 104 in Reihe geschaltet sind. Die erste Versorgungsleitung 102 ist mit RS verbunden und CS ist mit der zweiten Versorgungsleitung 104 verbunden. In einem anschaulichen Beispiel weist RS einen ersten Anschluss auf, der mit der ersten Versorgungsleitung 102 verbunden ist, und CS weist einen ersten Anschluss auf, der mit der zweiten Versorgungsleitung 104 verbunden ist. Die zweiten Anschlüsse von RS und CS sind miteinander verbunden, wobei ein gemeinsamer Knoten 275 oder Knoten N1 gebildet wird. Ein Erfassungsausgang 176 ist mit dem Knoten N1 verbunden. Die RC-Zeitkonstante τ der Erfassungsschaltung 170 ist geeignet ausgewählt, so dass ein ESD-Ereignis erfasst werden kann. Die RC-Zeitkonstante sollte z. B. derart ausgewählt sein, dass der ESD-Strom erfasst werden kann. In einem anschaulichen Beispiel kann τ von 1,0 - 2,0 µs betragen. Für die RC-Zeitkonstante τ können jedoch auch andere Werte in Betracht gezogen werden.
  • Die Vorspannungsschaltung 160 umfasst in einer Ausführungsform einen ersten Transistor 220 und eine zweiten Transistor 230, die zwischen den Versorgungsleitungen 102, 104 in Reihe geschaltet sind. In einem anschaulichen Beispiel kann der erste Transistor 220 ein p-Typ-MOS-Transistor (MPB) sein und der zweite Transistor kann ein n-Typ-MOS-Transistor (MNB) sein. Ein erster Anschluss des ersten Transistors 220 ist mit der ersten Versorgungsleitung 102 verbunden, während ein zweiter Anschluss des ersten Transistors 220 mit einem zweiten Anschluss des zweiten Transistors 230 verbunden ist. Ein erster Anschluss des zweiten Transistors 230 ist mit der zweiten Versorgungsleitung 104 verbunden. Der Körper des ersten Transistors 220 ist mit der ersten Versorgungsleitung 102 verbunden und der Körper des zweiten Transistors 230 ist mit der zweiten Versorgungsleitung 104 verbunden.
  • Das Gate des ersten Transistors 220 und das Gate des zweiten Transistors 230 sind mit einem Vorspannungseingang 164 verbunden. Der Vorspannungseingang 164 ist mit dem Erfassungsausgang 176 der Erfassungsschaltung 170 verbunden. Ein Vorspannungsausgang 166 ist mit den zweiten Anschlüssen des ersten und zweiten Transistors 220, 230 verbunden. In einer Ausführungsform wird der Vorspannungsausgang 166 zum Schutzmodulausgang 156 oder der Vorspannungsausgang 166 wird mit dem Schutzmodulausgang 156 verbunden.
  • Unter normalen Bedingungen (kein ESD-Ereignis) erzeugt die Erfassungsschaltung 170 ein Inaktiv-ESD-Ereignis-Signal am Erfassungsausgang 176. In einer Ausführungsform ist CS unter normalen Bedingungen nicht leitend. Für den Knoten N1 ergibt sich dadurch ein Zustand, der einer „logischen 1“ oder einem hohen Potenzial (Potenzial der ersten Versorgungsleitung 102 oder VDD) entspricht. Das einer „logischen 1“ entsprechende Signal an N1 dient als Inaktiv-ESD-Ereignis-Signal am Erfassungsausgang 176. Das Inaktiv-ESD-Ereignis-Signal wird am Vorspannungseingang 164 bereitgestellt. Durch das einer „logischen 1“ entsprechende Signal wird ein Ausschalten von MPB und ein Einschalten von MNB bewirkt, was eine „logische 0“ am Vorspannungsausgang 166 oder ein niedriges Potenzial (z. B. Potenzial der zweiten Versorgungsleitung 104 oder VSS) ergibt. Das einer „logischen 0“ entsprechende Signal stellt das Inaktiv-Vorspannungs-Signal dar. Das einer „logischen 0“ entsprechende Signal stellt für den gefährdeten Transistor eine normale Vorspannung dar, die dessen Betrieb nicht beeinflusst.
  • Wird ein ESD-Ereignis erfasst, so erzeugt die Erfassungsschaltung 170 ein Aktiv-ESD-Ereignis-Signal am Erfassungsausgang 176. In einer Ausführungsform fließt bei Auftreten eines ESD-Ereignisses ein Strom durch CS. Dies führt dazu, dass am Knoten N1 eine „logische 0“ oder ein niedriges Potenzial auftritt (z. B. Potenzial der zweiten Versorgungsleitung 102 oder VSS). Das einer „logischen 0“ entsprechende Signal an N1 dient als Aktiv-ESD-Ereignis-Signal am Erfassungsausgang 176. Am Vorspannungseingang 164 wird das Aktiv-ESD-Ereignis-Signal angelegt. Ein Einschalten von MPB und ein Ausschalten von MNB werden durch das einer „logischen 0“ entsprechende Signal bewirkt. Bei eingeschaltetem MPB und ausgeschaltetem MNB ist der Vorspannungsausgang 166 mit der ersten Versorgungsleitung 102 verbunden, wobei am Vorspannungsausgang 166 ein einer „logischen 1“ entsprechendes Signal oder ein hohes Potenzial (z. B. Potenzial der ersten Versorgungsleitung 102 oder VDD) erzeugt wird. Das einer „logischen 1“ entsprechende Signal entspricht dem Aktiv-Vorspannungssignal, das die ESD-Vorspannung an den Körper des gefährdeten Transistors anlegt.
  • Die ESD-Vorspannung verringert VDIFF. In einer Ausführungsform wird VDIFF durch die ESD-Vorspannung durch Erhöhen von VSUB verringert. Wenn MPB eingeschaltet wird, fließt zum Beispiel ein Strom von der ersten Versorgungsleitung 102 in das Substrat zum Körper des gefährdeten Transistors. Der Strom erhöht VSUB des gefährdeten Transistors. Die Größe des in den Körper des gefährdeten Transistors fließenden Stroms beträgt in einer Ausführungsform ungefähr 1 mA. Für die Ströme können jedoch auch andere Größen in Betracht gezogen werden.
  • 2b zeigt eine erfindungsgemäße Ausführungsform eines Gatedielektrikumsschutzmoduls 150. Das in 2b dargestellte Schutzmodul 150 ist ähnlich dem mit Bezug auf 2a beschriebenen Schutzmodul. Entsprechende Elemente werden daher nicht oder nicht ausführlich beschrieben. Am Schutzausgang 156 kann ein Widerstand (Rext) 240 vorgesehen sein, wie dargestellt ist. Der Widerstand Rext kann z. B. aus Polysilizium gebildet sein. Es können jedoch auch andere Arten von Widerständen in Betracht gezogen werden. In einer anderen Ausführungsform ist Rext zwischen dem Schutzausgang 156 und der zweiten Versorgungsleitung 104 angeordnet. Beispielsweise ist Rext zwischen dem Schutzausgang 156 und VSS vorgesehen. In einer Ausführungsform ist der Schutzausgang 156 mit einem Körper eines gefährdeten Transistors (nicht dargestellt) verbunden. Der Schutzausgang kann beispielsweise mit dem Körper des n-Typ-Transistors eines Inverters verbunden sein, wie in 1 dargestellt ist.
  • Unter normalen Bedingungen ist MPB ausgeschaltet, während MNB eingeschaltet ist, so dass der Vorspannungsausgang 166 auf einer „logischen 0“ liegt. Da der Vorspannungsausgang 166 auf einer „logischen 0“ ist, fließt durch Rext kein Strom. Da entlang Rext kein Spannungsabfall auftritt, wird die an den Körper des gefährdeten Transistors angelegte normale Vorspannung nicht beeinflusst. Auf der anderen Seite fließt durch Rext ein Strom, wenn der Vorspannungsausgang 166 auf einer „logischen 1“ liegt. Dadurch wird eine Spannung entlang Rext hervorgerufen. Die Spannung entlang Rext erhöht VSUB, die VDIFF verringert. Die Größe der entlang Rext auftretenden Spannung hängt von der Strommenge und der Größe des Widerstands Rext ab. Die entlang Rext auftretende Spannung verringert VDIFF ausreichend unter VBD. In einem anschaulichen Beispiel beträgt die Spannung entlang Rext von 0,5 - 1 V. Der Strom am Vorspannungsausgang 166 von MPB kann 1 mA betragen. Der Widerstandswert von, Rext an sich kann in einem Bereich von 10 - 50 kΩ liegen. Für Ströme und Widerstände können jedoch andere Werte in Betracht gezogen werden.
  • Die 3a-d stellen Bereiche einer Vorrichtung 300 gemäß unterschiedlicher Ausführungsformen dar. Der Bereich umfasst, wie dargestellt, eine interne Schaltung oder Zelle 120. Die Zelle 120 ist zwischen einer ersten Versorgungsleitung 102 und einer zweiten Versorgungsleitung 104 angeordnet. Die erste Versorgungsleitung 102 kann auf VDD (Betriebsspannung) liegen und die zweite Versorgungsleitung 104 kann auf Vss (Masse) liegen. Die Zelle 120 ist mit einem Pad 110 der Vorrichtung 300 verbunden. Das Pad 110 kann z. B. ein I/O-Pad für ein I/O-Signal darstellen.
  • In einer Ausführungsform umfasst die Zelle 120 einen Inverter mit einem ersten Transistor 130 und einem zweiten Transistor 140, die zwischen den Versorgungsleitungen 102, 104 in Reihe geschaltet sind. Es können jedoch auch andere Arten von Zellen in Betracht gezogen werden. In einem anschaulichen Beispiel hierin kann der erste Transistor 130 ein p-Typ-Transistor und der zweite Transistor 140 ein n-Typ-Transistor sein. Ein erster Anschluss des ersten Transistors 130 ist mit der ersten Versorgungsleitung 102 verbunden, während ein zweiter Anschluss des ersten Transistors 130 mit einem zweiten Anschluss des zweiten Transistors 140 verbunden ist. Ein erster Anschluss des zweiten Transistors 140 ist mit der zweiten Versorgungsleitung 104 verbunden. Der Körper des ersten Transistors 130 ist mit der ersten Versorgungsleitung 102 verbunden und der Körper der zweiten Transistors 140 ist mit der zweiten Versorgungsleitung 104 verbunden. Ein Eingang 134 des Inverters ist mit dem Gate des ersten Transistors 130 und dem Gate des zweiten Transistors 140 verbunden. Ein Ausgang 326 des Inverters ist mit den zweiten Anschlüssen der Transistoren 130, 140 verbunden.
  • Das Pad 110 ist, wie dargestellt, mit dem Eingang 134 des Inverters verbunden. Der Ausgang 326 kann mit einer internen Schaltung (nicht dargestellt) der Vorrichtung 300 verbunden sein. In anderen Ausführungsformen kann das Pad 110 mit dem Ausgang 326 des Inverters verbunden sein. Der Eingang 134 des Inverters kann mit der internen Schaltung (nicht dargestellt) der Vorrichtung 300 verbunden sein.
  • In einer Ausführungsform ist der Körper des zweiten Transistors 140 mit einem Ausgang eines Gatedielektrikumsschutzmoduls verbunden, wie in 1 und in den 2a-b dargestellt ist. Das Schutzmodul wird aktiviert, um eine ESD-Vorspannung an den Körper des zweiten Transistors 140 anzulegen, wenn ein ESD-Ereignis erfasst wird. Dies verringert VDIFF, so dass sichergestellt wird, dass VDIFF kleiner als VBD ist.
  • In einer Ausführungsform wird eine ESD-Schutzschaltung 390 bereitgestellt. Die ESD-Schutzschaltung 390 ist mit dem Pad 110 verbunden. Als ESD-Schutzschaltungen können unterschiedliche Arten in Betracht gezogen werden. In einigen Ausführungsformen kann die ESD-Schutzschaltung 390 mit den Versorgungsleitungen 102, 104 (z. B. VDD und VSS) und dem Pad 110 verbunden sein. In anderen Ausführungsformen kann die ESD-Schutzschaltung 390 mit der zweiten Versorgungsleitung 104 (z. B. VSS) verbunden sein. Bei Auftreten eines ESD-Ereignisses stellt die ESD-Schutzschaltung 390 einen Strom von Pad 110 zu Masse bereit, um den ESD-Strom abzuleiten.
  • Die ESD-Schutzschaltung 390 umfasst, wie in 3a dargestellt ist, einen n-Typ-MOS-Transistor MNP 350 mit geerdetem Gate, der einen Drainanschluss DP aufweist, welcher mit dem Pad 110 verbunden ist, und der einen Sourceanschluss SP und einen Gateanschluss GP aufweist, die mit VSS verbunden sind. Der Transistor MNP ruft im Substrat einen parasitären bipolaren Verbindungstransistor (BJT = bipolar junction transistor) hervor. Der BJT ist ein durch Verbindungen mit DP, Substrat (P-Wanne) und SP gebildeter NPN BJT. Die DP-Substrat-Grenzfläche bildet einen ersten pn-Übergang und die SP-Substrat-Grenzfläche bildet einen zweiten pn-Übergang des NPN BJT.
  • Unter normalen Betriebsbedingungen (z. B. kein ESD-Ereignis) stellt das geerdete Gate sicher, dass MNP aufgrund des mit entgegen gesetzter Vorspannung beaufschlagten ersten und zweiten pn-Übergangs von BJT ausgeschaltet ist. Das am Pad 110 anliegende Signal ist bei ausgeschaltetem MNP keiner Beeinflussung unterworfen, wodurch ein Betrieb der Zelle unter normalen Betriebsbedingungen ermöglicht wird. Ein ESD-Ereignis erhöht die Spannung an DP (VDP), wodurch ein Stromfluss ermöglicht wird, der das Potenzial des Substrats (z. B. die Basis des parasitären BJT oder VB) erhöht. Wenn VB genügend groß ist, wird der parasitäre BJT eingeschaltet. Zum Beispiel wird MNP eingeschaltet, wenn VB die Trigger-Spannung VTP überschreitet. Dies ruft einen Lawinenzusammenbruch von MNP hervor, der einen Strompfad 316 von Pad 110 zu VSS erzeugt, so dass der ESD-Strom abgeleitet wird.
  • 3b zeigt eine andere Ausführungsform einer ESD-Schutzschaltung 390. Die Schutzschaltung 390 ist ähnlich der ESD-Schutzschaltung ausgebildet, die in 3a dargestellt ist. Ähnliche Elemente an sich werden nicht oder nicht ausführlich beschrieben. Die ESD-Schutzschaltung 390 umfasst einen ersten n-Typ-MOS-Transistor mit geerdetem Gate (MNP) 350 und einen zweiten n-Typ-MOS-Transistor mit geerdetem Gate (MNS) 360, die zwischen Pad 110 und zweiter Versorgungsleitung 104 oder Masse (VSS) parallel geschaltet sind.
  • In einer Ausführungsform umfasst MNP einen Drainanschluss DP, der mit dem Pad 110 verbunden ist, und einen Sourceanschluss SP und einen Gateanschluss GP, die mit VSS verbunden sind. In ähnlicher Weise weist MNS einen Drainanschluss DS, der mit dem Pad 110 verbunden ist, und einen Sourceanschluss SS und einen Gateanschluss GS auf, wobei der Sourceanschluss SS und der Gateanschluss GS mit VSS verbunden sind. Ein Widerstand Rsec 370 ist zwischen den Drainanschlüssen von MNP und MNS angeordnet. Der Widerstand Rsec kann z. B. aus Polysilizium gebildet sein. In einem anschaulichen Beispiel ist der Widerstand Rsec aus nicht-silizidiertem Silizium gebildet.
  • Unter normalen Betriebsbedingungen (z. B. kein ESD-Ereignis) stellen die geerdeten Gates sicher, dass MNP und MNS ausgeschaltet sind. Der Grund ist, dass der erste und zweite pn-Übergang der BJTs zueinander entgegengesetzt mit Vorspannung beaufschlagt sind. Das am Pad 110 auftretende Signal wird durch die ausgeschalteten MNP und MNS nicht beeinflusst, wodurch ein Betrieb der Zelle 120 unter normalen Bedingungen ermöglicht wird.
  • Im Fall eines ESD-Ereignisses werden die Spannungen an DP (VDP) und DS (VDS) erhöht, so dass ein Stromfluss ermöglicht wird, der das Substratpotenzial (beispielsweise Basis parasitärer BJTs oder VBP und VBS) erhöht wird. Bei genügend hohem VBP und VBS werden die parasitären BJTs eingeschaltet. Übersteigen z. B. VBP und VBS die Trigger-Spannungen VT von MNP und MNS, werden die Transistoren eingeschaltet. Dies erzeugt einen Lawinenzusammenbruch von Transistoren, so dass erste und zweite Strompfade 316 und 318 von Pad 110 zu Vss erzeugt werden, um den ESD-Strom abzuleiten. Der Strom durch Rsec im zweiten Strompfad ergibt einen Spannungsabfall VRsec. Der Spannungsabfall klemmt bzw. hält die Eingangsspannung an dem gefährdeten Transistor auf VRsec.
  • Es wird nun auf 3c Bezug genommen. Es ist eine alternative Ausführungsform einer ESD-Schutzschaltung 390 dargestellt. Die ESD-Schutzschaltung 390 ist mit dem Pad 110 und ersten und zweiten Versorgungsleitungen 102 und 104 verbunden. Die ESD-Schutzschaltung 390 umfasst ein Diodenpaar 314 mit einer ersten Diode (D1) 320 und einer zweiten Diode (D2) 330, die zwischen den Versorgungsleitungen 102, 104 in Reihe geschaltet sind. In einer Ausführungsform ist eine Kathode C1 von D1 mit der ersten Versorgungsleitung (VDD) verbunden und eine Anode A2 von D2 ist mit der zweiten Versorgungsleitung 104 (VSS) verbunden. Eine Anode A1 von D1 und eine Kathode C2 von D2 sind beide mit dem Pad 110 verbunden. Die ESD-Schutzschaltung 390 stellt z. B. eine leitungsbasierte ESD-Schutzschaltung dar.
  • In einer Ausführungsform wird eine Klemmschaltung 375 bereitgestellt. Die Klemmschaltung 375 ist zwischen den ersten und zweiten Versorgungsleitungen 102, 104 angeordnet. Die Klemmschaltung 375 ist normalerweise deaktiviert. Bei einer Aktivierung durch ein ESD-Ereignis wird ein Strompfad zwischen den Versorgungsleitungen 102, 104 erzeugt. Die Klemmschaltung 375 kann durch eine ESD-Triggerschaltung gesteuert werden. Die Triggerschaltung erzeugt z. B. unter normalen Bedingungen ein Inaktiv-Trigger-Ausgabesignal und bei Auftreten eines ESD-Ereignisses ein Aktiv-Trigger-Ausgabesignal.
  • Die Klemmschaltung 375 umfasst in einer Ausführungsform einen Klemmtransistor, wie z. B. einen n-Typ-MOS-Transistor. Der Klemmtransistor wird durch eine Triggerschaltung aktiviert oder eingeschaltet, wenn ein ESD-Ereignis auftritt. Ein Einschalten des Klemmtransistors erzeugt einen Strompfad zwischen den Versorgungsleitungen 102, 104. Die Triggerschaltung kann z. B. die Erfassungsschaltung des Schutzmoduls darstellen, das mit Bezug auf die 2a-b beschrieben ist. Es können jedoch auch andere Arten von Triggerschaltungen in Betracht gezogen werden.
  • Unter normalen Betriebsbedingungen sind die Dioden zueinander entgegensetzt mit Vorspannung beaufschlagt. Zusätzlich ist die Klemmschaltung deaktiviert. Das Signal an Pad 110 wird durch die entgegengesetzt mit Vorspannung beaufschlagten Dioden nicht beeinflusst, wodurch ein Betrieb der Zelle 120 unter normalen Bedingungen ermöglicht wird.
  • In einer Ausführungsform ruft ein ESD-Ereignis entweder eine Beaufschlagung mit einer Vorwärtsvorspannung von D1 oder D2 hervor, was einen Strompfad zu einer der Versorgungsleitungen 102, 104 erzeugt. Bei einem ESD-Ereignis mit negativem Puls wird D2 in Vorwärtsrichtung mit Vorspannung beaufschlagt und D1 wird dazu entgegengesetzt mit Vorspannung beaufschlagt. Dies ruft einen Strompfad 327 zu VSS hervor, um den ESD-Strom abzuleiten. Im Falle eines ESD-Ereignisses mit positivem Puls wird D2 entgegengesetzt mit Vorspannung beaufschlagt und D1 wird in Vorwärtsrichtung mit Vorspannung beaufschlagt. Darüber hinaus existiert zwischen den Versorgungsleitungen 102, 104 ein Strompfad über die Klemmschaltung, da diese während eines ESD-Ereignisses aktiviert wird. Über ein VDD wird ein Strompfad 326 zu Vss erzeugt, um den ESD-Strom abzuleiten.
  • In 3d ist eine andere Ausführungsform einer ESD-Schutzschaltung 390 dargestellt. Die ESD-Schutzschaltung 390 ist ähnlich der leitungsbasierten ESD-Schutzschaltung, die in 3c dargestellt ist. Gemeinsame Elemente werden als solche nicht beschrieben oder nicht ausführlich beschrieben. Die ESD-Schutzschaltung 390 ist mit der ersten Versorgungsleitung 102 und der zweiten Versorgungsleitung 104 und dem Pad 110 verbunden. In einer Ausführungsform umfasst die ESD-Schutzschaltung 390 ein erstes Diodenpaar 314 und ein zweites Diodenpaar 316. Das erste Diodenpaar 314 und das zweite Diodenpaar 316 sind zwischen den ersten und zweiten Versorgungsleitungen 102, 104 parallel geschaltet. Das erste Diodenpaar 314 und das zweite Diodenpaar 316 sind auch mit dem Pad 110 verbunden.
  • In einer Ausführungsform weist das erste Diodenpaar eine erste Diode (D1) 320 und eine zweite Diode (D2) 330 auf, die zwischen den Versorgungsleitungen 102, 104 in Reihe geschaltet sind. Eine Kathode C1 von D1 ist mit der ersten Versorgungsleitung 102 (VDD) verbunden und eine Anode A2 von D2 ist mit der zweiten Versorgungsleitung 104 (VSS) verbunden. Eine Anode A1 von D1 und eine Kathode C2 von D2 sind beide mit dem Pad 110 verbunden. Das zweite Diodenpaar 316 weist in ähnlicher Weise eine erste Diode (D3) 340 und eine Diode (D4) 350 auf, die zwischen den Versorgungsleitungen 102, 104 in Reihe geschaltet sind. Eine Kathode C3 von D3 ist mit der ersten Versorgungsleitung 102 (VDD) verbunden und eine Anode A4 von D4 ist mit der zweiten Versorgungsleitung 104 (VSS) verbunden. Eine Anode A3 von D3 und eine Kathode C4 von D4 sind beide mit dem Pad 110 verbunden. Ein Widerstand (Rsec) 370 ist zwischen den gemeinsamen Anschlüssen von D1 und D2 und den gemeinsamen Anschlüssen von D3 und D4 angeordnet. Der Widerstand Rsec kann z. B. aus Polysilizium gebildet sein. In einem anschaulichen Beispiel ist der Widerstand Rsec aus nicht-silizidiertem Silizium gebildet.
  • In einer Ausführungsform ist eine Klemmschaltung 375 vorgesehen. Die Klemmschaltung 375 ist zwischen den ersten und zweiten Versorgungsleitungen 102, 104 angeordnet. Die Klemmschaltung 375 ist normalerweise deaktiviert. Bei einer Aktivierung der Klemmschaltung 375 durch ein ESD-Ereignis wird ein Strompfad zwischen den Versorgungsleitungen 102, 104 erzeugt. Die Klemmschaltung 375 kann durch eine ESD-Triggerschaltung gesteuert werden. Die Triggerschaltung erzeugt z. B. ein Inaktiv-Trigger-Ausgabesignal unter normalen Bedingungen und ein Aktiv-Trigger-Ausgabesignal bei Auftreten eines ESD-Ereignisses.
  • Unter normalen Betriebsbedingungen sind die Dioden der ESD-Schutzschaltung entgegengesetzt mit Vorspannung beaufschlagt. Darüber hinaus ist die Klemmschaltung 375 deaktiviert. Das Signal am Pad 110 wird nicht durch die entgegengesetzt mit Vorspannung beaufschlagten Dioden beeinflusst, was einen Betrieb der Zelle 120 unter normalen Bedingungen ermöglicht.
  • In einer Ausführungsform erzeugt ein ESD-Ereignis entweder eine Vorwärtsbeaufschlagung mit Vorspannung von D1 und D3 oder von D2 und D4, wodurch ein Strompfad zu einer der Versorgungsleitungen erzeugt wird. Bei einem ESD-Ereignis mit negativem Puls werden D2 und D4 mit Vorspannung in Vorwärtsrichtung beaufschlagt und D1 und D3 werden entgegengesetzt mit Vorspannung beaufschlagt. Dies erzeugt Strompfade 327 und 329 zu Vss, um den ESD-Strom abzuleiten. Im Fall eines ESD-Ereignisses mit positivem Puls werden D2 und D4 entgegengesetzt mit Vorspannung beaufschlagt und D1 und D3 werden in Vorwärtsrichtung mit Vorspannung beaufschlagt. Weiterhin existiert ein Strompfad zwischen den Versorgungsleitungen 102, 104 über die Klemmschaltung 375, da diese während eines ESD-Ereignisses aktiviert wird. Die ersten und zweiten Strompfade 326 und 328 zu Vss werden als solche über VDD erzeugt, um den ESD-Strom abzuleiten. Der Strom durch Rsec im zweiten Strompfad ergibt einen Spannungsabfall VRsec. Der Spannungsabfall klemmt bzw. hält die Eingabespannung an dem gefährdeten Transistor auf VRsec.
  • Im Rahmen der vorliegenden Beschreibung wird ein Schutz eines Gatedielektrikums durch eine Gatedielektrikumsschutzschaltung bereitgestellt, die mit einem gefährdeten Transistor verbunden ist. Die Schutzschaltung wird aktiviert, um die Spannung entlang des Gatedielektrikums unter dessen Durchbruchspannung zu verringern. Bei Auftreten eines ESD-Ereignisses wird die Schutzschaltung aktiviert. Die Schutzschaltung stellt eine Schutz- oder eine ESD-Vorspannung zum Verringern einer Spannungsdifferenz zwischen einem Gate des gefährdeten Transistors und einem Substrat unter die Durchbruchspannung des Gatedielektrikums bereit.

Claims (11)

  1. Vorrichtung (100, 300), umfassend: einen Transistor (140) mit einem Gate, das über einem Substrat angeordnet ist, wobei das Gate eine über einem Gatedielektrikum angeordnete Gateelektrode aufweist; ein Gatedielektrikumsschutzmodul (150), das mit dem Transistor (140) verbunden ist, wobei das Gatedielektrikumsschutzmodul (150) bei Aktivierung eine Schutzvorspannung bereitstellt, um eine Spannungsdifferenz zwischen Gate und Substrat unter eine Durchbruchspannung des Gatedielektrikums zu verringern, wobei das Gatedielektrikumsschutzmodul (150) umfasst: eine Erfassungsschaltung (170) zum Erfassen eines ESD-Ereignisses; und eine Vorspannungsschaltung (160), die mit dem Transistor (140) verbunden ist, wobei die Erfassungsschaltung (170) bei Auftreten eines ESD-Ereignisses zum Aktivieren der Vorspannungsschaltung (160) konfiguriert ist, um die Schutzvorspannung bereitzustellen, und wobei die Erfassungsschaltung (170) umfasst: einen Erfassungswiderstand (Rs), der mit einem Erfassungskondensator (Cs) in Reihe geschaltet ist, welche zwischen einer ersten Versorgungsleitung (102) und einer zweiten Versorgungsleitung (104) angeordnet sind, wobei der Erfassungswiderstand (RS) mit der ersten Versorgungsleitung (102) verbunden ist und der Erfassungskondensator (Cs) mit der zweiten Versorgungsleitung (104) verbunden ist; und einen Erfassungsschaltungsausgang (176), der mit der Vorspannungsschaltung (160) verbunden ist, wobei der Erfassungsschaltungsausgang (176) zwischen einem gemeinsamen Anschluss des Erfassungswiderstands (RS) und des Erfassungskondensators (CS) angeordnet ist, wobei die Erfassungsschaltung (170) ein Inaktiv-Erfassungsausgabesignal am Erfassungsschaltungsausgang (176) erzeugt, wenn kein ESD-Ereignis erfasst ist, und ein Aktiv-Erfassungsausgabesignal erzeugt, wenn ein ESD-Ereignis erfasst ist, um die Vorspannungsschaltung (160) zu aktivieren, und wobei die Vorspannungsschaltung (160) umfasst: einen ersten Transistor (MPB) und einen zweiten Transistor (MNB), die zwischen der ersten Versorgungsleitung (102) und der zweiten Versorgungsleitung (104) in Reihe geschaltet sind, wobei ein erster Anschluss des ersten Transistors (MPB) mit der ersten Leitung (102) verbunden ist und ein erster Anschluss des zweiten Transistors (MNB) mit der zweiten Leitung (104) verbunden ist; einen Vorspannungseingang (164), der mit dem Gate des ersten Transistors (MPB) und dem Gate des zweiten Transistors (MNB) verbunden ist; einen Vorspannungsausgang (166), der mit gemeinsamen zweiten Anschlüssen der ersten und zweiten Transistoren (MPB, MNB) verbunden ist, und einen Vorspannungsausgangswiderstand (240), der mit dem Vorspannungsausgang (166) und der zweiten Versorgungsleitung (104) verbunden ist, wobei der Strom am Vorspannungsausgang (166) durch den Widerstand (240) fließt, um die Schutzvorspannung zur Verringerung der Spannungsdifferenz zwischen Gate und Substrat zu erzeugen.
  2. Vorrichtung (100, 300) nach Anspruch 1, wobei der Transistor (140) im Substrat einen Transistorkörper aufweist und das Gatedielektrikumsschutzmodul (150) mit dem Transistorkörper verbunden ist.
  3. Vorrichtung (100, 300) nach Anspruch 2, wobei das Gatedielektrikumsschutzmodul (150) die Schutzvorspannung an den Transistorkörper anlegt, um die Substratspannung zu erhöhen, so dass die Spannungsdifferenz zwischen Gate und Substrat um wenigstens 5% unter die Durchbruchspannung erniedrigt wird.
  4. Vorrichtung (100, 300) nach einem der Ansprüche 1 bis 3, wobei das Gatedielektrikumsschutzmodul (150) die Schutzvorspannung bereitstellt, um die Substratspannung zu erhöhen, so dass die Spannungsdifferenz zwischen Gate und Substrat unter die Durchbruchspannung erniedrigt wird.
  5. Vorrichtung (100, 300) nach einem der Ansprüche 1 bis 4, wobei das Gatedielektrikumsschutzmodul (150) die Schutzvorspannung bereitstellt, um die Spannungsdifferenz zwischen Gate und Substrat um wenigstens 5% unter die Durchbruchspannung zu verringern.
  6. Vorrichtung (100, 300) nach Anspruch 1, wobei: die erste Versorgungsleitung (102) eine Versorgungsleitung mit hoher Spannung ist, die zweite Versorgungsleitung (104) eine Masseleitung darstellt, der erste Vorspannungstransistor (MPB) ein p-Typ-Transistor und der zweite Vorspannungstransistor (MNB) ein n-Typ-Transistor ist; und bei Aktivierung des Gatedielektrikumsschutzmoduls (150) der erste Vorspannungstransistor (MPB) eingeschaltet und der zweite Vorspannungstransistor (MNB) ausgeschaltet ist, um einen Stromfluss von der ersten Versorgungsleitung (102) zum Vorspannungsausgang (166) über den ersten Transistor (MPB) zu ermöglichen.
  7. Vorrichtung (100, 300) nach Anspruch 6, wobei der Strom am Vorspannungsausgang (166) zum Körper des Transistors (140) fließt, um die Schutzvorspannung zur Verringerung der Spannungsdifferenz zwischen Gate und Substrat zu erzeugen.
  8. Vorrichtung (100, 300) nach Anspruch 1, wobei: der Transistor (140) von einer I/O-Zelle (120) umfasst wird, die mit einem I/O-Pad (110) verbunden ist, die I/O-Zelle (120) einen I/O-Transistor (130) umfasst, der mit dem Transistor (140) zwischen der ersten Versorgungsleitung (102) und der zweiten Versorgungsleitung (104) in Reihe geschaltet ist, wobei der erste Anschluss des I/O-Transistors (130) mit der ersten Versorgungsleitung (102) verbunden ist und der erste Anschluss des Transistors (140) mit der zweiten Versorgungsleitung (104) verbunden ist, ein I/O-Zelleneingang (134) den I/O-Pad (110) mit dem Gate des I/O-Transistors (130) und dem Gate des Transistors (140) verbindet, und ein I/O-Zellenausgang (136) mit gemeinsamen zweiten Anschlüssen des I/O-Transistors (130) und des Transistors (140) verbunden ist.
  9. Vorrichtung (100, 300) nach Anspruch 8, wobei: der I/O-Transistor (130) ein p-Typ-Transistor ist, der Transistor (140) ein n-Typ-Transistor ist, die erste Versorgungsleitung (102) eine Versorgungsleitung mit hoher Spannung ist und die zweite Leitung (104) eine Masseleitung ist.
  10. Vorrichtung (100, 300) nach Anspruch 1, wobei die Vorrichtung (100, 300) eine leitungsbasierte ESD-Schutzschaltung (390) umfasst, die mit dem Transistor (140) verbunden ist.
  11. Vorrichtung (100, 300) nach Anspruch 1, wobei die Vorrichtung (100, 300) eine padbasierte ESD-Schutzschaltung (390) umfasst, die mit dem Transistor (140) verbunden ist.
DE102013207542.1A 2012-04-26 2013-04-25 Vorrichtung zum Schutz des Gatedielektrikums in einer Halbleitervorrichtung Active DE102013207542B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/457,453 2012-04-26
US13/457,453 US8964341B2 (en) 2012-04-26 2012-04-26 Gate dielectric protection

Publications (2)

Publication Number Publication Date
DE102013207542A1 DE102013207542A1 (de) 2013-10-31
DE102013207542B4 true DE102013207542B4 (de) 2020-11-05

Family

ID=49323439

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013207542.1A Active DE102013207542B4 (de) 2012-04-26 2013-04-25 Vorrichtung zum Schutz des Gatedielektrikums in einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US8964341B2 (de)
KR (1) KR20130121047A (de)
DE (1) DE102013207542B4 (de)
SG (1) SG194291A1 (de)
TW (1) TWI524495B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1490686A2 (de) 2001-09-26 2004-12-29 RheoGene Holdings Inc. Weisse-fliege-ecdyson-rezeptor-nukleinsäuren, -polypeptide und ihre verwendungen
US9257353B1 (en) * 2014-10-24 2016-02-09 GlobalFoundries, Inc. Integrated circuits with test structures including bi-directional protection diodes
KR101692646B1 (ko) * 2015-11-27 2017-01-03 숭실대학교산학협력단 정전기 보호 회로를 가지는 전력 증폭 장치
US10141301B2 (en) * 2016-08-15 2018-11-27 Nxp B.V. Cross-domain ESD protection
US10854594B2 (en) 2018-05-31 2020-12-01 Microsoft Technology Licensing, Llc Electrostatic discharge circuit for cross domain ESD protection
KR20220041367A (ko) 2020-09-25 2022-04-01 삼성전자주식회사 정전기 보호 회로, 및 이를 포함하는 반도체 장치
TWI769108B (zh) * 2021-11-04 2022-06-21 瑞昱半導體股份有限公司 靜電放電保護電路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369994B1 (en) * 1998-07-31 2002-04-09 International Business Machines Corporation Method and apparatus for handling an ESD event on an SOI integrated circuit
US20040190209A1 (en) * 2003-03-28 2004-09-30 Sarnoff Corporation Apparatus for providing ESD protection for MOS input devices having ultra-thin gate oxides

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0716005B2 (ja) * 1988-04-08 1995-02-22 株式会社東芝 半導体装置
US5940258A (en) * 1996-02-29 1999-08-17 Texas Instruments Incorporated Semiconductor ESD protection circuit
US6411480B1 (en) * 1999-03-01 2002-06-25 International Business Machines Corporation Substrate pumped ESD network with trench structure
TW473979B (en) * 2001-03-28 2002-01-21 Silicon Integrated Sys Corp ESD protection circuit for mixed-voltage I/O by using stacked NMOS transistors with substrate triggering technique
US6873017B2 (en) * 2003-05-14 2005-03-29 Fairchild Semiconductor Corporation ESD protection for semiconductor products
US7719813B2 (en) * 2005-10-20 2010-05-18 United Microelectronics Corp. Gate-coupled substrate-triggered ESD protection circuit and integrated circuit therewith
US7579881B2 (en) * 2007-11-14 2009-08-25 Infineon Technologies Ag Write driver circuit
US8525265B2 (en) * 2010-02-12 2013-09-03 United Microelectronics Corp. Electrostatic discharge protection circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369994B1 (en) * 1998-07-31 2002-04-09 International Business Machines Corporation Method and apparatus for handling an ESD event on an SOI integrated circuit
US20040190209A1 (en) * 2003-03-28 2004-09-30 Sarnoff Corporation Apparatus for providing ESD protection for MOS input devices having ultra-thin gate oxides

Also Published As

Publication number Publication date
TWI524495B (zh) 2016-03-01
SG194291A1 (en) 2013-11-29
US8964341B2 (en) 2015-02-24
TW201401477A (zh) 2014-01-01
US20130286516A1 (en) 2013-10-31
DE102013207542A1 (de) 2013-10-31
KR20130121047A (ko) 2013-11-05

Similar Documents

Publication Publication Date Title
DE102013207542B4 (de) Vorrichtung zum Schutz des Gatedielektrikums in einer Halbleitervorrichtung
EP1714321B1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE102010030064B4 (de) Schutzschaltung
DE102007040875B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
DE102011056317B4 (de) Halbleiter-ESD-Schaltung und Verfahren
DE19533958C2 (de) Schutzschaltung gegen elektrostatische Entladungen enthaltend eine Kondensatorschaltung
DE102010045325B4 (de) ESD-Schutzschaltung
DE19518550C2 (de) Eingangsschutzschaltung für eine MOS-Einrichtung
DE60130146T2 (de) Esd-schutzeinrichtungen
DE102011018450B4 (de) Halbleiterbauelement mit durchgeschalteten parasitären Thyristor bei einem Lichtangriff und Halbleiterbauelement mit Alarmschaltung für einen Lichtangriff
DE102017111285A1 (de) Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor
DE102013205472B4 (de) Klemmschaltung
DE102012200276B4 (de) System und verfahren zum verhindern bipolarer parasitärer aktivierung in einer halbleiterschaltung
DE102013207488B4 (de) ESD-Schutzvorrichtung für Schaltungen mit mehreren Versorgungsbereichen
EP0538507B1 (de) Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
DE102014102714A1 (de) Integrierte Schaltung mit ESD-Schutzstruktur und Photonenquelle
DE102021101889A1 (de) Verfahren zum Schutz vor elektrostatischer Entladung, Schaltung zum Schutz vor elektrostatischer Entladung und integrierte Schaltung
DE102021101690A1 (de) Verfahren zum schützen eines schaltkreises, elektrostatische-entladung-schaltkreis und integrierter schaltkreis
DE102012014860A1 (de) ESD-Schutz
DE102013203076B4 (de) Vorrichtung mit Erkennung des Latch-Up-Effekts und Verfahren zum Bilden dieser Vorrichtung
DE102013208318A1 (de) Vorrichtungen auf Thyristorbasis, die widerstandsfähig gegen den Latch-Up-Effekt sind
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
EP3098850B1 (de) Schutzschaltung und verfahren zum schutz einer schaltung
DE102011109596A1 (de) Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen
DE102004007241A1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final