DE102013208318A1 - Vorrichtungen auf Thyristorbasis, die widerstandsfähig gegen den Latch-Up-Effekt sind - Google Patents

Vorrichtungen auf Thyristorbasis, die widerstandsfähig gegen den Latch-Up-Effekt sind Download PDF

Info

Publication number
DE102013208318A1
DE102013208318A1 DE201310208318 DE102013208318A DE102013208318A1 DE 102013208318 A1 DE102013208318 A1 DE 102013208318A1 DE 201310208318 DE201310208318 DE 201310208318 DE 102013208318 A DE102013208318 A DE 102013208318A DE 102013208318 A1 DE102013208318 A1 DE 102013208318A1
Authority
DE
Germany
Prior art keywords
region
thyristor
providing
well
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201310208318
Other languages
English (en)
Other versions
DE102013208318B4 (de
Inventor
Da-Wei LAI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of DE102013208318A1 publication Critical patent/DE102013208318A1/de
Application granted granted Critical
Publication of DE102013208318B4 publication Critical patent/DE102013208318B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine Vorgehensweise zum Bereitstellen eines Thyristors, der widerstandsfähig gegen den Latch-Up-Effekt ist, beschrieben. Ausführungsformen umfassen ein Bereitstellen eines ersten N+-Gebiets und eines ersten P+-Gebiets in einem Substrat für einen Thyristor; Bereitstellen eines ersten und eines zweiten n-Wannengebiets in dem Substrat in der Nähe des ersten N+-Gebiets und des ersten P+-Gebiets; Bereitstellen eines zweiten N+-Gebiets in dem ersten n-Wannengebiet und eines zweiten P+-Gebiets in dem zweiten n-Wannengebiet; Verbinden des ersten N+-Gebiets und des ersten P+-Gebiets mit einer Masseleitung; Verbinden des zweiten N+-Gebiets mit einer Stromversorgungsleitung und Verbinden des zweiten P+-Gebiets mit einer Kontaktstelle für die Ein- und Ausgabe.

Description

  • Technisches Gebiet
  • Die vorliegende Beschreibung bezieht sich auf Thyristorvorrichtungen, insbesondere siliziumgesteuerte Gleichrichtervorrichtungen (SCR-Vorrichtungen; die englische Abkürzung steht für „Silicon Controlled Rectifier”). Insbesondere ist die vorliegende Erfindung in Vorrichtungen zum Schutz vor elektrostatischen Entladungen (ESD; die englische Abkürzung steht für „Electrostatic Discharge”) auf Thyristorbasis anwendbar.
  • Stand der Technik
  • 1 stellt eine traditionelle ESD-Schutzvorrichtung auf Thyristorbasis dar. Wie gezeigt umfasst die Vorrichtung in 1 ein Substrat 101 mit einem p-Wannengebiet 103 und einem n-Wannengebiet 105 sowie einem flachen Grabenisolationsbereich (STI; die englische Abkürzung steht für „Shallow Trench Isolation”) 107 zwischen den Wannengebieten 103 und 105. Wie dargestellt, umfasst das p-Wannengebiet 103 ein P+-Gebiet 109 und ein N+-Gebiet 111, die mit einer Masseleitung 113 (beispielsweise VSS) verbunden sind, und das n-Wannengebiet 105 umfasst ein P+-Gebiet 115 und ein N+-Gebiet 117, die mit einer Kontaktstelle 119 für die Ein- und Ausgabe verbunden sind. Im Allgemeinen haben thyristorbasierte ESD-Schutzvorrichtungen ein robustes ESD-Verhalten und eine kompakte Größe. Typische ESD-Schutzvorrichtungen auf Thyristorbasis leiden jedoch unter Problemen mit dem Latch-Up-Effekt. Beispielsweise kann ein ESD-Ereignis (beispielsweise von der Kontaktstelle 119 für die Ein- und Ausgabe zur Masseleitung 113) einen Durchbruch in Rückwärtsrichtung durch das n-Wannengebiet 105 und das Substrat 101 auslösen. Wenn genug Ladung vorhanden ist, um parasitäre PNP- und NPN-Strukturen zu versorgen, kann ein Latch-Up-Pfad 121 auftreten, wodurch Störungen der korrekten Funktion eines Schaltkreises (beispielsweise des Schaltkreises, den die Vorrichtung auf Thyristorbasis schützen soll) oder sogar eine Zerstörung des Schaltkreises durch einen zu hohen Strom verursacht werden können.
  • 2 stellt Eigenschaften einer traditionellen ESD-Schutzvorrichtung auf Thyristorbasis unter ESD-Bedingungen schematisch dar. Wie im Diagramm 201 gezeigt, schnappt die thyristorbasierte ESD-Schutzvorrichtung zu der Haltespannung (Vh) (beispielsweise zur Versorgung der parasitären PNP- und NPN-Strukturen) zurück, sobald die Zündspannung (Vt) erreicht wird. Außerdem hat eine traditionelle thyristorbasierte ESD-Schutzvorrichtung wie dargestellt eine hohe Zündspannung (beispielsweise Vt1 ~ 10 V in logischen Schaltungen), einen niedrigen Zündstrom (beispielsweise It1 ~ mA) und eine niedrige Haltespannung (beispielsweise Vh ~ 2 V). Deshalb ist eine traditionelle thyristorbasierte ESD-Schutzvorrichtung nicht dafür geeignet, einen angemessenen Schutz vor Latch-Up-Ereignissen (beispielsweise vorübergehenden, durch ESD ausgelösten Latch-Up-Ereignissen, statischen Latch-Up-Tests usw.) bereitzustellen. Probleme durch den Latch-Up-Effekt können zwar verringert werden, indem der Bereich des pn-Übergangs des Thyristors vergrößert und der Thyristor in Kaskade geschaltet wird, um die Haltespannung (Vh) des Thyristors zu erhöhen, doch wird bei einer derartigen Vorgehensweise erheblich mehr Fläche auf der Vorrichtung bzw. dem Chip verbraucht als nötig, wodurch eine Vergrößerung der Vorrichtung bzw. des Chips erforderlich wird.
  • Es besteht deshalb ein Bedarf nach einer effizienten Vorrichtung auf Thyristorbasis, die widerstandsfähig gegen den Latch-Up-Effekt ist, und nach einer Methodik, die diese ermöglicht.
  • Überblick über die Erfindung
  • Ein Aspekt der vorliegenden Erfindung ist ein Verfahren zur Realisierung einer Vorrichtung auf Thyristorbasis, die widerstandsfähig gegen den Latch-Up-Effekt ist.
  • Ein anderer Aspekt der vorliegenden Erfindung ist eine Vorrichtung auf Thyristorbasis, die widerstandsfähig gegen den Latch-Up-Effekt ist.
  • Ein erfindungsgemäßes Verfahren umfasst die Merkmale des Anspruchs 1. Eine erfindungsgemäße Vorrichtung umfasst die Merkmale des Anspruchs 10. Ein weiteres erfindungsgemäßes Verfahren umfasst die Merkmale des Anspruchs 19. Ausführungsformen der Erfindung können die in den abhängigen Ansprüchen definierten Merkmale aufweisen. Weitere Aspekte und andere Merkmale der vorliegenden Erfindung werden in der folgenden Beschreibung dargelegt. Teilweise werden sie Personen mit üblicher Fachkenntnis beim Studium der folgenden Beschreibung ersichtlich, oder die können durch Ausführung der vorliegenden Erfindung in Erfahrung gebracht werden.
  • Gemäß der vorliegenden Erfindung können einige technische Wirkungen teilweise durch ein Verfahren erreicht werden, das umfasst: Bereitstellen eines ersten N+-Gebiets und eines ersten P+-Gebiets in einem Substrat für einen Thyristor; Bereitstellen erster und zweiter n-Wannengebiete in dem Substrat in der Nähe des ersten N+-Gebiets und des ersten P+-Gebiets; Bereitstellen eines zweiten N+-Gebiets in dem ersten n-Wannengebiet und eines zweiten P+-Gebiets in dem zweiten n-Wannengebiet; Verbinden des ersten N+ Gebiets und des ersten P+-Gebiets mit einer Masseleitung; Verbinden des zweiten N+-Gebiets mit einer Versorgungsleitung und Verbinden des zweiten P+-Gebiets mit einer Kontaktstelle für die Ein- und Ausgabe.
  • Ein weiterer Aspekt umfasst ein Bereitstellen einer Haltespannung des Thyristors, die während eines Latch-Up-Ereignisses größer als eine maximale Betriebsspannung des Thyristors ist. Zusätzliche Aspekte umfassen ein Bereitstellen der Haltespannung des Thyristors durch Einschalten der Stromversorgungsleitung. Einige Aspekte umfassen ein Bereitstellen eines dritten P+-Gebiets in dem zweiten n-Wannengebiet. Verschiedene Aspekte umfassen ein Bereitstellen des dritten P+-Gebiets zwischen dem zweiten N+-Gebiet und dem zweiten P+-Gebiet. Bestimmte Aspekte umfassen ein Bereitstellen eines dritten N+-Gebiets zwischen dem zweiten und dem dritten P+-Gebiet. Andere Aspekte umfassen: Bereitstellen eines Widerstands mit einem ersten und einem zweiten Widerstandsanschluß; Bereitstellen eines Kondensators mit einem ersten und einem zweiten Kondensatoranschluß; Verbinden des dritten P+-Gebiets mit dem jeweils ersten Widerstands- und Kondensatoranschluß; Verbinden des zweiten Widerstandsanschlusses mit der Masseleitung und Verbinden des zweiten Kondensatoranschlusses mit der Kontaktstelle für die Ein- und Ausgabe.
  • Weitere Aspekte umfassen: Bereitstellen des ersten N+-Gebiets und des ersten P+-Gebiets auf einer ersten Seite des ersten n-Wannengebiets; und Bereitstellen des zweiten n-Wannengebiets auf einer zweiten Seite des ersten n-Wannengebiets, wobei die erste Seite der zweiten Seite gegenüberliegt. Einige Aspekte umfassen ein Bereitstellen eines Haltestroms des Thyristors, eines Zündstroms des Thyristors oder einer Kombination davon, der bzw. die während eines Latch-Up-Ereignisses größer als 100 Milliampere (mA) ist.
  • Ein zusätzlicher Aspekt der vorliegenden Erfindung ist eine Vorrichtung, die umfasst: ein erstes N+-Gebiet und ein erstes P+-Gebiet in einem Substrat; erste und zweite n-Wannengebiete in dem Substrat in der Nähe des ersten N+-Gebiets und des ersten P+-Gebiets; ein zweites N+-Gebiet in dem ersten n-Wannengebiet; und ein zweites P+-Gebiet in dem zweiten n-Wannengebiet, wobei das erste N+-Gebiet und das erste P+-Gebiet mit einer Masseleitung verbunden sind, das zweite N+-Gebiet mit einer Versorgungsleitung verbunden ist und das zweite P+-Gebiet mit einer Kontaktstelle für die Ein- und Ausgabe verbunden ist.
  • Ein anderer Aspekt umfasst eine Vorrichtung mit einer Haltespannung, die während eines Latch-Up-Ereignisses größer als eine maximale Betriebsspannung der Vorrichtung ist. Zusätzliche Aspekte umfassen, dass die Haltespannung der Vorrichtung durch Einschalten der Versorgungsleitung bereitgestellt wird. Einige Aspekte umfassen eine Vorrichtung, in der sich ein drittes P+-Gebiet in dem zweiten n-Wannengebiet befindet. Bestimmte Aspekte umfassen eine Vorrichtung, in der sich das dritte P+-Gebiet zwischen dem zweiten N+-Gebiet und dem zweiten P+-Gebiet befindet. Verschiedene Aspekte umfassen eine Vorrichtung, die zwischen dem zweiten und dem dritten P+-Gebiet ein drittes N+-Gebiet aufweist. Andere Aspekte umfassen eine Vorrichtung mit: einem Widerstand mit einem ersten und einem zweiten Widerstandsanschluß; und einem Kondensator mit einem ersten und einem zweiten Kondensatoranschluß, wobei das dritte P+-Gebiet mit dem ersten Widerstandsanschluß und dem ersten Kondensatoranschluß verbunden ist, der zweite Widerstandsanschluß mit der Masseleitung verbunden ist und der zweite Kondensatoranschluß mit der Kontaktstelle für die Ein- und Ausgabe verbunden ist.
  • Weitere Aspekte umfassen eine Vorrichtung, in der sich das erste N+-Gebiet und das erste P+-Gebiet auf einer ersten Seite des ersten n-Wannengebiets befinden und sich das zweite n-Wannengebiet auf einer zweiten Seite des ersten n-Wannengebiets befindet, die der ersten Seite gegenüber liegt. Bestimmte Aspekte umfassen eine Vorrichtung mit einem Haltestrom des Thyristors, einem Zündstrom des Thyristors, oder einer Kombination davon, der bzw. die während eines Latch-Up-Ereignisses größer als 100 mA ist.
  • Ein weiterer Aspekt der vorliegenden Erfindung ist ein Verfahren, das umfasst: Bereitstellen eines ersten n-Wannengebiets in einem Substrat für einen Thyristor; Bereitstellen eines ersten N+-Gebiets und eines ersten P+-Gebiets in dem Substrat auf einer ersten Seite des ersten n-Wannengebiets; Bereitstellen einer zweiten n-Wanne auf einer zweiten Seite des ersten n-Wannengebiets, die der ersten Seite gegenüber liegt; Bereitstellen eines zweiten N+-Gebiets in dem ersten n-Wannengebiet und eines zweiten P+-Gebiets in dem zweiten n-Wannengebiet; Verbinden des ersten N+-Gebiets und des ersten P+-Gebiets mit einer Masseleitung; Verbinden des zweiten N+-Gebiets mit einer Versorgungsleitung; Verbinden des zweiten P+-Gebiets mit einer Kontaktstelle für die Ein- und Ausgabe; und Bereitstellen einer Haltespannung des Thyristors, die während eines Latch-Up-Ereignisses größer als eine maximale Betriebsspannung des Thyristors ist durch Einschalten der Versorgungsleitung.
  • Weitere Aspekte umfassen: Bereitstellen eines dritten P+-Gebiets zwischen dem zweiten N+-Gebiet und dem zweiten P+-Gebiet; Bereitstellen eines Widerstands mit einem ersten und einem zweiten Widerstandsanschluß; Bereitstellen eines Kondensators mit einem ersten und einem zweiten Kondensatoranschluß; Verbinden des dritten P+-Gebiets mit dem ersten Widerstandsanschluß und dem ersten Kondensatoranschluß; Verbinden des zweiten Widerstandsanschlusses mit der Masseleitung und Verbinden des zweiten Kondensatoranschlusses mit der Kontaktstelle für die Ein- und Ausgabe.
  • Weitere Aspekte und technische Wirkungen der vorliegenden Beschreibung werden den Fachleuten anhand der folgenden ausführlichen Beschreibung, in der Ausführungsformen der vorliegenden Erfindung einfach durch Darstellung der ins Auge gefassten besten Art, die vorliegende Erfindung auszuführen, beschrieben werden, sofort ersichtlich. Es wird einleuchten, dass andere und unterschiedliche Ausführungsformen der vorliegenden Erfindung möglich sind, und dass ihre einzelnen Details auf verschiedene offensichtliche Arten abgewandelt werden können, ohne dass dabei von der vorliegenden Erfindung abgewichen wird. Dementsprechend sind die Zeichnungen und die Beschreibung von ihrer Art her als veranschaulichend und nicht als einschränkend anzusehen.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird beispielhaft und nicht einschränkend in den beigefügten Zeichnungen dargestellt, in denen gleiche Bezugszeichen ähnliche Elemente bezeichnen, und in denen:
  • 1 eine traditionelle ESD-Schutzvorrichtung auf Thyristorbasis schematisch darstellt;
  • 2 schematisch Eigenschaften einer traditionellen ESD-Schutzvorrichtung auf Thyristorbasis unter ESD-Bedingungen darstellt;
  • 3a und 3b schematisch Konzepte zum Überwinden von Problemen mit dem Latch-Up-Effekt darstellen;
  • 4a und 4b Vorrichtungen auf Thyristorbasis gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung, die widerstandsfähig gegen den Latch-Up-Effekt sind, schematisch darstellen; und
  • 5a und 5b Eigenschaften von Vorrichtungen auf Thyristorbasis gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung, die widerstandsfähig gegen den Latch-Up-Effekt sind, schematisch darstellen.
  • Ausführliche Beschreibung
  • In der folgenden Beschreibung werden zu Zwecken der Erläuterung zahlreiche spezielle Einzelheiten dargelegt, um ein gründliches Verständnis beispielhafter Ausführungsformen zu ermöglichen. Es sollte jedoch offensichtlich sein, dass beispielhafte Ausführungsformen ohne diese speziellen Einzelheiten oder mit einer äquivalenten Ausgestaltung verwirklicht werden können. In anderen Fällen werden wohlbekannte Strukturen und Vorrichtungen in Blockdiagrammform gezeigt, um die beispielhaften Ausführungsformen nicht unnötig zu verschleiern. Außerdem sind, sofern nicht anders angegeben, alle Zahlen, die Größen, Verhältnisse und in Zahlen ausgedrückte Eigenschaften von Zutaten, Reaktionsbedingungen usw., die in der Beschreibung und den Patentansprüchen verwendet werden, ausdrücken, immer so zu verstehen, als wären sie durch das Wort „ungefähr” relativiert.
  • Die vorliegende Erfindung befasst sich mit Problemen, die durch den Latch-Up-Effekt in einer ESD-Schutzvorrichtung auf Thyristorbasis verursacht werden und in Verbindung mit einem ESD-Ereignis auftreten, und löst diese. Die vorliegende Erfindung befasst sich mit solchen Problemen und löst sie beispielsweise, indem unter anderem in einem Substrat für einen Thyristor ein erstes N+-Gebiet und ein erstes P+-Gebiet bereitgestellt werden; in dem Substrat ein erstes und ein zweites n-Wannengebiet in der Nähe des ersten N+-Gebiets und des ersten P+-Gebiets bereitgestellt werden; ein zweites N+-Gebiet in dem ersten n-Wannengebiet sowie ein zweites P+-Gebiet in dem zweiten n-Wannengebiet bereitgestellt werden; das erste N+-Gebiet und das erste P+-Gebiet mit einer Masseleitung verbunden werden; das zweite N+-Gebiet mit einer Stromversorgungsleitung verbunden wird und das zweite P+-Gebiet mit einer Kontaktstelle für die Ein- und Ausgabe verbunden wird.
  • 3a und 3b stellen Konzepte zum Überwinden von Problemen mit dem Latch-Up-Effekt schematisch dar. Beispielsweise kann gemäß Spezifikationen, die sich auf den Latch-Up-Effekt beziehen, das Risiko, dass der Latch-Up-Effekt auftritt, beseitigt werden, wenn die Haltespannung (Vh) eines Thyristors größer als die maximale Betriebsspannung (max. Vop) ist (siehe z. B. Diagramm 301 der 3a). Außerdem können Probleme mit dem Latch-Up-Effekt überwunden werden, indem der Zündstrom (It) oder der Haltestrom (Ih) des Thyristors auf einen Wert größer als 100 mA eingestellt wird (siehe z. B. Diagramm 303 der 3b).
  • 4a und 4b stellen Vorrichtungen auf Thyristorbasis gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung, die widerstandsfähig gegen den Latch-Up-Effekt sind, schematisch dar. Beispielsweise stellt 4a eine Struktur mit verschiedenen P+-Gebieten (z. B. P+-Gebieten 401, 403 und 405), N+-Gebieten (z. B. N+-Gebieten 407, 409 und 411), Wannengebieten (z. B. n-Wannengebieten 413 und 415) und STI-Gebieten (z. B. STI-Gebiet 417), die in ein Substrat 419 eingebettet sind, dar. Wie abgebildet umfasst das n-Wannengebiet 413 ein N+-Gebiet 409 und das n-Wannengebiet 415 umfasst P+-Gebiete 403 und 405, nebst dem N+-Gebiet 411. Verglichen mit einer traditionellen Vorrichtung auf Thyristorbasis umfasst die Struktur in 4a ein zusätzliches N+-Gebiet 409, das mit der Stromversorgungsleitung 421 verbunden ist. Die Stromversorgungsleitung 421 und das N+-Gebiet 409 als solche können dazu verwendet werden, eine hohe Haltespannung (Vh) der Struktur auf Thyristorbasis einzustellen, beispielsweise während statischen Latch-Up-Tests oder Tests auf einen vorübergehenden, durch ESD verursachten Latch-Up-Effekt. Das P+-Gebiet 401 und das N+-Gebiet 407 können mit der Masseleitung 423 verbunden sein und das P+-Gebiet 405 kann mit der Kontaktstelle 425 für die Ein- und Ausgabe verbunden sein, ähnlich wie entsprechende Teile in konventionellen Strukturen auf Thyristorbasis.
  • Die Struktur in 4a umfasst außerdem ein zusätzliches P+-Gebiet 403, um während eines ESD-Ereignisses die Auslösespannung (Vt) der Struktur auf Thyristorbasis zu verringern. Außerdem kann eine Vorgehensweise mit einer Erfassung verwendet werden, um die Zündspannung (Vt) weiter zu verringern. Beispielsweise stellt 4b eine Vorgehensweise mit einem RC-Trigger dar, die ein Verbinden von ersten Enden eines Widerstands 427 und eines Kondensators 429 mit dem P+-Gebiet 403, ein Verbinden eines anderen Endes des Widerstands 427 mit der Masseleitung 423 und ein Verbinden des anderen Endes des Kondensators 429 mit der Kontaktstelle 425 für die Ein- und Ausgabe umfasst. Außerdem kann das N+-Gebiet 411 in den Strukturen auf Thyristorbasis der 4a und 4b weggelassen werden, um ihre Größe zu verringern, beispielsweise um Chipfläche für andere Bauteile freizugeben.
  • 5a und 5b stellen Eigenschaften von Vorrichtungen auf Thyristorbasis gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung, die widerstandsfähig gegen den Latch-Up-Effekt sind, schematisch dar. Beispielsweise stellt 5a die Eigenschaften einer Vorrichtung auf Thyristorbasis, die widerstandsfähig gegen den Latch-Up-Effekt ist, bei Messungen unter Verwendung elektrischer Impulse (sogenannte Transmission-Line-Pulse-Methode, abgekürzt TLP-Methode) unter Testbedingungen für eine elektrostatische Entladung zwischen der Kontaktstelle und VSS (im Englischen: „PAD to VSS testing conditions”) dar, wobei die maximale Betriebsspannung (max. Vop) der Vorrichtung auf Thyristorbasis 3,6 V ist. Beispielsweise umfasst das Diagramm 501 die Kurve 503, um die Haltespannung (Vh) der Vorrichtung auf Thyristorbasis bei schwebendem VDD (beispielsweise schwebender Versorgungsleitung 421) darzustellen, die Kurve 505, um die Haltespannung (Vh) darzustellen, wenn VDD unter Spannung steht (beispielsweise auf 3,3 V eingestellt ist), und Kurven 507 und 509, um die jeweiligen Leckströme darzustellen. Wie gezeigt hat die Vorrichtung auf Thyristorbasis, die widerstandsfähig gegen den Latch-Up-Effekt ist, aufgrund einer niedrigen Haltespannung (Vh) Eigenschaften ähnlich denen einer traditionellen Vorrichtung auf Thyristorbasis, wenn VDD schwebend ist (siehe z. B. Kurve 503). Trotzdem kann die gegen den Latch-Up-Effekt widerstandsfähige Vorrichtung auf Thyristorbasis in Folge einer niedrigen Zündspannung (z. B. Vt1 ~ 9.3 V) immer noch einen ausreichenden Schutz bieten. Wenn VDD jedoch unter einer Spannung von 3,3 V steht (z. B. wenn VDD eingeschaltet wird), steigt die Haltespannung der Vorrichtung auf Thyristorbasis von 2,3 V auf 7,5 V an, was mehr als das Doppelte der maximalen Betriebsspannung (max. Vop) von 3,6 V ist. Somit werden keine Probleme aufgrund eines durch vorübergehende elektrostatische Entladungen verursachten Latch-Up-Effekts auftreten (z. B. da die Haltespannung (Vh) deutlich größer als die maximale Betriebsspannung (max. Vop) ist.
  • Außerdem stellt 5b die Gleichstrom-Eigenschaften der gegen den Latch-Up-Effekt widerstandsfähigen Vorrichtungen auf Thyristorbasis in dem Zustand, in dem VDD unter Spannung steht, dar, wobei die maximalen Betriebsspannungen der Vorrichtungen auf Thyristorbasis 3,6 V betragen. In diesem Szenario werden 100 mA an den PAD-Knoten (beispielsweise die Kontaktstelle 425 für die Ein- und Ausgabe) angelegt, um Messungen unter statischen Latch-Up-Testbedingungen durchzuführen. Wie im Diagramm 531 gezeigt, schnappen beide Vorrichtungen auf Thyristorbasis (z. B. DIE #1 und DIE #2, die durch die Kurven 533 und 535 dargestellt sind) auf Haltespannungen von 6 V zurück, was größer als die maximalen Spannungen von 3,6 V ist. Folglich treten, wie erläutert, keine Probleme mit dem Latch-Up-Effekt auf, wenn die Haltespannung (Vh) jeder Vorrichtung auf Thyristorbasis größer als ihre maximale Betriebsspannung (max. Vop) von 3,6 V ist.
  • Mit den Ausführungsformen gemäß der vorliegenden Erfindung können mit minimalen Auswirkungen auf die Größe der Vorrichtung und die Chipfläche mehrere technische Effekte erzielt werden, einschließlich einer Widerstandsfähigkeit von Vorrichtungen auf Thyristorbasis gegen den Latch-Up-Effekt. Ausführungsformen der vorliegenden Erfindung können in verschiedenen industriellen Anwendungen verwendet werden, beispielsweise in Mikroprozessoren, Smartphones, Mobiltelefonen, Handys, Digitalempfängern, DVD-Recordern und DVD-Playern, KFZ-Navigationsgeräten, Druckern und Peripheriegeräten, Netzwerk- und Telekommunikationsgeräten, Spielsystemen, Digitalkameras oder andere Vorrichtungen, in denen Logik- oder Hochspannungstechniken verwendet werden. Die vorliegende Erfindung kann deshalb in verschiedenen Arten von hochintegrierten Halbleitervorrichtungen verwendet werden, einschließlich Vorrichtungen, in denen ESD-Schutzvorrichtungen verwendet werden, um die Spezifikationen von Standards, die sich auf elektrostatische Entladungen und den Latch-Up-Effekt beziehen, zu erfüllen (beispielsweise Treiberschaltungen für Flüssigkristallbildschirme (LCD, die englische Abkürzung steht für „Liquid Crystal Display”), OTP-Bauelemente (die englische Abkürzung OTP steht für „One Time Programmable”) und Energiesparprodukten).
  • In der obigen Beschreibung wird die vorliegende Erfindung mit Bezug auf spezielle beispielhafte Ausführungsformen beschrieben. Es wird jedoch offensichtlich sein, dass verschiedene Abwandlungen und Veränderungen davon möglich sind, ohne dass vom Umfang der vorliegenden Erfindung, die in den Patentansprüchen dargestellt ist, abgewichen wird. Die Beschreibung und die Zeichnungen sind deshalb als veranschaulichend und nicht als einschränkend anzusehen. Es ist zu verstehen, dass gemäß der vorliegenden Erfindung verschiedene andere Kombinationen und Ausführungsformen verwendet werden können, und dass beliebige Veränderungen oder Abwandlungen im Rahmen des hierin dargestellten erfinderischen Konzepts möglich sind.

Claims (20)

  1. Ein Verfahren mit: Bereitstellen eines ersten N+-Gebiets und eines ersten P+-Gebiets in einem Substrat für einen Thyristor; Bereitstellen eines ersten und eines zweiten n-Wannengebiets in dem Substrat in der Nähe des ersten N+-Gebiets und des ersten P+-Gebiets; Bereitstellen eines zweiten N+-Gebiets in dem ersten n-Wannengebiet und eines zweiten P+-Gebiets in dem zweiten n-Wannengebiet; Verbinden des ersten N+-Gebiets und des ersten P+-Gebiets mit einer Masseleitung, Verbinden des zweiten N+-Gebiets mit einer Stromversorgungsleitung und Verbinden des zweiten P+-Gebiets mit einer Kontaktstelle für die Ein- und Ausgabe.
  2. Das Verfahren gemäß Anspruch 1, zusätzlich mit: Bereitstellen einer Haltespannung des Thyristors, die während eines Latch-Up-Ereignisses größer als eine maximale Betriebsspannung des Thyristors ist.
  3. Das Verfahren gemäß Anspruch 2, zusätzlich mit: Bereitstellen der Haltespannung des Thyristors durch Einschalten der Stromversorgungsleitung.
  4. Das Verfahren gemäß einem der Ansprüche 1 bis 3, zusätzlich mit: Bereitstellen eines dritten P+-Gebiets in dem zweiten n-Wannengebiet.
  5. Das Verfahren gemäß Anspruch 4, zusätzlich mit: Bereitstellen des dritten P+-Gebiets zwischen dem zweiten N+-Gebiet und dem zweiten P+-Gebiet.
  6. Das Verfahren gemäß Anspruch 5, zusätzlich mit: Bereitstellen eines dritten N+-Gebiets zwischen dem zweiten P+-Gebiet und dem dritten P+-Gebiet.
  7. Das Verfahren gemäß einem der Ansprüche 4 bis 6, zusätzlich mit: Bereitstellen eines Widerstands mit einem ersten und einem zweiten Widerstandsanschluß; Bereitstellen eines Kondensators mit einem ersten und einem zweiten Kondensatoranschluß; und Verbinden des dritten P+-Gebiets mit dem ersten Widerstandsanschluß und dem ersten Kondensatoranschluß, Verbinden des zweiten Widerstandsanschlusses mit der Masseleitung und Verbinden des zweiten Kondensatoranschlusses mit der Kontaktstelle für die Ein- und Ausgabe.
  8. Das Verfahren gemäß einem der Ansprüche 1 bis 7, zusätzlich mit: Bereitstellen des ersten N+-Gebiets und des ersten P+-Gebiets auf einer ersten Seite des ersten n-Wannengebiets; und Bereitstellen des zweiten n-Wannengebiets auf einer zweiten Seite des ersten n-Wannengebiets, wobei die erste Seite der zweiten Seite gegenüberliegt.
  9. Das Verfahren gemäß einem der Ansprüche 1 bis 8, zusätzlich mit: Bereitstellen eines Haltestroms des Thyristors, eines Zündstroms des Thyristors oder einer Kombination davon, der bzw. die während eines Latch-Up-Ereignisses größer als 100 Milliampere ist.
  10. Eine Vorrichtung mit: einem ersten N+-Gebiet und einem ersten P+-Gebiet in einem Substrat; ersten und zweiten n-Wannengebieten in dem Substrat in der Nähe des ersten N+-Gebiets und des ersten P+-Gebiets; einem zweiten N+-Gebiet in dem ersten n-Wannengebiet; und einem zweiten P+-Gebiet in dem zweiten n-Wannengebiet, wobei das erste N+-Gebiet und das erste P+-Gebiet mit einer Masseleitung verbunden sind, das zweite N+-Gebiet mit einer Stromversorgungsleitung verbunden ist und das zweite P+-Gebiet mit einer Kontaktstelle für die Ein- und Ausgabe verbunden ist.
  11. Die Vorrichtung gemäß Anspruch 10, wobei eine Haltespannung der Vorrichtung während eines Latch-Up-Ereignisses größer als eine maximale Betriebsspannung der Vorrichtung ist.
  12. Die Vorrichtung gemäß Anspruch 11, wobei die Haltespannung der Vorrichtung bereitgestellt wird, indem die Stromversorgungsleitung eingeschaltet wird.
  13. Die Vorrichtung gemäß einem der Ansprüche 10 bis 12, zusätzlich mit: einem dritten P+-Gebiet in dem zweiten n-Wannengebiet.
  14. Die Vorrichtung gemäß Anspruch 13, wobei sich das dritte P+-Gebiet zwischen dem zweiten N+-Gebiet und dem zweiten P+-Gebiet befindet.
  15. Die Vorrichtung gemäß Anspruch 14, zusätzlich mit: einem dritten N+-Gebiet zwischen dem zweiten P+-Gebiet und dem dritten P+-Gebiet.
  16. Die Vorrichtung gemäß einem der Ansprüche 13 bis 15, zusätzlich mit: einem Widerstand mit einem ersten und einem zweiten Widerstandsanschluß; und einem Kondensator mit einem ersten und einem zweiten Kondensatoranschluß, wobei das dritte P+-Gebiet mit dem ersten Widerstandsanschluß und dem ersten Kondensatoranschluß verbunden ist, der zweite Widerstandsanschluß mit der Masseleitung verbunden ist und der zweite Kondensatoranschluß mit der Kontaktstelle für die Ein- und Ausgabe verbunden ist.
  17. Die Vorrichtung gemäß einem der Ansprüche 10 bis 16, wobei sich das erste N+-Gebiet und das erste P+-Gebiet auf einer ersten Seite des ersten n-Wannengebiets befinden und sich das zweite n-Wannengebiet auf einer zweiten Seite des ersten n-Wannengebiets befindet, die der ersten Seite gegenüberliegt.
  18. Die Vorrichtung gemäß einem der Ansprüche 10 bis 17, wobei ein Haltestrom des Thyristors, ein Zündstrom des Thyristors oder eine Kombination davon während eines Latch-Up-Ereignisses größer als 100 Milliampere (mA) ist.
  19. Ein Verfahren mit: Bereitstellen eines ersten n-Wannengebiets in einem Substrat für einen Thyristor; Bereitstellen eines ersten N+-Gebiets und eines ersten P+-Gebiets in dem Substrat auf einer ersten Seite des ersten n-Wannengebiets; Bereitstellen einer zweiten n-Wanne auf einer zweiten Seite des ersten n-Wannengebiets, die der ersten Seite gegenüberliegt; Bereitstellen eines zweiten N+-Gebiets in dem ersten n-Wannengebiet und eines zweiten P+-Gebiets in dem zweiten n-Wannengebiet; Verbinden des ersten N+-Gebiets und des ersten P+-Gebiets mit einer Masseleitung, Verbinden des zweiten N±-Gebiets mit einer Stromversorgungsleitung und Verbinden des zweiten P+-Gebiets mit einer Kontaktstelle für die Ein- und Ausgabe; Bereitstellen einer Haltespannung des Thyristors, die während eines Latch-Up-Ereignisses größer als eine maximale Betriebsspannung des Thyristors ist, durch Einschalten der Stromversorgungsleitung.
  20. Das Verfahren gemäß Anspruch 19, zusätzlich mit: Bereitstellen eines dritten P+-Gebiets zwischen dem zweiten N+-Gebiet und dem zweiten P+-Gebiet; Bereitstellen eines Widerstands mit einem ersten und einem zweiten Widerstandsanschluß; Bereitstellen eines Kondensators mit einem ersten und einem zweiten Kondensatoranschluß; Verbinden des dritten P+-Gebiets mit dem ersten Widerstandsanschluß und dem ersten Kondensatoranschluß, Verbinden des zweiten Widerstandsanschlusses mit der Masseleitung und Verbinden des zweiten Kondensatoranschlusses mit der Kontaktstelle für die Ein- und Ausgabe.
DE102013208318.1A 2012-05-30 2013-05-07 Vorrichtungen auf Thyristorbasis, die widerstandsfähig gegen den Latch-Up-Effekt sind Active DE102013208318B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/483,322 2012-05-30
US13/483,322 US9130010B2 (en) 2012-05-30 2012-05-30 Latch-up robust SCR-based devices

Publications (2)

Publication Number Publication Date
DE102013208318A1 true DE102013208318A1 (de) 2013-12-05
DE102013208318B4 DE102013208318B4 (de) 2022-04-21

Family

ID=49579655

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013208318.1A Active DE102013208318B4 (de) 2012-05-30 2013-05-07 Vorrichtungen auf Thyristorbasis, die widerstandsfähig gegen den Latch-Up-Effekt sind

Country Status (6)

Country Link
US (2) US9130010B2 (de)
KR (1) KR20130135093A (de)
CN (1) CN103456722B (de)
DE (1) DE102013208318B4 (de)
SG (2) SG195444A1 (de)
TW (1) TWI533434B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318479B2 (en) * 2014-08-21 2016-04-19 Apple Inc. Electrostatic discharge (ESD) silicon controlled rectifier (SCR) with lateral gated section
US9647064B2 (en) * 2016-04-14 2017-05-09 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and related electronic device
US10134722B2 (en) 2017-04-12 2018-11-20 Hong Kong Applied Science and Technology Research Institute Company Limited Embedded PMOS-trigger silicon controlled rectifier (SCR) with suppression rings for electro-static-discharge (ESD) protection
US11056481B2 (en) 2018-08-13 2021-07-06 Amazing Microelectronic Corp. Floating base silicon controlled rectifier
CN109119416B (zh) * 2018-08-24 2023-03-03 电子科技大学 高维持电流esd防护器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754380A (en) * 1995-04-06 1998-05-19 Industrial Technology Research Institute CMOS output buffer with enhanced high ESD protection capability
US5781388A (en) * 1996-09-03 1998-07-14 Motorola, Inc. Non-breakdown triggered electrostatic discharge protection circuit for an integrated circuit and method therefor
US6420221B1 (en) * 2000-02-22 2002-07-16 Taiwan Semiconductor Manufacturing Company Method of manufacturing a highly latchup-immune CMOS I/O structure
TW479342B (en) * 2001-01-05 2002-03-11 Macronix Int Co Ltd Electrostatic discharge protection circuit of input/output pad
US20030042498A1 (en) * 2001-08-30 2003-03-06 Ming-Dou Ker Method of forming a substrate-triggered SCR device in CMOS technology
US20040100745A1 (en) 2002-11-21 2004-05-27 Industrial Technology Research Institute Silicon-controlled rectifier with dynamic holding voltage for on-chip electrostatic discharge protection
TWI223432B (en) * 2003-12-18 2004-11-01 Univ Nat Chiao Tung Double-triggered silicon controller rectifier and relevant circuitry
WO2005122357A2 (en) * 2004-06-08 2005-12-22 Sarnoff Corporation Method and apparatus for providing current controlled electrostatic discharge protection
US7456441B2 (en) 2006-09-15 2008-11-25 Semiconductor Components Industries, Llc Single well excess current dissipation circuit

Also Published As

Publication number Publication date
DE102013208318B4 (de) 2022-04-21
US9130010B2 (en) 2015-09-08
CN103456722A (zh) 2013-12-18
SG195444A1 (en) 2013-12-30
SG10201509801QA (en) 2015-12-30
US20130320398A1 (en) 2013-12-05
KR20130135093A (ko) 2013-12-10
TWI533434B (zh) 2016-05-11
US20150340481A1 (en) 2015-11-26
TW201349437A (zh) 2013-12-01
CN103456722B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
DE102013207488B4 (de) ESD-Schutzvorrichtung für Schaltungen mit mehreren Versorgungsbereichen
DE102011056317B4 (de) Halbleiter-ESD-Schaltung und Verfahren
DE102010045325B4 (de) ESD-Schutzschaltung
EP1714321B1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE102007025775B4 (de) Elektrostatische Mehrmodus-Entladeschaltung und Verfahren zur Eingangskapazitätsreduzierung
DE102008036834B4 (de) Diodenbasiertes ESE-Konzept für Demos-Schutz
DE102013208318B4 (de) Vorrichtungen auf Thyristorbasis, die widerstandsfähig gegen den Latch-Up-Effekt sind
DE102009045793B4 (de) Klemmbauelement für elektrostatische Entladung
DE10341068A1 (de) NPN-Darlington-ESD-Schutzschaltung
DE102017112963A1 (de) Schaltungen, Einrichtungen und Verfahren zum Schutz vor transienten Spannungen
DE102013204031B4 (de) Schema zum bereichsübergreifenden ESD-Schutz
DE102018208547B4 (de) Schutzeinrichtung für elektrostatische Entladung
DE102013207542B4 (de) Vorrichtung zum Schutz des Gatedielektrikums in einer Halbleitervorrichtung
DE102013106667B4 (de) Schutz von Halbleiterbauelementen
US8169758B2 (en) Path sharing high-voltage ESD protection using distributed low-voltage clamps
DE112004002717B4 (de) Pufferschaltung und Pufferschaltungsanordnung mit elektrostatischem Entladeschutz
DE102021101690A1 (de) Verfahren zum schützen eines schaltkreises, elektrostatische-entladung-schaltkreis und integrierter schaltkreis
DE102016218598B4 (de) Vorrichtung und Verfahren für einen ESD-Schutz eines Halbleiters
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
DE10255130B4 (de) Schaltungsanordnung zum Schutz integrierter Schaltungen vor elektrostatischen Entladungen mit parallelem Strompfad
DE102019005852A1 (de) Isolationsarchitektur
DE102013206452A1 (de) ESD-Schutzvorrichtung mit abstimmbarer Haltespannung für ein Hochspannungsprogrammier-Pad
DE112019002631T5 (de) Einrichtung und verfahren zum überspannungsschutz
DE102004007241A1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE102020104129A1 (de) Logikpufferschaltung und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final