DE102016218598B4 - Vorrichtung und Verfahren für einen ESD-Schutz eines Halbleiters - Google Patents

Vorrichtung und Verfahren für einen ESD-Schutz eines Halbleiters Download PDF

Info

Publication number
DE102016218598B4
DE102016218598B4 DE102016218598.5A DE102016218598A DE102016218598B4 DE 102016218598 B4 DE102016218598 B4 DE 102016218598B4 DE 102016218598 A DE102016218598 A DE 102016218598A DE 102016218598 B4 DE102016218598 B4 DE 102016218598B4
Authority
DE
Germany
Prior art keywords
transistor
circuit
input
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016218598.5A
Other languages
English (en)
Other versions
DE102016218598A1 (de
Inventor
Winfried Bakalski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102016218598A1 publication Critical patent/DE102016218598A1/de
Application granted granted Critical
Publication of DE102016218598B4 publication Critical patent/DE102016218598B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

ESD-Schutzschaltkreis (201, 401, 501, 601, 701, 801, 901) zum Schutz gegen elektrostatische Entladungen (ElectroStatic Discharge protection circuit, ESD-Schutzschaltkreis), umfassend:einen ersten Transistor (213), der aufweist: einen ersten Source/Drain, der mit einer ersten Eingangs-/Ausgangsklemme (203) verbunden ist, einen zweiten Source/Drain, der mit einer ersten Bezugsspannungsklemme (205) verbunden ist, und ein Gate, das mit einer zweiten Bezugsspannungsklemme verbunden ist; undeinen Gleichstromsperrkreis (207, 403, 503, 603) (Direct Current blocking circuit, DC-Sperrkreis), der aufweist: einen ersten Eingangs-/Ausgangsknoten, der mit der ersten Eingangs-/Ausgangsklemme (203) verbunden ist, einen zweiten Eingangs-/Ausgangsknoten, der konfiguriert ist, um mit einem Nutzschaltkreis (105) verbunden zu werden, so dass der Gleichstromsperrkreis (207, 403, 503, 603) einen AC-Signalpfad von der ersten Eingangs-/Ausgangsklemme (203) zu dem Nutzschaltkreis (105) darstellt, und einen dritten Eingangs-/Ausgangsknoten, der mit dem Gate des ersten Transistors (213) verbunden ist.

Description

  • TECHNISCHES GEBIET
  • Eine Ausführungsform der vorliegenden Offenbarung bezieht sich allgemein auf integrierte Schaltkreise, Halbleitervorrichtungen und Verfahren und insbesondere auf eine Vorrichtung für einen Schutz gegen elektrostatische Entladungen (ElectroStatic Discharge, ESD) und auf ein Verfahren zum Schützen eines integrierten Schaltkreises gegen elektrostatische Entladungen.
  • HINTERGRUND
  • Da elektronische Komponenten integrierter Schaltkreise immer kleiner werden, ist es leichter geworden, die elektronischen Komponenten entweder vollständig zu zerstören oder anderweitig zu beschädigen. Insbesondere sind viele integrierte Schaltkreise äußerst anfällig für Schäden durch das unbeabsichtigte Entladen einer statischen Elektrizität, im Allgemeinen als eine Folge der Handhabung oder eines physischen Kontakts mit einem anderen aufgeladenen Körper. Eine elektrostatische Entladung (ElectroStatic Discharge, ESD) ist die Übertragung einer elektrischen Ladung zwischen Körpern mit unterschiedlichen elektrostatischen Potentialen oder Spannungen, was durch einen direkten Kontakt verursacht oder durch ein elektrostatisches Feld induziert wird. Die Entladung einer statischen Elektrizität ist zu einem kritischen Problem für die Elektronikindustrie geworden.
  • Fehler in Vorrichtungen, die von ESD-Ereignissen herrühren, sind nicht immer sofort katastrophal oder offensichtlich. Oftmals ist die Vorrichtung nur leicht geschwächt aber sie besitzt eine geringere Fähigkeit, einen normalen Betriebsstress auszuhalten, und dies kann folglich zu einem Zuverlässigkeitsproblem führen. Daher sollten verschiedene ESD-Schutzschaltkreise in die Vorrichtung eingebunden werden, um die verschiedenen Komponenten zu schützen.
  • Wenn eine ESD-Entladung auf einem Transistor oder einem anderen Halbleiterelement auftritt, können die Spannungen und Ströme des ESD-Pulses, die im Vergleich zu den spannungs- und stromresistenten Fähigkeiten der Strukturen in der Vorrichtung relativ hoch sind, den Transistor zerstören und eventuell einen dauerhaften Schaden verursachen. Folglich müssen Schaltkreise, die Eingangs-/Ausgangskontaktflächen eines integrierten Schaltkreises zugeordnet sind, gegen ESD-Pulse so geschützt werden, dass sie von diesen Entladungen nicht beschädigt werden.
  • Es bestehen versciedene Ansätze zum Schutz integrierter Schaltkreise. Besipielsweise schlägt die US 6 172 861 B1 einen Schutzschaltkreis mit einem Klemmschaltkries und einer Gatterschaltung vor, wobei ein Source-Anschluss eines Transistors des Klemmschaltkreis sowohl mit dem Eingang des Schutzschaltkreises als auch mit dem zu schützenden Schaltkreis verbunden ist.
  • Die US 2006/0238935 A1 beschreibt einen integrierten Schaltkreis mit einem Schutzschaltkreis. Der Schutzchaltkreis ist zwischen einem ersten und einem zweiten Anschluss zum Anlegen einer ersten bzw. einer zweiten Versorgungsspannung angeordnet.
  • Eine Druckschrift US 2007/0002507 A1 zeigt eine ESD-Vorrichtung mit einem ersten Transistor, der zwischen der Erdung und einer Eingangs-/Ausgangsklemme angeordnet ist, einem zweiten Transistor, der zwischen einem Substrat des ersten Transistors und der Eingangs-/Ausgangsklemme angeordnet ist, zwei Kondensatoren, die in Serie zwischen der Erdung und der Eingangs-/Ausgangsklemme angeordnet sind, sowie einem dritten Transistor, der zwischen der Erdung und einem Knoten zwischen den zwei Kondensatoren angeordnet ist.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform umfasst ein Schaltkreis zum Schutz gegen elektrostatische Entladungen (ElectroStatic Discharge protection circuit, ESD-Schutzschaltkreis) einen ersten Transistor, der aufweist: einen ersten Source/Drain, der mit einer ersten Eingangs-/Ausgangsklemme verbunden ist, einen zweiten Source/Drain, der mit einer ersten Bezugsspannungsklemme verbunden ist, und ein Gate, das mit einer zweiten Bezugsspannungsklemme verbunden ist. Der ESD-Schutzschaltkreis umfasst außerdem einen Gleichstromsperrkreis (Direct Current blocking circuit, DC-Sperrkreis), der aufweist: einen ersten Eingangs-/Ausgangsknoten, der mit der ersten Eingangs-/Ausgangsklemme verbunden ist, einen zweiten Eingangs-/Ausgangsknoten, der konfiguriert ist, um mit einem Nutzschaltkreis verbunden zu werden, so dass der Gleichstromsperrkreis einen AC-Signalpfad von der ersten Eingangs-/Ausgangsklemme zu dem Nutzschaltkreis darstellt, und einen dritten Eingangs-/Ausgangsknoten, der mit einem Gate des ersten Transistors verbunden ist. Weitere Ausführungsformen betreffen einen integrierten Schaltkreis gemäß Anspruch 10 und ein Verfahren gemäß Anspruch 21.
  • Figurenliste
  • Für ein besseres Verständnis der vorliegenden Erfindung und seiner Vorteile wird jetzt auf die nachfolgenden Beschreibungen in Verbindung mit den begleitenden Zeichnungen Bezug genommen:
    • 1 stellt einen integrierten Schaltkreis dar, der einen beispielhaften ESD-Schutzschaltkreis aufweist, der mit einem Nutzschaltkreis verbunden ist.
    • 2 stellt einen integrierten Schaltkreis dar, der gemäß einigen Ausführungsformen einen ESD-Schutzschaltkreis aufweist, der mit einem Nutzschaltkreis verbunden ist.
    • 3 stellt ein äquivalentes Schaltkreisschaltbild eines ESD-Schutzschaltkreises gemäß einigen Ausführungsformen dar.
    • Die 4 bis 9 stellen integrierte Schaltkreise dar, die gemäß einigen Ausführungsformen ESD-Schutzschaltkreise aufweisen, die mit entsprechenden Nutzschaltkreisen verbunden sind.
    • 10 stellt einen Ablaufplan eines Verfahrens zum Betreiben eines ESD-Schutzschaltkreises gemäß einigen Ausführungsformen dar.
  • Gleiche Bezugszeichen und Symbole in den verschiedenen Figuren beziehen sich im Allgemeinen auf gleiche Teile, ausgenommen wenn anderweitig angegeben. Die Figuren wurden gezeichnet, um die wichtigen Aspekte der Ausführungsformen darzustellen, aber sie sind nicht unbedingt maßstabsgetreu gezeichnet.
  • DETAILLIERTE BESCHREIBUNG ANSCHAULICHER
  • AUSFÜHRUNGSFORMEN
  • Die Beschreibung wurde in Bezug auf verschiedene Ausführungsformen in einem spezifischen Zusammenhang nämlich in Bezug auf integrierte Schaltkreise, Halbleitervorrichtungen und Verfahren und insbesondere auf eine Vorrichtung für einen Schutz gegen elektrostatische Entladungen (ElectroStatic Discharge, ESD) und auf ein Verfahren zum Schützen integrierter Schaltkreise gegen elektrostatische Entladungen erstellt. Die integrierten Schaltkreise sind insbesondere anfällig für ESD-Ereignisse in einem ausgeschalteten Zustand, während einer Handhabung wie zum Beispiel während des Lötens von Komponenten des integrierten Schaltkreises oder während des Lötens des integrierten Schaltkreises auf eine gedruckte Leiterplatte.
  • Eines der Probleme in Bezug auf das Umsetzen von Hochfrequenz-Schaltkreisen (HF-Schaltkreisen) in einem Halbleiterprozess ist das Bereitstellen einer guten HF-Umgebung zusätzlich zum Sicherstellen eines angemessenen Schutzes gegen ESD-Ereignisse. In einigen Fällen kann dies zu einem Kompromiss zwischen einer HF-Leistungsfähigkeit und einem ESD-Schutz führen. Zum Beispiel kann ein Widerstand der ESD-Vorrichtung ein Rauschen in das System einfügen und ein kapazitives Laden der ESD-Vorrichtung kann zu einer Abschwächung des HF-Signals und einer Verzerrung aufgrund von Nichtlinearitäten der Halbleiterübergänge führen, welche die ESD-Vorrichtung bilden. Bei einigen Ausführungsformen der vorliegenden Erfindung umfasst eine ESD-Vorrichtung, die mit einem HF-Eingangs-/Ausgangskontaktstift eines integrierten Schaltkreises verbunden ist, eine n-dotierte Metalloxidhalbleitervorrichtung (N-type Metal Oxide Semiconductor device, NMOS-Vorrichtung), die einen Source/Drain aufweist, der mit dem HF-Eingangs-/Ausgangskontaktstift des integrierten Schaltkreises verbunden ist. Das Gate der NMOS-Vorrichtung ist mit einem negativen Spannungserzeuger wie zum Beispiel einer Ladungspumpe verbunden, sodass der HF-Eingangs-/Ausgangskontaktstift während des Betriebs des integrierten Schaltkreises einen vergrößerten Eingangsbereich aufweist, bevor die NMOS-Vorrichtung eingeschaltet wird. Wenn der integrierte Schaltkreis jedoch abgeschaltet wird oder wenn er nicht auf einer gedruckten Leiterplatte (Printed Circuit Board, PCB) installiert ist, übernimmt die NMOS-Vorrichtung ein Potential des Erdungskontaktstifts, sodass die NMOS-Vorrichtung bei einem Spannungspegel leitfähig wird, der dafür sorgt, dass die Schaltung mit der ESD-Vorrichtung verbunden bleibt. Bei einigen Ausführungsformen ist der HF-Eingangs-/Ausgangskontaktstift kapazitiv sowohl mit dem Gate der NMOS-Vorrichtung als auch mit einem Nutzschaltkreis in dem integrierten Schaltkreis verbunden. Obwohl die verschiedenen Ausführungsformen in Bezug auf NMOS-Transistoren beschrieben werden, ist es für den Fachmann selbstverständlich, dass verschiedene Ausführungsformen, wie sie zum Beispiel hier beschrieben werden, auch mithilfe von p-dotierten Metalloxidhalbleitertransistoren (P-type Metal-Oxide-Semiconductor transistors, PMOS-Transistoren) umgesetzt werden können.
  • 1 stellt einen integrierten Schaltkreis 100 dar, der einen beispielhaften ESD-Schutzschaltkreis 101 umfasst, der mit einem Nutzschaltkreis 105 verbunden ist. Der beispielhafte ESD-Schutzschaltkreis 101 ist zwischen eine Eingangsklemme 107 des integrierten Schaltkreises 100 und eine Eingangs-/Ausgangsklemme des Nutzschaltkreises 105 geschaltet und schützt den Nutzschaltkreis 105 vor ESD-Ereignissen, die an der Eingangsklemme 107 des integrierten Schaltkreises 100 auftreten. Bei einigen Ausführungsformen kann der Nutzschaltkreis 105 ein rauscharmer Verstärker (Low Noise Amplifier, LNA), ein Leistungsverstärker (Power Amplifier, PA), ein Schalter, ein Mischer, ein ähnliches Element oder eine Kombination davon sein. Der beispielhafte ESD-Schutzschaltkreis 101 umfasst ESD-Dioden 109 und 111, die zwischen die Klemmen 113 und 115 des integrierten Schaltkreises 100 in Reihe geschaltet sind. Die Klemme 113 ist mithilfe einer Bezugsspannung VDD vorgespannt und die Klemme 115 ist mit der Erdung verbunden. Der beispielhafte ESD-Schutzschaltkreis 101 umfasst außerdem einen Widerstand 117, der zwischen die Eingangsklemme 107 des integrierten Schaltkreises 100 und die Eingangs-/Ausgangsklemme des Nutzschaltkreises 105 geschaltet ist. Bei einigen Ausführungsformen kann ein Widerstandswert des Widerstands 117 zwischen ungefähr 100 Ω und ungefähr 1 kΩ wie zum Beispiel bei ungefähr 500 Ω liegen. Bei einigen Ausführungsformen von HF-Anwendungen kann der Widerstand 117 jedoch im Tausch gegen einen verringerten ESD-Schutz überbrückt werden.
  • Der integrierte Schaltkreis 100 kann außerdem einen Klemmschaltkreis zweiter Ebene 103 umfassen, der zwischen den beispielhaften ESD-Schutzschaltkreis 101 und den Nutzschaltkreis 105 geschaltet ist. Der beispielhafte ESD-Schutzschaltkreis 101 stellt eine grobe Klemmung bereit und kann die Eingangs-/Ausgangsklemme des Nutzschaltkreises 105 auf eine höhere Spannung klemmen als von dem Nutzschaltkreis 105 toleriert wird. In diesem Fall kann der Klemmschaltkreis zweiter Ebene 103 die Spannung an der Eingangs-/Ausgangsklemme des Nutzschaltkreises 105 weiter verringern. Der Klemmschaltkreis zweiter Ebene 103 kann zum Beispiel einen Transistor umfassen, der ähnlich wie der Transistor des Nutzschaltkreises 105 ist, um Schaltkreise besser zu schützen, die bei relativ niedrigen Spannungspegeln anfällig für Schäden sind.
  • 2 stellt einen integrierten Schaltkreis 200 dar, der gemäß einigen Ausführungsformen einen ESD-Schutzschaltkreis 201 einer Ausführungsform aufweist, der mit einem Nutzschaltkreis 105 verbunden ist. Der ESD-Schutzschaltkreis 201 umfasst ein Transistor 213, der eine Source/Drain-Klemme aufweist, die mit einem Eingangskontaktstift 203 des integrierten Schaltkreises 200 verbunden ist. Ein Gate des Transistors 213 ist über einen Kondensator 209 kapazitiv mit dem Eingangskontaktstift 203 verbunden, sodass während eines ESD-Ereignisses, bei dem die Spannung des Eingangskontaktstifts 203 schnell ansteigt, das Gate des Transistors 213 hochgezogen wird und der Transistor 213 eingeschaltet wird, um einen ESD-Strom zur Erdung abzuleiten. Der Eingangskontaktstift 203 ist außerdem über die Kondensatoren 209 und 211 kapazitiv mit dem Nutzschaltkreis 105 verbunden. Bei einigen Ausführungsformen ist das Vorhandensein der Kondensatoren 209 und 211 und des Transistors 213 ausreichend, um einen adäquaten ESD-Schutz bereitzustellen, ohne einen zusätzlichen mit dem Nutzschaltkreis 105 in Reihe geschalteten Widerstand aufzuweisen, wodurch sich ein verbessertes Rauschverhalten ergibt.
  • Während des Betriebs des Nutzschaltkreises 105 wird das Gate des Transistors 219 mithilfe einer Spannungsquelle 217, die durch einen Widerstand 215 mit dem Gate des Transistors 219 verbunden ist, auf eine negative Spannung vorgespannt. Durch das Vorspannen des Gates des Transistors 213 mit einer negativen Spannung kann an dem Eingangskontaktstift 203 des integrierten Schaltkreises eine größere Spannungsschwankung toleriert werden, ohne den Transistor 213 einzuschalten, wodurch die Linearität des Systems vergrößert wird. Bei einigen Ausführungsformen, bei denen ein Bulk-Siliciumprozess verwendet wird, um den Transistor 213 umzusetzen, kann darüber hinaus ein Substrat des integrierten Schaltkreises und/oder ein Bulkknoten des Transistors 213 auch auf eine negative Spannung in Bezug auf die Erdung vorgespannt werden, um eine Substrat-/Bulkdiode des Transistors auszuschalten. Durch das Sperren der Substrat-/Bulkdiode wird eine nichtlineare Kapazität der Substrat-/Bulkdiode verringert, wodurch Nichtlinearitäten verringert werden, die auf der nichtlinearen Kapazität der Substrat-/Bulkdiode beruhen. Bei einigen Ausführungsformen kann ein Silicium-auf-Isolator-Prozess (Silicon-On-Insulator process, SOI-Prozess) verwendet werden, um den Transistor 219 zu bilden und ein Vorspannen der Substrat-/Bulkdiode zu vermeiden.
  • Bei einigen Ausführungsformen umfasst der ESD-Schutzschaltkreis 201 einen Gleichstromsperrkreis (Direct Current blocking circuit, DC-Sperrkreis) 207, der zwischen den Eingangskontaktstift 203 und eine Eingangs-/Ausgangsklemme des Nutzschaltkreises 105 geschaltet ist. Der Gleichstromsperrkreis (DC-Sperrkreis) 207 stellt einen AC-Signalpfad von dem Eingangskontaktstift 203 zu dem Nutzschaltkreis 105 sowie einen Verbindungspfad zu dem Gate des Transistors 213 bereit. Bei einigen Ausführungsformen umfasst der DC-Sperrkreis 207 einen ersten Kondensator 209, der mit einem zweiten Kondensator 211 verbunden ist. Bei einigen Ausführungsformen sind der erste Kondensator 209 und der zweite Kondensator 211 Metall-Isolator-Metall- Kondensatoren (Metal-Insulator-Metal capacitors, MIM-Kondensatoren) mit einem hohen Gütefaktor (High Quality factor, high-Q) oder Ähnliche. Die Kapazitäten des ersten Kondensators 209 und des zweiten Kondensators 211 werden abhängig von einem Frequenzband ausgewählt, das von dem Nutzschaltkreis 105 verwendet wird. Bei einigen Ausführungsformen, bei denen das Frequenzband von ungefähr 1 GHz verwendet wird, liegt eine Kapazität des ersten Kondensators 209 zwischen ungefähr 1 pF und ungefähr 20 pF wie zum Beispiel bei 2 pF und eine Kapazität des zweiten Kondensators 211 liegt zwischen ungefähr 10 pF und ungefähr 100 pF wie zum Beispiel bei 56 pF. Bei weiteren Ausführungsformen, bei denen der Nutzschaltkreis 105 für Anwendungen mit höheren Frequenzen konfiguriert ist, werden die Kapazitäten des ersten Kondensators 209 und des zweiten Kondensators 211 weiter verringert.
  • Bei einigen Ausführungsformen kann der Transistor 213 ein Feldeffekttransistor (FET) wie zum Beispiel ein MOS-Transistor, der mithilfe eines Bulk-Siliciumprozesses gebildet wird, ein MOS-Transistor, der mithilfe eines Silicium-auf-Isolator-Prozesses (SOI-Prozesses) gebildet wird, ein Transistor mit hoher Elektronenbeweglichkeit (High Electron Mobility Transistor, HEMT) wie zum Beispiel ein GaAs-HEMT oder ein Ähnlicher sein. Bei der dargestellten Ausführungsform ist der Transistor 213 ein NMOS-Transistor, der eine Gatelänge L1 zwischen ungefähr 22 nm und ungefähr 500 nm wie zum Beispiel ungefähr 120 nm, eine Gatebreite W1 zwischen ungefähr 100 µm und ungefähr 1 mm wie zum Beispiel ungefähr 500 µm, eine Schwellenspannung zwischen ungefähr 0,2 V und ungefähr 0,5 V und einen EIN-Modus-Kanalwiderstand Ron zwischen ungefähr 0,5 Ω und ungefähr 3 Ω aufweist. Bei einigen Ausführungsformen kann der EIN-Modus-Kanalwiderstand Ron zum Beispiel durch ein Verändern der Gatebreite W1 abgestimmt werden. Bei einigen Ausführungsformen, bei denen die Gatelänge L1 ungefähr 120 nm und die Breite W1 ungefähr 500 um beträgt, liegt der EIN-Modus-Kanalwiderstand Ron bei ungefähr 1 Ω.
  • Weiter Bezug nehmend auf 2 ist eine erste Source/Drain-Klemme des Transistors 213 mit dem Eingangskontaktstift 203 verbunden, eine zweite Source/Drain-Klemme des Transistors 213 ist mit einem Erdungskontaktstift 205 verbunden und ein Gate des Transistors ist mit einem Knoten des DC-Sperrkreises 207 verbunden, der zwischen den ersten Kondensator 209 und den zweiten Kondensator 211 geschaltet ist. Bei einigen Ausführungsformen ist das Gate des Transistors 213 außerdem durch den Widerstand 215 mit der Spannungsquelle 217 verbunden. Bei einigen Ausführungsformen kann die Spannungsquelle 217 eine Ladungspumpe sein, die mithilfe von Schaltkreisen und Systemen umgesetzt sind, die aus dem Stand der Technik bekannt sind. Alternativ können andere Spannungsquellenschaltkreise verwendet werden. Bei einigen Ausführungsformen kann ein hochohmiger Widerstandswert des Widerstands 215 zwischen ungefähr 20 kΩ und ungefähr 1 MΩ wie zum Beispiel bei ungefähr 200 kΩ liegen. Bei einigen Ausführungsformen können der Widerstandswert des Widerstands 215 und die Kapazitäten des ersten Kondensators 209 und des zweiten Kondensators 211 so gewählt werden, dass eine RC-Zeitkonstante klein genug ist, um eine ESD-Spannung adäquat mit dem Gate des Transistors 213 zu verbinden. Bei einigen Ausführungsformen stellt die Spannungsquelle 217 eine Bezugsspannung an dem Gate des Transistors 213 bereit, sodass eine Polarität der Bezugsspannung gegensätzlich zu der Polarität einer Schwellenspannung des Transistors 213 ist. Folglich schaltet die Bezugsspannung der Spannungsquelle 217 den Transistor 213 aus. Bei einigen Ausführungsformen, bei denen der Transistor 213 ein NMOS-Transistor ist, stellt die Spannungsquelle 217 eine negative Bezugsspannung zwischen ungefähr -1 V und ungefähr -5 V wie zum Beispiel ungefähr -1,5 V bereit, die für einen NMOS-Transistor verwendet wird, der mithilfe eines typischen 130-nm-CMOS-Prozesses gebildet wird.
  • Während eines ESD-Ereignisses tritt an dem Eingangskontaktstift 203 des integrierten Schaltkreises 200 ein Spannungspuls auf. Der Spannungspuls kann eine positive Polarität oder eine negative Polarität aufweisen. Der ESD-Schutzschaltkreis 201 schützt den Nutzschaltkreis 105 unabhängig von der Polarität des Spannungspulses. Der Spannungspuls beginnt den ersten Kondensator 209 und den zweiten Kondensator 211 des DC-Sperrkreises 207 zu laden und beeinträchtigt eine Spannung, die von dem Gate des Transistors 213 wahrgenommen wird. Bei einigen Ausführungsformen, bei denen der Spannungspuls und die Bezugsspannung der Spannungsquelle 217 die gleiche Polarität aufweisen, die anders ist als eine Polarität der Schwellenspannung des Transistors 213, bleibt der Transistor 213 ausgeschaltet und der Kanal des Transistors 213 leitet nicht. Stattdessen beginnt eine Substratdiode des Transistors 213 zu leiten und klemmt eine Spannung an die Eingangs-/Ausgangsklemme des Nutzschaltkreises 105 auf einen gewünschten Wert, der niedriger ist als ein schädlicher Spannungswert für den Nutzschaltkreis 105. Bei einigen Ausführungsformen, bei denen der Spannungspuls und die Schwellenspannung der Spannungsquelle 213 die gleiche Polarität aufweisen, die anders ist als eine Polarität der Bezugsspannung der Spannungsquelle 217, wird der Transistor 213 eingeschaltet, wenn eine Gatespannung des Transistors 213 die Schwellenspannung erreicht. In dem EIN-Modus beginnt der Kanal des Transistors 213 zu leiten und die Eingangs-/Ausgangsklemme des Nutzschaltkreises 105 wird auf eine gewünschte Spannung geklemmt, die niedriger ist als eine schädliche Spannung für den Nutzschaltkreis 105. Bei einigen Ausführungsformen, bei denen der Transistor 213 ein NMOS-Transistor ist, weist die Schwellenspannung des Transistors 213 eine positive Polarität auf und die Bezugsspannung der Spannungsquelle 217 weist eine negative Polarität auf. Dementsprechend leitet die Substratdiode des Transistors 213, wenn ein negativer Spannungspuls an dem Eingangskontaktstift 203 des integrierten Schaltkreises 200 ankommt, und der Kanal des Transistors 213 leitet, wenn ein positiver Spannungspuls an dem Eingangskontaktstift 203 des integrierten Schaltkreises 200 ankommt.
  • 3 stellt ein äquivalentes Schaltkreisschaltbild des ESD-Schutzschaltkreises 201 gemäß einigen Ausführungsformen dar. Wie oben ausführlicher beschrieben wurde, wird bei einigen Ausführungsformen das Gate des Transistors 213 durch die (in 3 nicht gezeigte, aber in 2 gezeigte) Spannungsquelle 217 vorgespannt, um den Transistor 213 einzuschalten. In dem AUS-Modus kann der Transistor 213 durch einen kapazitiven Schaltkreis dargestellt werden, der einen ersten Kondensator 301 und einen zweiten Kondensator 303 aufweist. Der erste Kondensator 301 und der zweite Kondensator 303, die Kondensatoren mit einem hohen Gütefaktor sind, stellen die sich überschneidenden Kapazitäten des Transistors 213, wie zum Beispiel eine Gate-Source-Kapazität und eine Gate-Drain-Kapazität des Transistors 213, dar. Bei einigen Ausführungsformen können die Gütefaktoren (Q) des ersten Kondensators 301 und des zweiten Kondensators 303 größer als die Gütefaktoren des ersten Kondensators 209 und des zweiten Kondensators 211 des DC-Sperrkreises 207 sein. Bei einigen Ausführungsformen können die Kapazitäten des ersten Kondensators 301 und des zweiten Kondensators 303 gemäß der Gatebreite W1 des Transistors 213 eingestellt werden. Bei einigen Ausführungsformen, bei denen der Transistor 213 ein NMOS-Transistor mit der Gatelänge L1 von ungefähr 120 nm ist, weisen der erste Kondensator 301 und der zweite Kondensator 303 eine Kapazität von ungefähr 0,92 * W1 pF auf, wobei die Gatebreite W1 des Transistors 213 in Millimeter gemessen wird. Alternativ können andere Gatelängen und -breiten verwendet werden. Bei einigen Ausführungsformen kann der ESD-Schutzschaltkreis 201 eine Impedanzverstimmung verursachen und ein HF-Abstimmungsschaltkreis, der zum Beispiel Drosseln und Kondensatoren umfasst, kann verwendet werden, um die Eingangsimpedanz auf den Nutzschaltkreis 105 abzustimmen. Bei einigen Ausführungsformen erlaubt die Verwendung von Komponenten mit einem hohen Gütefaktor in dem ESD-Schutzschaltkreis 201 eine größere Flexibilität für den HF-Abstimmungsschaltkreis, ohne die Eigenschaften des Nutzschaltkreises 105 nachteilig zu beeinträchtigen. Außerdem können die Komponenten mit einem hohen Gütefaktor weniger anfällig für das Einbringen eines erheblichen Rauschens und eines Einfügeverlustes in den Nutzschaltkreis 105 sein. Außer dem Schützen des Nutzschaltkreises 105 vor ESD-Ereignissen kann der ESD-Schutzschaltkreis 201 auch einen DC-freien Eingang für den Nutzschaltkreis 105, wie zum Beispiel einen LNA, bereitstellen.
  • 4 stellt einen integrierten Schaltkreis 400 dar, der eine Ausführungsform eines ESD-Schutzschaltkreises 401 aufweist, der mit einem Nutzschaltkreis 105 verbunden ist. Der ESD-Schutzschaltkreis 401 unterscheidet sich von dem ESD-Schutzschaltkreis 201 darin, dass der Nutzschaltkreis 105 über einen ersten Kondensator 405 direkt mit dem Eingangskontaktstift 203 verbunden ist und dass das Gate des Transistors 213 über einen zweiten Kondensator 407 unabhängig mit dem Eingangskontaktstift 203 verbunden ist. Bei einigen Ausführungsformen stellt dies eine Verbindung mit einer niedrigeren Impedanz zu dem Nutzschaltkreis 105 bereit und kann in einigen Fällen die gesamte Verbindungskapazität verringern. Die Kapazitäten des ersten Kondensators 405 und des zweiten Kondensators 407 werden abhängig von einem Frequenzband ausgewählt, das von dem Nutzschaltkreis 105 verwendet wird. Bei einigen Ausführungsformen, bei denen das Frequenzband von ungefähr 1 GHz verwendet wird, liegt eine Kapazität des ersten Kondensators 405 zwischen ungefähr 1 pF und ungefähr 100 pF wie zum Beispiel bei 10 pF und eine Kapazität des zweiten Kondensators 407 liegt zwischen ungefähr 1 pF und ungefähr 10 pF wie zum Beispiel bei 2 pF. Bei einigen Ausführungsformen kann der zweite Kondensator 407 weggelassen werden und die Gate-überschneidende Kapazität des Transistors 213 kann als zweiter Kondensator 407 umgesetzt werden. Die Gatebreite des Transistors 213 wird eingestellt, um die Gate-überschneidende Kapazität des Transistors 213 auf einen gewünschten Wert abzustimmen. Bei weiteren Ausführungsformen kann die Gate-überschneidende Kapazität eines zusätzlichen (nicht gezeigten) Transistors als zweiter Kondensator 407 umgesetzt werden. Bei diesen Ausführungsformen wird eine Gatebreite des zusätzlichen Transistors eingestellt, um die Gate-überschneidende Kapazität des zusätzlichen Transistors auf einen gewünschten Wert abzustimmen. Während eines ESD-Ereignisses wird der ESD-Schutzschaltkreis 401 ähnlich wie der ESD-Schutzschaltkreis 201 betrieben, der weiter oben in Bezug auf 2 beschrieben wird.
  • 5 stellt einen integrierten Schaltkreis 500 dar, der eine Ausführungsform eines ESD-Schutzschaltkreises 501 aufweist, in dem die Kapazität, die zwischen dem Eingangskontaktstift 203 und dem Gate des Transistors 213 eingebunden ist, mithilfe der Gate-überschneidenden Kapazität des Transistors 505 umgesetzt wird. Wie gezeigt wird, ist das Gate des Transistors 505 über einen Widerstand 507 mit der Spannungsquelle 217 verbunden. Wenn der Transistor 505 über die Spannungsquelle 217 ausgeschaltet wird, erfolgt die vorherrschende Verbindung über die Source/Drain-Klemmen des Transistors 505 mithilfe der Gate-überschneidenden Kapazität, da der Kanal des Transistors 505 ausgeschaltet ist und da die Gatekapazität des Transistors 505 mit der hohen Impedanz des Widerstands 507 in Reihe geschaltet ist.
  • Bei einigen Ausführungsformen kann der Transistor 505 ein FET wie zum Beispiel ein MOS-Transistor, der mithilfe eines Bulk-Siliciumprozesses gebildet wird, ein MOS-Transistor, der mithilfe SOI-Prozesses gebildet wird, ein HEMT wie zum Beispiel ein GaAs-HEMT oder ein Ähnlicher sein. Bei einigen Ausführungsformen kann eine AUS-Modus-Kapazität des Transistors 505 abgestimmt werden, indem eine Gatebreite W2 des Transistors 505 abgestimmt wird. Bei einigen Ausführungsformen, bei denen der Transistor 505 ein NMOS-Transistor mit einer Gatelänge L2 von ungefähr 120 nm ist, weisen die überschneidenden Kapazitäten des Transistors 505 wie zum Beispiel die Gate-Drain- und die Gate-Source-Kapazität eine Kapazität von ungefähr 0,92 * W2 pF auf, wobei die Gatebreite W2 des Transistors 505 in Millimetern gemessen wird. Zum Beispiel kann ein NMOS-Transistor verwendet werden, der eine Gatelänge von ungefähr 120 nm und eine Gatebreite von ungefähr 4400 µm aufweist, um den ersten Kondensator 209 zu ersetzen, der eine Kapazität von ungefähr 2 pF aufweist. Der ESD-Schutzschaltkreis 501 umfasst außerdem einen Widerstand 507, der zwischen das Gate des Transistors 505 und die Spannungsquelle 217 geschaltet ist. Bei einigen Ausführungsformen kann ein Widerstandswert des Widerstands 507 zwischen ungefähr 20 kΩ und ungefähr 1 MΩ wie zum Beispiel bei ungefähr 200 kΩ liegen. Bei einigen Ausführungsformen kann ein Kondensator, der mithilfe einer Gate-überschneidenden Kapazität eines Transistors umgesetzt wurde, eine größere Kapazität pro Fläche aufweisen als ein MIM-Kondensator und kann eine zusätzliche Substratdiode für negative ESD-Pulse bereitstellen. Durch das Umsetzen von Kondensatoren des ESD-Schutzschaltkreises mithilfe von Gate-überschneidenden Kapazitäten von Transistoren kann die Grundfläche der ESD-Schutzschaltkreise weiter verringert werden. Während eines ESD-Ereignisses wird der ESD-Schutzschaltkreis 501 ähnlich wie der ESD-Schutzschaltkreis 201 betrieben, der weiter oben in Bezug auf 2 beschrieben wird.
  • 6 stellt einen integrierten Schaltkreis 600 dar, der eine Ausführungsform eines ESD-Schutzschaltkreises 601 aufweist, der ähnlich wie der in 5 gezeigte ESD-Schutzschaltkreis 501 ist, mit dem Zusatz eines zusätzlichen Kondensators 605, der parallel zu den Source/Drain-Klemmen des Transistors 505 geschaltet ist. Der Kondensator 605 kann verwendet werden, um eine teilweise Impedanzanpassung mit dem Nutzschaltkreis 105 bereitzustellen. Bei einigen Ausführungsformen kann die Verwendung des Kondensators 605 die Größe oder die Anzahl von Komponenten verringern, die in einem externen Impedanzanpassungsnetzwerk verwendet werden, und kann ein Verringern der Größe des Transistors 505 erlauben. Außerdem kann der Transistor 605, der als ein MIM-Kondensator umgesetzt ist, oben auf den Transistor 505 gestapelt werden. Dies kann eine Verringerung einer Grundfläche des ESD-Schutzschaltkreises 601 erlauben und es kann eine bessere Chipflächennutzung erlauben. Bei einigen Ausführungsformen liegt eine Kapazität des Kondensators 605 zwischen ungefähr 1 pF und ungefähr 20 pF. Während eines ESD-Ereignisses wird der ESD-Schutzschaltkreis 601 ähnlich wie der ESD-Schutzschaltkreis 201 betrieben, der weiter oben in Bezug auf 2 beschrieben wird, und die Beschreibung wird hier nicht wiederholt.
  • 7 stellt einen integrierten Schaltkreis 700 dar, der eine Ausführungsform eines ESD-Schutzschaltkreises 701 aufweist, der zusätzlich zu dem Transistor 213 einen Transistor 703 umfasst, der in Reihe mit dem Kondensator 211 zwischen den Eingangskontaktstift 203 und den Nutzschaltkreis 105 geschaltet ist. Bei verschiedenen Ausführungsformen stellt der Transistor 703 einen zusätzlichen Schutz gegen ESD-Ereignisse bereit und wird in dem EIN-Modus betrieben, indem ein Gate des Transistors 703 mit einer Spannungsquelle 707 verbunden wird, die eine Spannung bereitstellt, die ausreicht, um den Transistor 703 einzuschalten. Ein Reihenwiderstand 705 wird bereitgestellt, um den Effekt der kapazitiven Verbindung der Gatekapazität des Transistors 703 zu verringern. Bei einigen Ausführungsformen, bei denen der Transistor 703 ein NMOS-Transistor ist, stellt die Spannungsquelle 707 eine positive Spannung zwischen ungefähr 1,5 V und ungefähr 3 V an dem Gate des Transistors 703 bereit.
  • Der ESD-Schutzschaltkreis 701 umfasst außerdem einen Kondensator 709, der zwischen den Eingangskontaktstift 203 und das Gate des Transistors 213 geschaltet ist. Bei einigen Ausführungsformen kann der Kondensator 709 jedoch weggelassen werden und die Gate-überschneidende Kapazität des Transistors 213 kann anstatt des zweiten Kondensators 709 verwendet werden. Bei einigen Ausführungsformen, bei denen der Kondensator 709 weggelassen wird, ist der Transistor 213 ein symmetrischer Transistor, und wobei ein ESD-Puls, der die gleiche Polarität wie die Schwellenspannung des Transistors 213 aufweist, an dem Eingangskontaktstift 203 ankommt, klemmt der Transistor 213 des ESD-Schutzschaltkreises 701 die Eingangs-/Ausgangsklemme des Nutzschaltkreises 105 so früh wie möglich auf eine Spannung, die ungefähr das Zweifache der Schwellenspannung des Transistors 213 beträgt. Bei einigen Ausführungsformen kann diese Spannung größer als eine Spannung sein, die von dem Nutzschaltkreis 105 sicher toleriert wird. Bei diesen Ausführungsformen stellt die Spannungsquelle 707 dem Transistor 703 eine Gatespannung bereit, sodass eine Differenz zwischen der Gatespannung des Transistors 703 und einer Spannung, die durch den Transistor 213 geklemmt wird (die zum Beispiel ungefähr das Zweifache der Schwellenspannung des Transistors 213 beträgt), geringer ist als eine Schwellenspannung des Transistors 703. Dementsprechend wird der Transistor 703 ausgeschaltet und der gesamte ESD-Puls wird durch den Transistor 213 entladen. Bei einigen Ausführungsformen kann der ESD-Schutzschaltkreis 701 zusätzlich zu der Funktion eines ESD-Schutzschaltkreises als funktioneller HF-Schalter verwendet werden.
  • Verschiedene oben beschriebene Ausführungsformen weisen einen einzigen Transistor auf (wie zum Beispiel den in 2 dargestellten Transistor 213), der in dem AUS-Modus betrieben wird, indem eine geeignete Bezugsspannung an einem Gate des einzigen Transistors angelegt wird. Für einige Anwendungen können ESD-Schutzschaltkreise mit einer höheren Klemmspannung notwendig sein. Für diese Anwendungen kann ein einziger Transistor eine erwünschte Klemmspannung nicht bereitstellen. Wie weiter unten ausführlicher beschrieben wird, kann ein Stapel von N Transistoren verwendet werden, um den erwünschten Klemmspannungspegel zu erhalten.
  • 8 stellt einen integrierten Schaltkreis 800 dar, der eine Ausführungsform eines ESD-Schutzschaltkreises 801 aufweist, in dem eine Klemmspannung des ESD-Schutzschaltkreises 801 vergrößert wird, indem ein ESD-Transistor als ein Stapel von in Reihe geschalteten Transistoren umgesetzt wird. Bei einigen Ausführungsformen umfasst der ESD-Schutzschaltkreis 801 einen Stapel von in Reihe geschalteten Transistoren 803i , der den Transistor 213 (siehe 2) ersetzt, und die Widerstände 805i und 807i , wobei i = 1, 2, ... , N ist. Bei einigen Ausführungsformen können die Transistoren 803i FETs wie zum Beispiel MOS-Transistoren, die mithilfe eines Bulk-Siliciumprozesses gebildet werden, MOS-Transistoren, die mithilfe SOI-Prozesses gebildet werden, HEMTs wie zum Beispiel GaAs-HEMTs oder Ähnliche sein. Bei einigen Ausführungsformen können die Transistoren 803i ähnliche Parameter wie zum Beispiel eine Gatelänge, eine Gatebreite und eine Schwellenspannung aufweisen. Bei weiteren Ausführungsformen können die Transistoren 803i unterschiedliche Parameter aufweisen. Ein erster Source/Drain des Transistors 803i ist mit dem Eingangskontaktstift 203 des integrierten Schaltkreises 800 verbunden, ein zweiter Source/Drain des Transistors 8031 ist mit einem ersten Source/Drain des Transistors 8032 verbunden und ein Gate des Transistors 803i ist durch den Widerstand 807i mit der Spannungsquelle 217 verbunden. Für jedes „i“ größer als 1 und kleiner als N ist ein erster Source/Drain des Transistors 803i mit einem zweiten Source/Drain des Transistors 803i-1 verbunden ist, ein zweiter Source/Drain des Transistors 802i ist mit einem ersten Source/Drain des Transistors 803i+1 verbunden und ein Gate des Transistors 803i ist durch den Widerstand 807i mit der Spannungsquelle 217 verbunden. Ein erster Source/Drain des Transistors 803N ist mit einem zweiter Source/Drain des Transistors 803N-1 verbunden, ein zweiter Source/Drain des Transistors 803N ist mit dem Erdungskontaktstift 205 des integrierten Schaltkreises 800 verbunden und ein Gate des Transistors 803N ist durch den Widerstand 807N mit der Spannungsquelle 217 verbunden. Außerdem ist für jedes „i“ der Widerstand 805i zwischen den ersten Source/Drain und den zweiten Source/Drain des Transistors 803i geschaltet. Die Widerstände 805i werden verwendet, um einen gewünschten DC-Strompegel in dem Stapel der Transistoren 803i bereitzustellen. Durch das Variieren des Wertes von N kann eine Klemmspannung des ESD-Schutzschaltkreises 801 abgestimmt werden. Zum Beispiel kann durch das Vergrößern des Wertes von N die Klemmspannung des ESD-Schutzschaltkreises 801 vergrößert werden. Dementsprechend kann der Wert von N aufgrund von Auslegungsanforderungen für den ESD-Schutzschaltkreis 801 gewählt werden. Zum Beispiel wird für N = 1 ein ESD-Schutzschaltkreis erhalten, der ähnlich zu dem ESD-Schutzschaltkreis 201 ist (siehe 2). Während eines ESD-Ereignisses wird der ESD-Schutzschaltkreis 801 ähnlich wie der ESD-Schutzschaltkreis 201 betrieben, der weiter oben in Bezug auf 2 beschrieben wird.
  • 9 stellt einen integrierten Schaltkreis 900 dar, der eine Ausführungsform eines ESD-Schutzschaltkreises 901 aufweist, der ähnlich wie der in 8 gezeigte ESD-Schutzschaltkreis 801 ist, mit der Ausnahme, dass die Gatewiderstände 907i , anstatt direkt mit der Spannungsquelle 217 verbunden zu werden, zwischen die Gates benachbarter Transistoren 903i geschaltet sind. Das Verbinden der Widerstände 907i auf diese Weise erlaubt ein Vergrößern einer Anzahl von gestapelten Transistoren 903i im Vergleich zu einer Anzahl von Transistoren 803i und erlaubt somit eine höhere Klemmspannung für den ESD-Schutzschaltkreis 901 im Vergleich zu dem ESD-Schutzschaltkreis 801. Wie in 8 gezeigt wird, sind die Widerstände 807i parallel zwischen den Eingangskontaktstift 203 und die Spannungsquelle 217 geschaltet. Dementsprechend kann der Gesamtwiderstandswert der Widerstände 807i unter einen gewünschten Wert verringert werden, wenn die Anzahl der Transistoren 803i und der entsprechenden Widerstände 807i zunimmt. Durch das in-Reihe-Schalten der Widerstände 907i nimmt der Gesamtwiderstandswert der Widerstände 907i zu, wenn die Anzahl an Transistoren 903i und der entsprechenden Widerstände 907i zunimmt, und kann einen gewünschten Wert aufweisen, selbst wenn jeder der Widerstände 907i einen niedrigen Widerstandswert aufweist. Außerdem nimmt jeder der Widerstände 907i nur einen kleinen Anteil eines Gesamtspannungsabfalls wahr und somit weisen die Widerstände 907i ein kleineres Risiko von Überstress und/oder Schädigungen auf. Dementsprechend kann jeder der Widerstände 907i konfiguriert sein, um eine festgelegte Mindestgröße und einen Widerstandswert aufzuweisen, die eine Grundfläche des ESD-Schutzschaltkreises 901 weiter verringern können.
  • Bei einigen Ausführungsformen umfasst der ESD-Schutzschaltkreis 901 einen Stapel von in Reihe geschalteten Transistoren 903i , der den Transistor 213 (siehe 2) ersetzt, und die Widerstände 905i und 907i wobei i = 1, 2, ... , N ist. Bei einigen Ausführungsformen können die Transistoren 903i FETs wie zum Beispiel MOS-Transistoren, die mithilfe eines Bulk-Siliciumprozesses gebildet werden, MOS-Transistoren, die mithilfe eines SOI-Prozesses gebildet werden, HEMTs wie zum Beispiel GaAs-HEMTs oder Ähnliche sein. Bei einigen Ausführungsformen können die Transistoren 903i ähnliche Parameter wie zum Beispiel eine Gatelänge, eine Gatebreite und eine Schwellenspannung aufweisen.
  • Bei weiteren Ausführungsformen können die Transistoren 903i unterschiedliche Parameter aufweisen. Ein erster Source/Drain des Transistors 903i ist mit dem Eingangskontaktstift 203 des integrierten Schaltkreises 900 verbunden, ein zweiter Source/Drain des Transistors 9031 ist mit einem ersten Source/Drain des Transistors 9032 verbunden und ein Gate des Transistors 903i ist durch den Widerstand 907i mit einem Gate des Transistors 9032 verbunden. Für jedes „i“ größer als 1 und kleiner als N ist ein erster Source/Drain des Transistors 903i mit einem zweiten Source/Drain des Transistors 903i-1 verbunden, ein zweiter Source/Drain des Transistors 903i ist mit einem ersten Source/Drain des Transistors 903i+1 verbunden und ein Gate des Transistors 903i ist durch den Widerstand 907i-1 mit dem Gate des Transistors 903i-1 und durch den Widerstand 907i mit einem Gate des Transistors 903i+1 verbunden. Ein erster Source/Drain des Transistors 903N ist mit einem zweiten Source/Drain des Transistors 903N-1 verbunden, ein zweiter Source/Drain des Transistors 903N ist mit dem Erdungskontaktstift 205 des integrierten Schaltkreises 900 verbunden und ein Gate des Transistors 903N ist durch den Widerstand 907N-1 mit einem Gate des Transistors 903N-1 und durch den Widerstand 907N mit der Spannungsquelle 217 verbunden. Außerdem ist für jedes „i“ der Widerstand 905i zwischen den ersten Source/Drain und den zweiten Source/Drain des Transistors 903i geschaltet. Die Widerstände 905i werden verwendet, um einen gewünschten DC-Strompegel in dem Stapel der Transistoren 903i bereitzustellen. Durch das Variieren des Wertes von N kann eine Klemmspannung des ESD-Schutzschaltkreises 901 abgestimmt werden. Zum Beispiel kann durch das Vergrößern des Wertes von N die Klemmspannung des ESD-Schutzschaltkreises 901 vergrößert werden. Dementsprechend kann der Wert von N aufgrund von Auslegungsanforderungen für den ESD-Schutzschaltkreis 901 gewählt werden. Zum Beispiel wird für N = 1 ein ESD-Schutzschaltkreis erhalten, der ähnlich zu dem ESD-Schutzschaltkreis 201 ist. Während eines ESD-Ereignisses wird der ESD-Schutzschaltkreis 901 ähnlich wie der ESD-Schutzschaltkreis 201 betrieben, der weiter oben in Bezug auf 2 beschrieben wird.
  • 10 stellt einen Ablaufplan eines Verfahrens 1000 zum Betreiben eines ESD-Schutzschaltkreises gemäß einigen Ausführungsformen dar. Das Verfahren 1000 wird in Bezug auf den ESD-Schutzschaltkreis 201 beschrieben (siehe 2). Für den Fachmann ist es jedoch selbstverständlich, dass Verfahren ähnlich wie das Verfahren 1000 auch auf die ESD-Schutzschaltkreise 401 bis 901 angewandt werden können. Bei einigen Ausführungsformen beginnt das Verfahren 1000 mit dem Schritt 1001, wo eine erste Bezugsspannung der Bezugsspannungsquelle (wie zum Beispiel der in 2 dargestellten Spannungsquelle 217) an einen Transistor (wie zum Beispiel den in 2 dargestellten Transistor 213) des ESD-Schutzschaltkreises so angelegt wird, dass die erste Bezugsspannung und eine Schwellenspannung des Transistors des ESD-Schutzschaltkreises gegensätzliche Polaritäten aufweisen. Folglich veranlasst die erste Bezugsspannung, dass der Transistor des ESD-Schutzschaltkreises ausgeschaltet wird. Bei einigen Ausführungsformen, bei denen der Transistor des ESD-Schutzschaltkreises ein NMOS-Transistor ist, weist die erste Bezugsspannung eine negative Polarität auf. Im Schritt 1003 tritt ein ESD-Ereignis auf und ein Spannungspuls wird an einer ersten Klemme (wie zum Beispiel dem in 2 dargestellten Eingangskontaktstift 203) empfangen, die mit einer Source/Drain-Klemme des Transistors verbunden ist. Im Schritt 1005 wird der Transistor des ESD-Schutzschaltkreises eingeschaltet, wenn der Spannungspuls und die erste Bezugsspannung gegensätzliche Polaritäten aufweisen. Ein Kanal des Transistors beginnt zu leiten, sobald eine Gatespannung des Transistors eine Schwellenspannung des Transistors erreicht. Im Schritt 1007 bleibt der Transistor des ESD-Schutzschaltkreises ausgeschaltet, wenn der Spannungspuls und die ersten Bezugsspannung die gleiche Polarität aufweisen. Es wird jedoch eine Substratdiode des Transistors eingeschaltet und beginnt, zu leiten. Im Schritt 1009 wird eine Eingangs-/Ausgangsklemme eines Nutzschaltkreises (wie zum Beispiel dem in 2 dargestellten Nutzschaltkreis 105) auf eine zweite Bezugsspannung geklemmt, die niedriger als eine Spannung ist, die den geschützten Schaltkreis beschädigt.
  • Gemäß verschiedenen hier beschriebenen Ausführungsformen können Vorteile einen wirkungsvollen ESD-Schutz umfassen, ohne ein Rauschverhalten und eine Linearität eines Nutzschaltkreises nachteilig zu beeinträchtigen und ohne eine Chipgrundfläche nachteilig zu beeinträchtigen. Zu weiteren Vorteilen zählen die Fähigkeit, eine Klemmspannung eines ESD-Schutzschaltkreises gemäß den Anforderungen des Nutzschaltkreises abzustimmen und die Fähigkeit, einen ESD-Schutzschaltkreis als einen Schalter zu verwenden.
  • Ausführungsformen der vorliegenden Offenbarung werden hier zusammengefasst. Weitere Ausführungsformen können auch aus der Gesamtheit der Beschreibung und der hier eingereichten Ansprüche verstanden werden. Ein allgemeiner Aspekt umfasst einen Schaltkreis zum Schutz gegen elektrostatische Entladungen (ElectroStatic Discharge protection circuit, ESD-Schutzschaltkreis), der umfasst: einen ersten Transistor, der aufweist: einen ersten Source/Drain, der mit der ersten Eingangs-/Ausgangsklemme verbunden ist, einen zweiten Source/Drain, der mit einer ersten Bezugsspannungsquelle verbunden ist, und ein Gate, das mit einer zweiten Bezugsspannungsklemme verbunden ist; einen Gleichstromsperrkreis (Direct Current blocking circuit, DC-Sperrkreis), der aufweist: einen ersten Eingangs-/Ausgangsknoten, der mit der ersten Eingangs-/Ausgangsklemme verbunden ist, einen zweiten Eingangs-/Ausgangsknoten, der konfiguriert ist, um mit einem Nutzschaltkreis verbunden zu werden, und einen dritten Eingangs-/Ausgangsknoten, der mit einem Gate des ersten Transistors verbunden ist. Weitere Ausführungsformen dieses Aspekts umfassen entsprechende Schaltkreise und Systeme, die konfiguriert sind, um die verschiedenen Aktionen der Verfahren auszuführen.
  • Diese Umsetzungen können eines oder mehrere der folgenden Merkmale umfassen. Der ESD-Schutzschaltkreis, in dem der DC-Sperrkreis umfasst: einen ersten Kondensator, der zwischen den ersten Eingangs-/Ausgangsknoten und den dritten Eingangs-/Ausgangsknoten geschaltet ist; und einen zweiten Kondensator, der zwischen den dritten Eingangs-/Ausgangsknoten und den zweiten Eingangs-/Ausgangsknoten geschaltet ist. Der ESD-Schutzschaltkreis, in dem der DC-Sperrkreis umfasst: einen zweiten Transistor, der einen mit der ersten Eingangs-/Ausgangsklemme verbundenen ersten Source/Drain und ein mit der zweiten Bezugsspannungsklemme verbundenes Gate aufweist; und einen ersten Kondensator, der zwischen einen zweiten Source/Drain des zweiten Transistors und den zweiten Eingangs-/Ausgangsknoten geschaltet ist. Der ESD-Schutzschaltkreis, der außerdem einen zweiten Kondensator umfasst, der zwischen den ersten Source/Drain des zweiten Transistors und den zweiten Source/Drain des zweiten Transistors geschaltet ist. Der ESD-Schutzschaltkreis, wobei die erste Bezugsspannungsklemme mit der Erdung verbunden ist. Der ESD-Schutzschaltkreis, der außerdem eine Spannungsquelle umfasst, die einen Ausgang aufweist, der mit der zweiten Bezugsspannungsklemme verbunden ist, wobei die Spannungsquelle konfiguriert ist, um eine Spannung bereitzustellen, die eine Polarität aufweist, die gegensätzlich zu derjenigen einer Schwellenspannung des ersten Transistors ist. Der ESD-Schutzschaltkreis, der außerdem einen Widerstand umfasst, der zwischen das Gate des ersten Transistors und die zweite Bezugsspannungsklemme geschaltet ist. Der ESD-Schutzschaltkreis, der außerdem einen zweiten Transistor umfasst, der aufweist: einen ersten Source/Drain, der dem zweiten Source/Drain des ersten Transistors verbunden ist, einen zweiten Source/Drain, der mit der ersten Bezugsspannungsklemme verbunden ist, und ein Gate, das mit der zweiten Bezugsspannungsklemme verbunden ist. Der ESD-Schutzschaltkreis, der außerdem den Nutzschaltkreis umfasst.
  • Ein weiterer allgemeiner Aspekt umfasst einen integrierten Schaltkreis, der umfasst: eine Eingangskontaktfläche; einen Nutzschaltkreis; und einen Schaltkreis zum Schutz gegen elektrostatische Entladungen (ElectroStatic Discharge protection circuit, ESD-Schutzschaltkreis), der zwischen die Eingangskontaktfläche und eine Eingangs-/Ausgangsklemme des Nutzschaltkreises geschaltet ist. Der ESD-Schutzschaltkreis umfasst: einen Gleichstromsperrkreis (Direct Current blocking circuit, DC-Sperrkreis), der zwischen die Eingangskontaktfläche und die Eingangs-/Ausgangsklemme des Nutzschaltkreises geschaltet ist, und einen ersten Transistor, der aufweist: einen ersten Source/Drain, der mit der Eingangskontaktfläche verbunden ist, einen zweiten Source/Drain, der mit der Erdung verbunden ist, und ein Gate, das an einem ersten Knoten mit dem DC-Sperrkreis verbunden ist. Der integrierte Schaltkreis umfasst außerdem eine Bezugsspannungsquelle, die an dem ersten Knoten mit dem Gate des ersten Transistors verbunden ist, wobei die Bezugsspannungsquelle eine Bezugsspannung bereitstellt, um den ersten Transistor auszuschalten.
  • Diese Umsetzungen können eines oder mehrere der folgenden Merkmale umfassen. Der integrierte Schaltkreis, wobei die Bezugsspannungsquelle konfiguriert ist, um eine Spannung bereitzustellen, die eine Polarität aufweist, die gegensätzlich zu derjenigen einer Schwellenspannung des ersten Transistors ist. Der integrierte Schaltkreis, wobei der ESD-Schutzschaltkreis außerdem einen zweiten Transistor umfasst, der aufweist: einen ersten Source/Drain, der mit dem zweiten Source/Drain des ersten Transistors verbunden ist, einen zweiten Source/Drain, der mit der Erdung verbunden ist, und ein Gate, das mit der Bezugsspannungsquelle verbunden ist. Der integrierte Schaltkreis, in dem der DC-Sperrkreis umfasst: einen ersten Kondensator, der zwischen die Eingangskontaktfläche und den ersten Knoten geschaltet ist; und einen zweiten Kondensator, der zwischen den ersten Knoten und die Eingangs-/Ausgangsklemme des Nutzschaltkreises geschaltet ist. Der integrierte Schaltkreis, in dem der DC-Sperrkreis umfasst: einen zweiten Transistor, der einen mit der ersten Eingangskontaktfläche verbundenen ersten Source/Drain und ein mit der zweiten Bezugsspannungsklemme verbundenes Gate aufweist; und einen Kondensator, der zwischen einen zweiten Source/Drain des zweiten Transistors und die Eingangs-/Ausgangsklemme des Nutzschaltkreises geschaltet ist. Der integrierte Schaltkreis, wobei der ESD-Schutzschaltkreis außerdem eine Vielzahl von Transistoren umfasst, die zwischen den ersten Transistor und die Erdung in Reihe geschaltet sind, wobei ein Gate von jedem Transistor aus der Vielzahl von Transistoren mit der Bezugsspannungsquelle verbunden ist. Der integrierte Schaltkreis, wobei der ESD-Schutzschaltkreis außerdem eine Vielzahl von Widerständen umfasst, wobei jeder Widerstand aus der Vielzahl von Widerständen zwischen ein entsprechendes Gate eines entsprechenden Transistors aus der Vielzahl von Transistoren und die Bezugsspannungsquelle geschaltet ist. Der integrierte Schaltkreis, wobei der ESD-Schutzschaltkreis außerdem eine Vielzahl von Widerständen umfasst, die zwischen die Eingangskontaktfläche und die Bezugsspannungsquelle in Reihe geschaltet sind, wobei jeder Widerstand aus der Vielzahl von Widerständen zwischen Gates von benachbarten Transistoren aus der Vielzahl von Transistoren geschaltet ist. Der integrierte Schaltkreis, der außerdem einen Widerstand umfasst, der zwischen das Gate des ersten Transistors und die Bezugsspannungsquelle geschaltet ist. Der integrierte Schaltkreis, wobei der erste Transistor ein n-dotierter Metall-Oxid-Halbleiter-Feldeffekttransistor ist. Der integrierte Schaltkreis, wobei die Bezugsspannungsquelle eine Ladungspumpe umfasst.
  • Ein weiterer allgemeiner Aspekt umfasst ein Verfahren, das umfasst: Anwenden einer ersten Spannung zwischen einer Gateklemme und einer ersten Source/Drainklemme eines ersten Transistors, wobei der erste Transistor aufweist: die erste Source/Drainklemme, die mit einem ersten Stromversorgungsknoten verbunden ist, und eine zweite Source/Drainklemme, die mit einer Eingangskontaktfläche eines integrierten Schaltkreises verbunden ist, wobei die erste Spannung und eine Schwellenspannung des ersten Transistors gegensätzliche Polaritäten aufweisen; Empfangen eines ESD-Pulses einer ersten Polarität an der Eingangskontaktfläche des integrierten Schaltkreises; und Einschalten des ersten Transistors nach dem Empfang des ESD-Pulses der ersten Polarität, wobei das Einschalten des ersten Transistors ein kapazitives Verbinden des ESD-Pulses der ersten Polarität von der Eingangskontaktfläche des integrierten Schaltkreises mit der Gateklemme des ersten Transistors umfasst.
  • Diese Umsetzungen können eines oder mehrere der folgenden Merkmale umfassen. Das Verfahren umfasst außerdem: Anwenden einer AC-Spannung an der Eingangskontaktfläche des integrierten Schaltkreises; und kapazitives Verbinden der AC-Spannung von der Eingangskontaktfläche mit einem Eingang eines Nutzschaltkreises, der in dem integrierten Schaltkreis angeordnet ist. Das Verfahren, wobei: das kapazitive Verbinden des ESD-Pulses der ersten Polarität ein Verbinden über einen ersten Kondensator umfasst, der zwischen die Eingangskontaktfläche und die Gateklemme des ersten Transistors geschaltet ist; und das kapazitive Verbinden der AC-Spannung ein Verbinden über den ersten Kondensator und über einen zweiten Kondensator umfasst, der zwischen die Gateklemme des ersten Transistors und den Eingang des Nutzschaltkreises geschaltet ist. Das Verfahren umfasst außerdem: Empfangen an der Eingangskontaktfläche des integrierten Schaltkreises eines ESD-Pulses einer zweiten Polarität, die gegensätzlich zur ersten Polarität ist; und Klemmen der Eingangskontaktfläche über eine Bulkdiode des ersten Transistors an den Stromversorgungsknoten.

Claims (23)

  1. ESD-Schutzschaltkreis (201, 401, 501, 601, 701, 801, 901) zum Schutz gegen elektrostatische Entladungen (ElectroStatic Discharge protection circuit, ESD-Schutzschaltkreis), umfassend: einen ersten Transistor (213), der aufweist: einen ersten Source/Drain, der mit einer ersten Eingangs-/Ausgangsklemme (203) verbunden ist, einen zweiten Source/Drain, der mit einer ersten Bezugsspannungsklemme (205) verbunden ist, und ein Gate, das mit einer zweiten Bezugsspannungsklemme verbunden ist; und einen Gleichstromsperrkreis (207, 403, 503, 603) (Direct Current blocking circuit, DC-Sperrkreis), der aufweist: einen ersten Eingangs-/Ausgangsknoten, der mit der ersten Eingangs-/Ausgangsklemme (203) verbunden ist, einen zweiten Eingangs-/Ausgangsknoten, der konfiguriert ist, um mit einem Nutzschaltkreis (105) verbunden zu werden, so dass der Gleichstromsperrkreis (207, 403, 503, 603) einen AC-Signalpfad von der ersten Eingangs-/Ausgangsklemme (203) zu dem Nutzschaltkreis (105) darstellt, und einen dritten Eingangs-/Ausgangsknoten, der mit dem Gate des ersten Transistors (213) verbunden ist.
  2. ESD-Schutzschaltkreis (201, 401, 501, 601, 701, 801, 901) nach Anspruch 1, wobei der Gleichstromsperrkreis (207, 403, 503, 603) umfasst: einen ersten Kondensator (209), der zwischen den ersten Eingangs-/Ausgangsknoten und den dritten Eingangs-/Ausgangsknoten geschaltet ist; und einen zweiten Kondensator (211), der zwischen den dritten Eingangs-/Ausgangsknoten und den zweiten Eingangs-/Ausgangsknoten geschaltet ist.
  3. ESD-Schutzschaltkreis (201, 401, 501, 601, 701, 801, 901) nach Anspruch 1, wobei der Gleichstromsperrkreis (207, 403, 503, 603) umfasst: einen zweiten Transistor (505), der aufweist: einen ersten Source/Drain, der mit der ersten Eingangs-/Ausgangsklemme (203) verbunden ist, und ein Gate, das mit der zweiten Bezugsspannungsklemme verbunden ist; und einen ersten Kondensator, der zwischen einen zweiten Source/Drain des zweiten Transistors (505) und den zweiten Eingangs-/Ausgangsknoten geschaltet ist.
  4. ESD-Schutzschaltkreis (201, 401, 501, 601, 701, 801, 901) nach Anspruch 3, der außerdem einen zweiten Kondensator (605) umfasst, der zwischen den ersten Source/Drain des zweiten Transistors (505) und den zweiten Source/Drain des zweiten Transistors (505) geschaltet ist.
  5. ESD-Schutzschaltkreis (201, 401, 501, 601, 701, 801, 901) nach einem der Ansprüche 1 bis 4, wobei die erste Bezugsspannungsklemme (205) mit der Erdung verbunden ist.
  6. ESD-Schutzschaltkreis (201, 401, 501, 601, 701, 801, 901) nach einem der Ansprüche 1 bis 5, der außerdem eine Spannungsquelle (217) umfasst, die einen Ausgang aufweist, der mit der zweiten Bezugsspannungsklemme verbunden ist, wobei die Spannungsquelle (217) konfiguriert ist, um eine Spannung bereitzustellen, die eine Polarität aufweist, die gegensätzlich zu derjenigen einer Schwellenspannung des ersten Transistors (213) ist.
  7. ESD-Schutzschaltkreis (201, 401, 501, 601, 701, 801, 901) nach einem der Ansprüche 1 bis 6, der außerdem einen Widerstand (215) umfasst, der zwischen das Gate des ersten Transistors (213) und die zweite Bezugsspannungsklemme geschaltet ist.
  8. ESD-Schutzschaltkreis (201, 401, 501, 601, 701, 801, 901) nach einem der Ansprüche 1 bis 7, der außerdem einen weiteren Transistor umfasst, der aufweist: einen ersten Source/Drain, der mit dem zweiten Source/Drain des ersten Transistors (213) verbunden ist, einen zweiten Source/Drain, der mit der ersten Bezugsspannungsklemme (205) verbunden ist, so dass der weitere Transistor in der Verbindung zwischen dem zweiten Source/Drain des ersten Transistors (213) und der ersten Bezugsspannungsklemme (205)angeordnet ist, und ein Gate, das mit der zweiten Bezugsspannungsklemme verbunden ist.
  9. ESD-Schutzschaltkreis (201, 401, 501, 601, 701, 801, 901) nach einem der Ansprüche 1 bis 8, der außerdem den Nutzschaltkreis (105) umfasst.
  10. Integrierter Schaltkreis (200, 400, 500, 600, 700, 800, 900), umfassend: eine Eingangskontaktfläche (203); einen Nutzschaltkreis (105); und einen Schaltkreis (201, 401, 501, 601, 701, 801, 901) zum Schutz gegen elektrostatische Entladungen (ElectroStatic Discharge protection circuit, ESD-Schutzschaltkreis), der zwischen die Eingangskontaktfläche (203) und eine Eingangs-/Ausgangsklemme des Nutzschaltkreises (105) geschaltet ist, wobei der ESD-Schutzschaltkreis (201, 401, 501, 601, 701, 801, 901) umfasst: einen Gleichstromsperrkreis (207, 403, 503, 603) (Direct Current blocking circuit, DC-Sperrkreis), der zwischen die Eingangskontaktfläche (203) und die Eingangs-/Ausgangsklemme des Nutzschaltkreises (105) geschaltet ist, und einen AC-Signalpfad von der Eingangskontaktfläche (203) zu dem Nutzschaltkreis (105) darstellt; und einen ersten Transistor (213), der aufweist: einen ersten Source/Drain, der mit der Eingangskontaktfläche (203) verbunden ist, einen zweiten Source/Drain, der mit einer Erdung (205) verbunden ist, und ein Gate, das an einem ersten Knoten mit dem Gleichstromsperrkreis (207, 403, 503, 603) verbunden ist; und eine Bezugsspannungsquelle (217), die an dem ersten Knoten mit dem Gate des ersten Transistors (213) verbunden ist, wobei die Bezugsspannungsquelle (217) eine Bezugsspannung bereitstellt, um den ersten Transistor (213) auszuschalten.
  11. Integrierter Schaltkreis nach Anspruch 10, wobei die Bezugsspannungsquelle (217) konfiguriert ist, um eine Spannung bereitzustellen, die eine Polarität aufweist, die gegensätzlich zu derjenigen einer Schwellenspannung des ersten Transistors (213) ist.
  12. Integrierter Schaltkreis nach einem der Ansprüche 10 oder 11, wobei der ESD-Schutzschaltkreis (201, 401, 501, 601, 701, 801, 901) außerdem einen weiteren Transistor umfasst, der aufweist: einen ersten Source/Drain, der mit dem zweiten Source/Drain des ersten Transistors (213) verbunden ist, einen zweiten Source/Drain, der mit der Erdung (205) verbunden ist, so dass der weitere Transistor in der Verbindung zwischen dem zweiten Source/Drain des ersten Transistors (213) und der Erdung (205)angeordnet ist, und ein Gate, das mit der Bezugsspannungsquelle (217) verbunden ist.
  13. Integrierter Schaltkreis nach einem der Ansprüche 10 bis 12, wobei der Gleichstromsperrkreis (207, 403, 503, 603) umfasst: einen ersten Kondensator (209), der zwischen die Eingangskontaktfläche (203) und den ersten Knoten geschaltet ist; und einen zweiten Kondensator (211), der zwischen den ersten Knoten und die Eingangs-/Ausgangsklemme des Nutzschaltkreises (105) geschaltet ist.
  14. Integrierter Schaltkreis nach einem der Ansprüche 10 bis 13, wobei der Gleichstromsperrkreis (207, 403, 503, 603) umfasst: einen zweiten Transistor (505), der aufweist: einen ersten Source/Drain, der mit der Eingangskontaktfläche (203) verbunden ist, und ein Gate, das mit der Bezugsspannungsquelle (217) verbunden ist; und einen Kondensator (211), der zwischen einen zweiten Source/Drain des zweiten Transistors und die Eingangs-/Ausgangsklemme des Nutzschaltkreises (105) geschaltet ist.
  15. Integrierter Schaltkreis nach einem der Ansprüche 10 bis 14, wobei der ESD-Schutzschaltkreis (201, 401, 501, 601, 701, 801, 901) außerdem eine Vielzahl von Transistoren (8031,...,N) umfasst, die zwischen den ersten Transistor (8031) und die Erdung (205) in Reihe geschaltet sind, wobei ein Gate von jedem Transistor aus der Vielzahl von Transistoren mit der Bezugsspannungsquelle (217) verbunden ist.
  16. Integrierter Schaltkreis nach Anspruch 15, wobei der ESD-Schutzschaltkreis außerdem eine Vielzahl von Widerständen (8071,...,N) umfasst, wobei jeder Widerstand aus der Vielzahl von Widerständen zwischen ein entsprechendes Gate eines entsprechenden Transistors aus der Vielzahl von Transistoren und die Bezugsspannungsquelle (217) geschaltet ist.
  17. Integrierter Schaltkreis nach Anspruch 15, wobei der ESD-Schutzschaltkreis (201, 401, 501, 601, 701, 801, 901) außerdem eine Vielzahl von Widerständen (9071,...,N) umfasst, die zwischen die Eingangskontaktfläche (203) und die Bezugsspannungsquelle (217) in Reihe geschaltet sind, wobei jeder Widerstand aus der Vielzahl von Widerständen zwischen Gates von benachbarten Transistoren aus der Vielzahl von Transistoren geschaltet ist.
  18. Integrierter Schaltkreis nach einem der Ansprüche 10 bis 17, der außerdem einen Widerstand (215) umfasst, der zwischen das Gate des ersten Transistors (213) und die Bezugsspannungsquelle (217) geschaltet ist.
  19. Integrierter Schaltkreis nach einem der Ansprüche 10 bis 18, wobei der erste Transistor ein n-dotierter Metall-Oxid-Halbleiter-Feldeffekttransistor ist.
  20. Integrierter Schaltkreis nach einem der Ansprüche 10 bis 19, wobei die Bezugsspannungsquelle (217) eine Ladungspumpe umfasst.
  21. Verfahren, umfassend: Anwenden einer ersten Spannung zwischen einer Gateklemme und einer ersten Source/Drainklemme eines ersten Transistors (213), wobei der erste Transistor (213) aufweist: die erste Source/Drainklemme, die mit einem ersten Stromversorgungsknoten (205) verbunden ist, und eine zweite Source/Drainklemme, die mit einer Eingangskontaktfläche (203) eines integrierten Schaltkreises verbunden ist, wobei die erste Spannung und eine Schwellenspannung des ersten Transistors (213) gegensätzliche Polaritäten aufweisen; Empfangen eines ESD-Pulses einer ersten Polarität an der Eingangskontaktfläche (203) des integrierten Schaltkreises; Einschalten des ersten Transistors (213) nach dem Empfang des ESD-Pulses der ersten Polarität, wobei das Einschalten des ersten Transistors (213) ein kapazitives Verbinden des ESD-Pulses der ersten Polarität von der Eingangskontaktfläche (203) des integrierten Schaltkreises mit der Gateklemme des ersten Transistors (213) umfasst; Anwenden einer AC-Spannung an der Eingangskontaktfläche (203) des integrierten Schaltkreises; und kapazitives Verbinden der AC-Spannung von der Eingangskontaktfläche (203) mit einem Eingang eines Nutzschaltkreises (105), der in dem integrierten Schaltkreis angeordnet ist.
  22. Verfahren nach Anspruch 21, wobei: das kapazitive Verbinden des ESD-Pulses der ersten Polarität ein Verbinden über einen ersten Kondensator (209) umfasst, der zwischen die Eingangskontaktfläche (203) und die Gateklemme des ersten Transistors (213) geschaltet ist; und das kapazitive Verbinden der AC-Spannung ein Verbinden über den ersten Kondensator (209) und über einen zweiten Kondensator (211) umfasst, der zwischen die Gateklemme des ersten Transistors (213) und den Eingang des Nutzschaltkreises (105) geschaltet ist.
  23. Verfahren nach einem der Ansprüche 21 oder 22, das außerdem umfasst: Empfangen an der Eingangskontaktfläche (203) des integrierten Schaltkreises eines ESD-Pulses einer zweiten Polarität, die gegensätzlich zur ersten Polarität ist; und Klemmen der Eingangskontaktfläche (203) über eine Bulkdiode des ersten Transistors (213) an den ersten Stromversorgungsknoten.
DE102016218598.5A 2015-09-30 2016-09-27 Vorrichtung und Verfahren für einen ESD-Schutz eines Halbleiters Active DE102016218598B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/871,007 US20170092637A1 (en) 2015-09-30 2015-09-30 Semiconductor ESD Protection Device and Method
US14/871,007 2015-09-30

Publications (2)

Publication Number Publication Date
DE102016218598A1 DE102016218598A1 (de) 2017-03-30
DE102016218598B4 true DE102016218598B4 (de) 2021-04-29

Family

ID=58282224

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016218598.5A Active DE102016218598B4 (de) 2015-09-30 2016-09-27 Vorrichtung und Verfahren für einen ESD-Schutz eines Halbleiters

Country Status (3)

Country Link
US (2) US20170092637A1 (de)
KR (1) KR101959110B1 (de)
DE (1) DE102016218598B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892756B2 (en) * 2017-12-26 2021-01-12 Texas Instruments Incorporated Reducing noise effects in electrostatic discharge circuits
US11469717B2 (en) * 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress
KR20220041367A (ko) 2020-09-25 2022-04-01 삼성전자주식회사 정전기 보호 회로, 및 이를 포함하는 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172861B1 (en) * 1996-03-29 2001-01-09 Citizen Watch Co., Ltd. Protection circuit for semiconductor device
US20060238935A1 (en) * 2003-09-26 2006-10-26 Sommer Michael B Electrostatic discharge-protected integrated circuit
US20070002507A1 (en) * 2005-07-01 2007-01-04 O Hugh S ESD device with low trigger voltage and low leakage

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3983067B2 (ja) * 2001-03-19 2007-09-26 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の静電保護回路
KR20040041149A (ko) * 2001-07-05 2004-05-14 사르노프 코포레이션 멀티 핑거 턴온을 위해 동시에 분배되는 셀프-바이어싱을갖는 정전기 방전（ｅｓｄ）보호 장치
US6785110B2 (en) * 2001-10-12 2004-08-31 Polyphaser Corporation Rf surge protection device
JP4843927B2 (ja) * 2004-10-13 2011-12-21 ソニー株式会社 高周波集積回路
US8144441B2 (en) * 2006-08-30 2012-03-27 Triquint Semiconductor, Inc. Electrostatic discharge protection circuit for compound semiconductor devices and circuits
US7529071B2 (en) * 2006-09-27 2009-05-05 Agere Systems Inc. Circuit for selectively bypassing a capacitive element
US8461903B1 (en) * 2009-09-11 2013-06-11 Rf Micro Devices, Inc. SOI switch enhancement
US8729952B2 (en) * 2012-08-16 2014-05-20 Triquint Semiconductor, Inc. Switching device with non-negative biasing
JP5996378B2 (ja) * 2012-11-01 2016-09-21 ルネサスエレクトロニクス株式会社 高周波スイッチ回路
KR20140067478A (ko) * 2012-11-26 2014-06-05 삼성전기주식회사 Esd 보호기능을 갖는 고주파 입력 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172861B1 (en) * 1996-03-29 2001-01-09 Citizen Watch Co., Ltd. Protection circuit for semiconductor device
US20060238935A1 (en) * 2003-09-26 2006-10-26 Sommer Michael B Electrostatic discharge-protected integrated circuit
US20070002507A1 (en) * 2005-07-01 2007-01-04 O Hugh S ESD device with low trigger voltage and low leakage

Also Published As

Publication number Publication date
DE102016218598A1 (de) 2017-03-30
KR20170039594A (ko) 2017-04-11
US20190287960A1 (en) 2019-09-19
KR101959110B1 (ko) 2019-03-15
US20170092637A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
DE102011056317B4 (de) Halbleiter-ESD-Schaltung und Verfahren
DE102015223713B4 (de) Vorrichtung zum ESD-Schutz und Herstellungsverfahren
DE102017104522B4 (de) Vorrichtung und Verfahren für aktiv gesteuerten Schutz vor transienter Überlast mit Falsch-Bedingung-Abschaltung
DE102010030064B4 (de) Schutzschaltung
DE102007040875B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
DE102015212952A1 (de) Schutzschaltungen und Schutzvorrichtungen gegen transiente Spannungen
DE102010045325B4 (de) ESD-Schutzschaltung
DE102018208547B4 (de) Schutzeinrichtung für elektrostatische Entladung
DE102017112963A1 (de) Schaltungen, Einrichtungen und Verfahren zum Schutz vor transienten Spannungen
DE102016218598B4 (de) Vorrichtung und Verfahren für einen ESD-Schutz eines Halbleiters
DE102012014860A1 (de) ESD-Schutz
EP3021444A1 (de) Schaltung zum schutz vor überspannungen
DE102007042103A1 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zur Ableitung von elektrostatischen Entladungen
WO2005041375A2 (de) Aktive schutzschaltungsanordnung
DE102017125802A1 (de) Elektronikschaltkreis, integrierter Schaltkreis und Motoranordnung
DE102019005852A1 (de) Isolationsarchitektur
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
DE102012108105A1 (de) Schutzschaltung und Verfahren zum Schutz einer Schaltung
DE102016108231A1 (de) Schalter
DE102020104129A1 (de) Logikpufferschaltung und verfahren
DE60224361T2 (de) Leistungs-MOSFET mit Schutz gegen ESD
DE102015104409B4 (de) Halbleiter-Anordnung mit ESD-Schutzschaltung
DE202017004715U1 (de) Schaltung zur Dämpfung von Versorgungsspannungsinduzierten Schwingungen im Eingangskreis eines Gleichspannungswandlers
EP1744531B1 (de) Schutzschaltung für eine Einrichtung zur Einkopplung einer Fernspeisespannung
DE102023112485A1 (de) Esd-schutz für multi-die-integrierte schaltungen (ics) mit integrierten passiven vorrichtungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative