DE102011109596A1 - Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen - Google Patents

Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen Download PDF

Info

Publication number
DE102011109596A1
DE102011109596A1 DE102011109596A DE102011109596A DE102011109596A1 DE 102011109596 A1 DE102011109596 A1 DE 102011109596A1 DE 102011109596 A DE102011109596 A DE 102011109596A DE 102011109596 A DE102011109596 A DE 102011109596A DE 102011109596 A1 DE102011109596 A1 DE 102011109596A1
Authority
DE
Germany
Prior art keywords
effect transistor
terminal
field effect
circuit arrangement
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011109596A
Other languages
English (en)
Other versions
DE102011109596B4 (de
Inventor
Wolfgang Reinprecht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102011109596.2A priority Critical patent/DE102011109596B4/de
Priority to CN201280037950.0A priority patent/CN103765715B/zh
Priority to PCT/EP2012/064887 priority patent/WO2013020853A1/de
Priority to JP2014523299A priority patent/JP5771330B2/ja
Priority to KR1020147004874A priority patent/KR101606298B1/ko
Priority to US14/237,165 priority patent/US9397495B2/en
Publication of DE102011109596A1 publication Critical patent/DE102011109596A1/de
Application granted granted Critical
Publication of DE102011109596B4 publication Critical patent/DE102011109596B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

Eine Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen umfasst eine Ableitvorrichtung (ECL), die geeignet ist, eine elektrostatische Entladung zwischen einem ersten Anschlusskontakt (IO) und einem zweiten Anschlusskontakt (VDD, VSS) abzuleiten, und eine Kompensationsvorrichtung (1). Die Kompensationsvorrichtung (1) weist eine Serienschaltung eines ersten Widerstands (RS) und eines Feldeffekttransistors (T1) auf, die zwischen dem ersten Anschlusskontakt (IO) und den zweiten Anschlusskontakt (VDD, VSS) geschaltet ist. Ein Verbindungsknoten (K1) zwischen dem ersten Widerstand (RS) und dem Feldeffekttransistor (T1) ist über eine RC-Serienschaltung (RF, OF) mit dem Gate-Anschluss (G1) des Feldeffekttransistors (T1) verbunden.

Description

  • Die Erfindung betrifft eine Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen.
  • Integrierte Schaltungen können durch elektrostatische Entladungen ernsthaft beschädigt oder sogar zerstört werden. Durch eine elektrostatischen Entladung, englisch: Electrostatic Discharge, ESD, wird zum Beispiel an einem Anschlusskontakt der integrierten Schaltung eine Überspannung generiert, welche einen hohen Stromfluss durch die Schaltung bewirken kann. Wenn einzelne Bauteile der integrierten Schaltung nicht für einen solchen hohen Stromfluss ausgelegt sind, kann es zur Beschädigung dieses Bauteils und damit unter Umständen der gesamten integrierten Schaltung kommen.
  • Aus diesem Grund werden vermehrt in integrierten Schaltungen ESD-Schutzeinrichtungen eingesetzt, die beim Auftreten einer elektrostatischen Entladung einen gesonderten Strompfad zur Ableitung der Entladung bilden. Solche Schutzschaltungen werden beispielsweise getriggert durch das Überschreiten einer Schwellspannung oder das Auftreten von pulsförmigen Überspannungen.
  • Um einen ausreichenden Schutz gegen elektrostatische Entladungen zu erhalten, werden entsprechende Triggerschaltungen mit hoher Empfindlichkeit eingesetzt. Jedoch können beim Auftreten eines ESD-Pulses zeitlich vor dem eigentlichen Überspannungspuls Spannungserhöhungen auftreten, welche die Zuverlässigkeit der Schutzschaltung beeinträchtigen. Solche Spannungsüberhöhungen können auch insbesondere in Tests beziehungsweise bei Testgeräten auftreten, mit denen die ESD-Festigkeit einer integrierten Schaltung überprüft wird. Dies kann dazu führen, dass die Aussagekräftigkeit solcher Tests eingeschränkt ist. weiterhin ist es möglich, dass das Ansprechverhalten einer herkömmlichen ESD-Schutzschaltung ungenügend ist und dadurch die integrierte Schaltung mit eingeschränkter Zuverlässigkeit gegen elektrostatische Entladungen geschützt ist.
  • Eine zu lösende Aufgabe besteht darin, ein zuverlässigeres Konzept zum Schutz gegen elektrostatische Entladungen anzugeben.
  • Diese Aufgabe wird mit dem Gegenstand des unabhängigen Patentanspruchs gelöst. Ausgestaltungsformen und Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • Beispielsweise umfasst eine Ausführungsform einer Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen neben einer Ableitvorrichtung, die geeignet ist, eine elektrostatische Entladung zwischen einem ersten Anschlusskontakt und einem zweiten Anschlusskontakt abzuleiten, zusätzlich eine Kompensationsvorrichtung, die zwischen den ersten und zweiten Anschlusskontakt geschaltet ist. Die Ableitvorrichtung weist beispielsweise einen Ableittransistor mit separater oder integrierter Triggerung auf. Die Kompensationsvorrichtung ist beispielsweise eingerichtet, einen Spannungsverlauf zwischen dem ersten und dem zweiten Anschlusskontakt zu überwachen und Überspannungen, beispielsweise aufgrund von Ladungen im Vorfeld einer elektrostatischen Entladung abzuleiten. Eine eigentliche elektrostatische Entladung wird jedoch vorzugsweise durch die Ableitvorrichtung abgeleitet. Insbesondere ist das Ansprechverhalten der Ableitvorrichtung wegen der abgeleiteten Vor-Ladungen verbessert.
  • Gemäß einer Ausführungsform der Schaltungsanordnung weist die Kompensationsvorrichtung eine Serienschaltung eines ersten Widerstands und eines Feldeffekttransistors auf, die zwischen dem ersten Anschlusskontakt und den zweiten Anschlusskontakt geschaltet ist. Ein Verbindungsknoten zwischen dem ersten Widerstand und dem Feldeffekttransistor ist über eine RC-Serienschaltung, die einen zweiten Widerstand und einen Kondensator umfasst, mit dem Gate-Anschluss des Feldeffekttransistors verbunden.
  • Wenn im Betrieb der Schaltungsanordnung der Feldeffekttransistor durch eine entsprechende Spannung am Gate-Anschluss aufgesteuert wird, kann eine Überspannung, beispielsweise aufgrund einer Vor-Ladung des ersten Anschlusskontakts, über den ersten Widerstand und die gesteuerte Strecke des Feldeffekttransistors gesteuert zum zweiten Anschlusskontakt abgeleitet werden. Insbesondere erfolgt eine Ableitung über einen Ableitstrom, der insbesondere durch einen Wert des ersten Widerstands bestimmt ist. Beispielswiese wird für den ersten Widerstand ein Wert von höchstens einem Kiloohm gewählt, um sowohl eine Strombegrenzung für den Feldeffekttransistor zu erreichen als auch eine ausreichende und zuverlässige Ableitung der Überspannung zu ermöglichen.
  • Die Überspannung oder Vor-Ladespannung aufgrund einer Vor-Ladung des ersten Anschlusskontakts liegt beispielsweise in der Größenordnung von einigen zehn Volt. im ungünstigsten Fall kann die Vorspannung bis knapp unterhalb der Durchbruchspannung der ESD Schutzschaltung ansteigen.
  • Durch den ersten Widerstand, welcher eine Strombegrenzung für die gesteuerte Strecke des Feldeffekttransistors bewirkt, wird beispielsweise auch ein Spannungsrückschlag, englisch Snap back, des Feldeffekttransistors verhindert.
  • Der Kondensator der RC-Serienschaltung wirkt wie eine Millerkapazität, welche bewirkt, dass niederfrequente Spannungen am ersten Anschlusskontakt den Feldeffekttransistor aufsteuern können, während höherfrequente Signale herausgefiltert werden und dadurch nicht zu einem Aufsteuern des Feldeffekttransistors führen. Insbesondere wirkt beispielsweise eine Vor-Ladespannung zeitlich im Vergleich zu einem ESD-Puls wie eine Gleichspannung, da die Vor-Ladung eine höhere Zeitdauer aufweist als der eigentliche ESD-Puls.
  • Beim Aufsteuern des Feldeffekttransistors wird beispielsweise die Spannung am ersten Anschlusskontakt bis wenigstens zur Schwellspannung des Feldeffekttransistors entladen.
  • In verschiedenen Ausführungsformen ist die RC-Serienschaltung derart dimensioniert, dass ein Puls einer elektrostatischen Entladung am ersten Anschlusskontakt bezüglich des Gate-Anschlusses des Feldeffekttransistors herausgefiltert wird. Beispielsweise beträgt die Anstiegszeit eines ESD-Pulses etwa 20 Nanosekunden. Der Kondensator und der zweite Widerstand können hierbei so dimensioniert werden, dass sich eine Zeitkonstante der RC-Serienschaltung ergibt, die länger ist als eine übliche Anstiegszeit eines ESD-Pulses.
  • In weiteren Ausführungsformen ist die RC-Serienschaltung derart dimensioniert, dass eine Flanke eines Nutzsignals, insbesondere mit einer vorbekannten Anstiegsrate, am ersten Anschlusskontakt bezüglich des Gate-Anschlusses des Feldeffekttransistors herausgefiltert wird. Beispielsweise ist der erste Anschlusskontakt ein Eingabe-/Ausgabeanschluss, über den pulsförmige Nutzsignale übertragen werden. Die Signalform solcher pulsförmiger Nutzsignale ist üblicherweise in gewissen Grenzen definiert, so dass die Anstiegszeit einer Signalflanke des Nutzsignals zumindest ungefähr bekannt ist. Der Kondensator und der zweite Widerstand können dementsprechend so gewählt werden, dass das pulsförmige Nutzsignal aufgrund der Flankensteilheit nicht an den Gate-Anschluss des Feldeffekttransistors gelangt und somit ein Aufsteuern des Feldeffekttransistors aufgrund des Nutzsignals ausgeschlossen wird.
  • Die Dimensionierung der RC-Serienschaltung kann insbesondere sowohl hinsichtlich eines ESD-Pulses als auch hinsichtlich eines pulsförmigen Nutzsignals erfolgen, so dass für beide Fälle das gewünschte Verhalten erzielt wird.
  • Der zweite Anschlusskontakt ist in verschiedenen Ausführungsformen der Schaltungsanordnung ein Bezugspotentialanschluss oder ein Versorgungspotentialanschluss. Beispielsweise ist der Feldeffekttransistor als n-Kanalfeldeffekttransistor ausgeführt, wobei in diesem Fall eine Ableitung vom ersten Anschlusskontakt zu einem zweiten Anschlusskontakt durchgeführt wird, der als Bezugspotentialanschluss oder Masseanschluss ausgeführt ist. In anderen Ausführungsformen ist der Feldeffekttransistor als p-Kanalfeldeffekttransistor ausgeführt, wobei in diesem Fall eine Ableitung zu einem Versorgungspotentialanschluss erfolgt.
  • Der Feldeffekttransistor kann für Niedervoltanwendungen oder für Hochvoltanwendungen geeignet sein. In Abhängigkeit der sich entwickelnden Technologien betreffen Niedervoltanwendungen beispielsweise maximale Spannungen am Gate-Anschluss des Feldeffekttransistors von 5 Volt, 3,3 Volt oder 1,8 Volt. Im Allgemeinen kann jedoch ein Hochvoltbereich als Gegensatz zum Niedervoltbereich dadurch definiert werden, dass eine zu erwartende Betriebsspannung einer Schaltung, insbesondere einer integrierten Schaltung über der Durchbruchspannung des Gate-Oxids des Feldeffekttransistors liegt. Für den Fall einer Hochvoltanwendung kann es demnach wünschenswert sein, eine Spannungsbegrenzung am Gate-Anschluss des Feldeffekttransistors vorzunehmen.
  • Dementsprechend weist bei einer Ausführungsform der Schaltungsanordnung die Kompensationsvorrichtung einen Spannungsbegrenzer auf, der zwischen den Gate-Anschluss des Feldeffekttransistors und den zweiten Anschlusskontakt geschaltet ist. Der Spannungsbegrenzer ist eingerichtet, eine Gatespannung des Feldeffekttransistors kleiner als eine Gatedurchbruchspannung des Feldeffekttransistors zu halten. Dadurch kann auch bei Hochvoltanwendungen ein sicherer und zuverlässiger Betrieb der Schaltungsanordnung gewährleistet werden.
  • Beispielsweise weist der Spannungsbegrenzer hierzu in verschiedenen Ausführungsformen eine Serienschaltung von mehreren Dioden oder als Diode verschalteten Transistoren auf. Jede dieser Dioden beziehungsweise jeder dieser als Diode verschalteten Transistoren weist hierbei eine definierte Durchlassspannung auf, wodurch sich als Begrenzungswert am Gate-Anschluss des Feldeffekttransistors die Summe der einzelnen Durchlassspannungen ergibt. Folglich kann auf der Basis einer gewünschten Begrenzungsspannung und einer bekannten Durchlassspannung die Zahl der notwendigen Dioden beziehungsweise als Diode verschalteter Transistoren ermittelt werden.
  • In verschiedenen Ausführungsformen ist die Schaltungsanordnung dafür eingerichtet, eine integrierte Schaltung insbesondere im nicht eingebauten Zustand zu schützen, während im eingebauten Zustand kein solcher Schutz gewünscht oder notwendig ist. Beispielsweise ist ein Schutz gegen elektrostatische Entladungen aufgrund von Berührung eines Anschlusskontakts durch einen Menschen vorwiegend im nicht eingebauten Zustand der integrierten Schaltung notwendig.
  • In einer weiteren Ausführungsform weist die Schaltungsanordnung beispielsweise eine Deaktivierungseinrichtung auf, die eingerichtet ist, auf der Basis eines Deaktivierungssignals den Gate-Anschluss des Feldeffekttransistors und den zweiten Anschlusskontakt zu verbinden, insbesondere niederohmig zu verbinden. Durch das Verbinden des Gate-Anschlusses mit dem zweiten Anschlusskontakt wird ein Aufsteuern des Feldeffekttransistors und damit das Erzeugen eines leitenden Kanals zwischen dem ersten und dem zweiten Anschlusskontakt verhindert. Dementsprechend kann die Kompensationsvorrichtung durch ein entsprechendes Deaktivierungssignal deaktiviert werden.
  • Beispielsweise weist die Deaktivierungseinrichtung einen Transistorschalter auf, der den Gate-Anschluss des Feldeffekttransistors mit dem zweiten Anschlusskontakt verbindet. Demnach wird die Kompensationsvorrichtung deaktiviert, wenn der Transistorschalter aufgesteuert wird.
  • In verschiedenen Ausführungsformen ist der Transistorschalter hierbei durch einen Biasstrom steuerbar. Beispielsweise wird ein solcher Biasstrom von einer Biasstromquelle geliefert, welche beispielsweise Teil einer zu schützenden integrierten Schaltung sein kann. Insbesondere wird der Biasstrom, der den Schalttransistor aufsteuert, beim Vorliegen einer ausreichenden Betriebsspannung geliefert.
  • Der Transistorschalter kann auch auf der Basis einer Spannung an einem Versorgungspotentialanschluss steuerbar sein. Beispielsweise ist eine Power-on-Reset, POR-Schaltung vorgesehen, welche beim Vorliegen einer ausreichenden Betriebsspannung ein entsprechendes digitales Signal liefert, welches einen Betriebszustand der Schaltung anzeigt. Der Transistorschalter kann durch dieses digitale Signal aufgesteuert werden, um die Kompensationsvorrichtung zu deaktivieren.
  • Die verschiedenen beschriebenen Ausführungsformen können beliebig kombiniert werden, um eine jeweils an den Einsatzzweck angepasste Schaltungsanordnung, insbesondere eine angepasste Kompensationsvorrichtung zu erhalten.
  • Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Elemente tragen hierbei gleiche Bezugszeichen. Erläuterungen und Erklärungen für Elemente einer Figur gelten auch für Elemente mit gleichen Bezugszeichen in den nachfolgenden Figuren.
  • Es zeigen:
  • 1 eine Ausführungsform einer Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen,
  • 2 eine weitere Ausführungsform einer Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen,
  • 3 eine weitere Ausführungsform einer Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen, und
  • 4 eine weitere Ausführungsform einer Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen.
  • 1 zeigt eine Ausführungsform einer Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen, bei der zwischen einem ersten Anschlusskontakt 10 und einem zweiten Anschlusskontakt VSS eine Ableitvorrichtung ECL geschaltet ist. Der erste Anschlusskontakt ist beispielsweise ein Eingabe/Ausgabeanschluss, während der zweite Anschlusskontakt VSS beispielsweise ein Bezugspotentialanschluss oder Masseanschluss ist. Ferner ist zwischen den ersten und den zweiten Anschlusskontakt IO, VSS eine Kompensationsvorrichtung 1 geschaltet, die eine Serienschaltung aus einem ersten Widerstand RS und einem n-Kanalfeldeffekttransistor T1 aufweist. Hierbei ist der erste Widerstand mit einem ersten Anschluss an dem ersten Anschlusskontakt IO und mit einem zweiten Anschluss an den Drainanschluss des Transistors T1 angeschlossen, während der Sourceanschluss des Transistors T1 mit dem zweiten Anschlusskontakt VSS verbunden ist. Ein Verbindungsknoten K1 zwischen dem ersten Widerstand RS und dem Transistor T1 ist über eine RC-Serienschaltung aus einem zweiten Widerstand RF und einem Kondensator CF mit dem Gate-Anschluss G1 des Transistors T1 verbunden.
  • Die Ableitvorrichtung ECL ist eingerichtet, eine elektrostatische Entladung, beispielsweise aufgrund eines ESD-Ereignisses zwischen dem ersten Anschlusskontakt IO und dem zweiten Anschlusskontakt VSS abzuleiten. Die Ableitvorrichtung weist hierzu beispielsweise einen üblichen Ableittransistor in Feldeffekt- oder Bipolartechnik, oder ein anderes bekanntes Halbleiterelement zum Ableiten hoher Spannungen auf. Ferner kann eine solche Ableitvorrichtung in verschiedenen Ausführungsformen eine entsprechende Triggervorrichtung umfassen, die ein Durchsteuern des Ableitelements beim Anlegen einer entsprechenden Spannung oder Auftreten eines entsprechenden Pulses am ersten Anschlusskontakt IO bewirkt.
  • Sowohl beim Testen der Funktionsfähigkeit der Ableitvorrichtung ECL als auch beim Auftreten eines tatsächlichen ESD-Pulses am ersten Anschlusskontakt IO kann es zu einer so genannten Vor-Ladung am ersten Anschlusskontakt IO kommen, beispielsweise durch Annähern einer geladenen Quelle, wodurch sich eine Vorladespannung am ersten Anschlusskontakt IO ausbildet. Eine solche Vorladespannung weist im Vergleich zu einem üblicherweise schnell auftretenden ESD-Puls lediglich niedrige Frequenzanteile auf. Die RC-Serienschaltung RF, CF ist dabei derart dimensioniert, dass die niedrigeren Frequenzanteile der Vorladespannung über den Kondensator CF, der als Millerkapazität wirkt, an den Gate-Anschluss G1 des Transistors T1 gelangen und die gesteuerte Strecke des Transistors T1 aufsteuern. Die Vor-Ladung beziehungsweise die Vor-Ladespannung kann dann über den ersten Widerstand RS und den offen gesteuerten Transistor T1 zum zweiten Anschlusskontakt VSS abfließen. Dementsprechend wird die Spannung am ersten Anschlusskontakt mindestens auf die Schwellenspannung des Transistors T1 reduziert.
  • Wenn nach oder mit dem Ableiten der Vor-Ladespannung der eigentliche ESD-Puls auftritt, kann dieser von der Ableitvorrichtung besser erkannt werden, so dass eine Ableitung des ESD-Pulses mit hoher Zuverlässigkeit erfolgt. zudem kann die Triggerung in der Ableitvorrichtung schneller erfolgen, so dass ein möglicher Fehlerzustand aufgrund des ESD-Pulses schnell beseitigt wird. Die Spannung aufgrund des ESD-Pulses kann wegen der Filterwirkung der RC-Serienschaltung RF, CF nicht an den Gate-Anschluss G1 gelangen, so dass es nicht zu einer unerwünschten Aufsteuerung des Transistors T1 beim eigentlichen ESD-Puls kommt.
  • Die RC-Schaltung RF, CF ist in verschiedenen Ausführungsformen insbesondere derart dimensioniert, dass weder ein ESD-Puls noch eine Flanke eines pulsförmigen Nutzsignals am ersten Anschlusskontakt IO zu einer Aufsteuerung des Transistors T1 führt. Dazu ist insbesondere eine Zeitkonstante der RC-Serienschaltung RF, CF durch entsprechende Dimensionierung des Widerstands und der Kapazität so gewählt, dass diese Zeitkonstante größer beziehungsweise länger ist als eine zu erwartende Anstiegsdauer einer Taktflanke beziehungsweise eines ESD-Pulses. Ferner kann bei der Dimensionierung der RC-Serienschaltung RF, CF auch eine Kapazität zwischen Gate und Drain des Transistors T1 berücksichtigt werden. Die RC-Serienschaltung RF, CF wirkt dementsprechend wie ein Tiefpass zwischen dem ersten Anschlusskontakt und dem Gate-Anschluss G1.
  • Mit der RC-Schaltung RF, CF können insbesondere transiente Verläufe einer Vor-Ladespannung am ersten Anschlusskontakt IO an den Gate-Anschluss G1 geführt werden, um den Feldeffekttransistor T1 aufzusteuern und die Vor-Ladespannung abzuleiten.
  • Beispielswiese wird für den ersten Widerstand RS ein Wert von höchstens einem Kiloohm gewählt, um sowohl eine Strombegrenzung für den Feldeffekttransistor T1 zu erreichen als auch eine ausreichende und zuverlässige Ableitung einer Überspannung zu ermöglichen. Durch den ersten Widerstand RS, welcher eine Strombegrenzung für die gesteuerte Strecke des Feldeffekttransistors bewirkt, wird beispielsweise auch ein Spannungsrückschlag, englisch Snap back, des Feldeffekttransistors T1 verhindert.
  • 2 zeigt eine weitere Ausführungsform einer Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen, welche insbesondere eine Weiterbildung der in 1 dargestellten Ausführungsform bildet. In Ergänzung zu den in 1 dargestellten Elementen weist die Kompensationsvorrichtung 1 eine Spannungsbegrenzer 2 auf, der zwischen dem Gate-Anschluss G1 des Transistors T1 und dem zweiten Anschlusskontakt VSS geschaltet ist. Der Spannungsbegrenzer 2 weist eine Serienschaltung von mehreren als Diode verschalteten Transistoren T2, T3, T4 auf. Die Transistoren T2, T3, T4 sind beispielsweise als n-Kanal Feldeffekttransistoren ausgeführt.
  • Die Kompensationsvorrichtung 1 umfasst ferner eine Deaktivierungseinrichtung 3, welche einen Transistorschalter T5 umfasst, der den Gate-Anschluss G1 mit dem zweiten Anschlusskontakt VSS verbindet. Der Transistorschalter T5 ist in einem Stromspiegel mit einem weiteren Transistor T6 verschaltet, dessen gesteuerte Strecke von einer Biasstromquelle 4 gespeist wird. Die Biasstromquelle 4 ist mit einem Versorgungspotentialanschluss VDD verbunden.
  • Durch den Spannungsbegrenzer 2 beziehungsweise die Transistoren T2, T3, T4 wird erreicht, dass die Gatespannung am Gate-Anschluss G1 nur auf einen Wert ansteigen kann, der der Summe der Durchlassspannungen der Transistoren T2, T3, T4 entspricht. Dadurch kann verhindert werden, dass die Gatespannung am Gate-Anschluss G1 höher ansteigt als eine zulässige Gatedurchbruchspannung, bei der eine Gateoxidschicht des Transistors T1 beschädigt oder zerstört wird. Eine solche Spannungsbegrenzung kann insbesondere dann wünschenswert sein, wenn auch im regulären Betrieb der Schaltungsanordnung beziehungsweise einer zu schützenden integrierten Schaltung Spannungen auftreten können, die höher als die genannte Gatedurchbruchspannung des Transistors T1 sind.
  • Vorliegend sind lediglich drei Transistoren T2, T3, T4 dargestellt, jedoch können zur Festlegung der Spannungsbegrenzung auch weitere Transistoren als Diode verschaltet in Serie geschaltet werden, um eine gewünschte Begrenzungsspannung zu erreichen. Bei entsprechender Dimensionierung des Transistors T1, insbesondere mit Bezug auf dessen Gatedurchbruchspannung, kann auf den Spannungsbegrenzer 2 auch verzichtet werden.
  • Mit der Deaktivierungseinrichtung 3 kann durch Aufsteuern des Transistors T5 eine niederohmige Verbindung zwischen dem Gate-Anschluss G1 und dem zweiten Anschlusskontakt VSS hergestellt werden. Dadurch wird ein Aufsteuern des Transistors T1 und das Ausbilden eines leitenden Kanals verhindert. Dementsprechend wird die Kompensationsvorrichtung 1 bezüglich der Ableitfähigkeit deaktiviert.
  • Beispielsweise ist es gewünscht, im Betrieb der zu schützenden integrierten Schaltung ein Ableiten von Spannungen am ersten Anschlusskontakt IO zu verhindern. Dazu wird beim Anlegen einer entsprechenden Versorgungsspannung an den Versorgungspotentialanschluss VDD über die Biasstromquelle 4 ein entsprechender Biasstrom erzeugt, welcher ein Aufsteuern des Transistors T6 und wegen der Stromspiegelschaltung des Transistors T5 bewirkt. Folglich wird die Kompensationsvorrichtung 1 beim Vorliegen eines entsprechenden Biasstroms als Deaktivierungssignal beziehungsweise beim Vorliegen einer entsprechenden Versorgungsspannung deaktiviert.
  • Die Deaktivierungseinrichtung 3 kann insbesondere auch dann vorteilhaft sein, wenn die Kompensationsvorrichtung 2 nur im nicht eingebauten Zustand einer zu schützenden Schaltung funktionsfähig sein soll. Im nicht eingebauten Zustand liegt nämlich wegen der fehlenden Versorgungsspannung kein Deaktivierungssignal vor, so dass die Kompensationsvorrichtung 1 aktiv ist. Überspannungen aufgrund von Vor-Ladungen im Vorfeld eines eigentlichen ESD-Pulses können somit abgeleitet werden, während nach dem Einbau beziehungsweise während des Betriebs der integrierten Schaltung mit der Schaltungsanordnung eine automatische Deaktivierung der Kompensationsvorrichtung 1 aufgrund der vorliegenden Versorgungsspannung erfolgt.
  • 3 zeigt eine weitere Ausführungsform einer Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen, welche eine Weiterbildung der in 1 dargestellten Ausführungsform beziehungsweise eine Abwandlung der in 2 dargestellten Ausführungsform ist. Abweichend von der in 2 dargestellten Ausführungsform weist die Deaktivierungseinrichtung 3 lediglich den Transistorschalter T5 auf, der zwischen den Gate-Anschluss G1 und den zweiten Anschlusskontakt VSS geschaltet ist. Der Transistorschalter T5 wird von einer Power-on-Rest-Schaltung 5 gesteuert, welche beim Vorliegen einer ausreichenden Versorgungsspannung am Versorgungsspannungsanschluss VDD ein entsprechendes Signal erzeugt, welches als Deaktivierungssignal für die Deaktivierungseinrichtung 3 beziehungsweise den Transistorschalter T5 wirkt. Im Übrigen entspricht das Prinzip der Deaktivierung bei der in 3 dargestellten Ausführungsform dem für die 2 beschriebenen Prinzip.
  • In den zuvor beschriebenen Ausführungsfarmen ist die Serienschaltung des ersten Widerstands RS und des Feldeffekttransistors T1 zwischen einen Eingabe-/Ausgabeanschluss und einen Bezugspotentialanschluss geschaltet, wobei der Transistor T1 als n-Kanalfeldeffekttransistor ausgeführt ist. Jedoch kann in verschiedenen Ausführungsformen und Abwandlungen auch ein p-Kanalfeldeffekttransistor eingesetzt werden, wobei eine entsprechende Anpassung der Polaritäten zu berücksichtigen ist.
  • 4 zeigt eine Ausführungsform einer Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen, welche eine Abwandlung der in 1 dargestellten Ausführungsform ist. Hierbei ist der Feldeffekttransistor T1 als p-Kanal Feldeffekttransistor ausgeführt, dessen Source-Anschluss mit dem Versorgungspotentialanschluss VDD verbunden ist. Der Versorgungspotentialanschluss VDD bildet gleichzeitig den zweiten Anschlusskontakt, während der erste Anschlusskontakt 10 wiederum durch einen Eingabe-/Ausgabeanschluss gebildet ist. Der erste Widerstand RS, die Ableitvorrichtung ECL und die RC-Serienschaltung RF, CF entsprechen den jeweiligen in den zuvor erläuterten Ausführungsformen dargestellten Elementen.
  • Dementsprechend ist auch die Funktionsweise und Wirkung der in 4 dargestellten Ausführungsform gleich oder ähnlich der in 1 dargestellten Ausführungsform unter Berücksichtigung der veränderten Polarität. Die in 2 und 3 dargestellten Abwandlungen beziehungsweise Erweiterungen, insbesondere der Spannungsbegrenzer 2 und die Deaktivierungseinrichtung 3, lassen sich auch bei der in 4 gezeigten Ausführungsform ergänzen.
  • Bezugszeichenliste
    • 1
    Kompensationsvorrichtung
    2
    Spannungsbegrenzer
    3
    Deaktivierungseinrichtung
    4
    Biasstromquelle
    5
    Power-on-Reset-Schaltung
    RS, RF
    Widerstand
    CF
    Kondensator
    K1
    Knoten
    T1, T2, T3
    Transistor
    T4, T5, T6
    Transistor
    G1
    Gate-Anschluss
    K1
    Knoten
    ECL
    Ableitvorrichtung
    IO
    Anschlusskontakt
    VDD
    Versorgungspotentialanschluss
    VSS
    Bezugspotentialanschluss

Claims (11)

  1. Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen, die Schaltungsanordnung umfassend – eine Ableitvorrichtung (ECL), die geeignet ist, eine elektrostatische Entladung zwischen einem ersten Anschlusskontakt (IO) und einem zweiten Anschlusskontakt (VDD, VSS) abzuleiten; und – eine Kompensationsvorrichtung (1), bei der eine Serienschaltung eines ersten Widerstands (RS) und eines Feldeffekttransistors (T1) zwischen den ersten Anschlusskontakt (10) und den zweiten Anschlusskontakt (VDD, VSS) geschaltet ist, und bei der ein Verbindungsknoten (K1) zwischen dem ersten Widerstand (RS) und dem Feldeffekttransistor (T1) über eine RC-Serienschaltung (RF, CF), die einen zweiten Widerstand (RF) und einen Kondensator (CF) umfasst, mit dem Gate-Anschluss (G1) des Feldeffekttransistors (T1) verbunden ist.
  2. Schaltungsanordnung nach Anspruch 1, bei der die Kompensationsvorrichtung (1) einen Spannungsbegrenzer (2) aufweist, der zwischen den Gate-Anschluss (G1) des Feldeffekttransistors (T1) und den zweiten Anschlusskontakt (VDD, VSS) geschaltet ist, und der eingerichtet ist, eine Gate-Spannung des Feldeffekttransistors (T1) kleiner als eine Gate-Durchbruchspannung des Feldeffekttransistors (T1) zu halten.
  3. Schaltungsanordnung nach Anspruch 2, bei der der Spannungsbegrenzer (2) eine Serienschaltung von mehreren als Diode verschalteten Transistoren (T2, T3, T4) aufweist.
  4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, die eine Deaktivierungseinrichtung (3) aufweist, die eingerichtet ist, auf der Basis eines Deaktivierungssignals den Gate-Anschluss (G1) des Feldeffekttransistors (T1) und den zweiten Anschlusskontakt (VDD, VSS) zu verbinden, insbesondere niederohmig zu verbinden.
  5. Schaltungsanordnung nach Anspruch 4, bei der die Deaktivierungseinrichtung (3) einen Transistorschalter (T5) aufweist, der den Gate-Anschluss (G1) des Feldeffekttransistors (T1) mit dem zweiten Anschlusskontakt (VDD, VSS) verbindet.
  6. Schaltungsanordnung nach Anspruch 5, bei der der Transistorschalter (T5) durch einen Bias-Strom steuerbar ist.
  7. Schaltungsanordnung nach Anspruch 5 oder 6, bei der der Transistorschalter (T5) auf der Basis einer Spannung an einem Versorgungspotentialanschluss (VDD) steuerbar ist.
  8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, bei der die RC-Serienschaltung (RF, CF) derart dimensioniert ist, dass ein Puls einer elektrostatischen Entladung am ersten Anschlusskontakt (IO) bezüglich des Gate-Anschlusses (G1) des Feldeffekttransistors (T1) herausgefiltert wird.
  9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, bei der die RC-Serienschaltung (RF, CF) derart dimensioniert ist, dass eine Flanke eines Nutzsignals, insbesondere mit einer vorbekannten Anstiegsrate, am ersten Anschlusskontakt (IO) bezüglich des Gate-Anschlusses (G1) des Feldeffekttransistors (T1) herausgefiltert wird.
  10. Schaltungsanordnung nach einem der Ansprüche 1 bis 9, bei der der erste Anschlusskontakt (10) ein Eingabe-/Ausgabeanschluss ist und der zweite Anschlusskontakt ein Bezugspotentialanschluss (VSS) oder ein Versorgungspotentialanschluss (VDD) ist.
  11. Schaltungsanordnung nach einem der Ansprüche 1 bis 10, bei der der erste Widerstand (RS) einen Wert von höchstens 1 kΩ aufweist.
DE102011109596.2A 2011-08-05 2011-08-05 Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen Expired - Fee Related DE102011109596B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102011109596.2A DE102011109596B4 (de) 2011-08-05 2011-08-05 Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen
CN201280037950.0A CN103765715B (zh) 2011-08-05 2012-07-30 用于防止静电放电的电路装置
PCT/EP2012/064887 WO2013020853A1 (de) 2011-08-05 2012-07-30 Schaltungsanordnung zum schutz gegen elektrostatische entladungen
JP2014523299A JP5771330B2 (ja) 2011-08-05 2012-07-30 静電気放電保護用回路装置
KR1020147004874A KR101606298B1 (ko) 2011-08-05 2012-07-30 정전 방전 보호용 회로 장치
US14/237,165 US9397495B2 (en) 2011-08-05 2012-07-30 Circuit arrangement for protecting against electrostatic discharges

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011109596.2A DE102011109596B4 (de) 2011-08-05 2011-08-05 Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen

Publications (2)

Publication Number Publication Date
DE102011109596A1 true DE102011109596A1 (de) 2013-02-07
DE102011109596B4 DE102011109596B4 (de) 2018-05-09

Family

ID=46724356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011109596.2A Expired - Fee Related DE102011109596B4 (de) 2011-08-05 2011-08-05 Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen

Country Status (6)

Country Link
US (1) US9397495B2 (de)
JP (1) JP5771330B2 (de)
KR (1) KR101606298B1 (de)
CN (1) CN103765715B (de)
DE (1) DE102011109596B4 (de)
WO (1) WO2013020853A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017203001A1 (de) * 2017-02-24 2018-08-30 Robert Bosch Gmbh Schaltventil, Sensorbaugruppe oder Aktorbaugruppe mit Schutzbeschaltung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105449654B (zh) * 2014-08-27 2018-09-04 瑞昱半导体股份有限公司 静电放电保护电路
US9954356B2 (en) 2015-05-15 2018-04-24 Analog Devices, Inc. Electrostatic discharge protection circuits for radio frequency communication systems
KR102397866B1 (ko) * 2015-12-28 2022-05-12 엘지디스플레이 주식회사 정전기 방전회로 및 이를 포함하는 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946177A (en) * 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
DE102004007241A1 (de) * 2004-02-13 2005-09-01 Austriamicrosystems Ag Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147068A (ja) 1982-02-24 1983-09-01 Mitsubishi Electric Corp 入力保護回路
US5255146A (en) * 1991-08-29 1993-10-19 National Semiconductor Corporation Electrostatic discharge detection and clamp control circuit
TW410459B (en) * 1999-01-04 2000-11-01 Taiwan Semiconductor Mfg Gate-coupled electrostatic discharge protection circuit without transient leakage
US6249410B1 (en) * 1999-08-23 2001-06-19 Taiwan Semiconductor Manufacturing Company ESD protection circuit without overstress gate-driven effect
US6844597B2 (en) 2003-02-10 2005-01-18 Freescale Semiconductor, Inc. Low voltage NMOS-based electrostatic discharge clamp
WO2005078798A2 (de) 2004-02-13 2005-08-25 Austriamicrosystems Ag Schaltungsanordnung und verfahren zum schutz einer integrierten halbleiterschaltung
US7212387B2 (en) 2004-09-17 2007-05-01 Texas Instruments Incorporated Electrostatic discharge protection device including precharge reduction
US20060250732A1 (en) 2005-05-06 2006-11-09 Peachey Nathaniel M Transient pulse, substrate-triggered biCMOS rail clamp for ESD abatement
US20070024772A1 (en) 2005-07-28 2007-02-01 Childers Winthrop D Display with sub-region backlighting
JP2007096150A (ja) 2005-09-30 2007-04-12 Toshiba Corp Ｅｓｄ保護回路
WO2007124079A2 (en) * 2006-04-21 2007-11-01 Sarnoff Corporation Esd clamp control by detection of power state
JP2008251755A (ja) 2007-03-30 2008-10-16 Eudyna Devices Inc 半導体装置
US7885047B2 (en) 2007-11-21 2011-02-08 Microchip Technology Incorporated Adaptive electrostatic discharge (ESD) protection of device interface for local interconnect network (LIN) bus and the like
JP2009152484A (ja) 2007-12-21 2009-07-09 Fujifilm Corp 電源保護回路及び集積回路
DE102008001368A1 (de) 2008-04-24 2009-10-29 Robert Bosch Gmbh Flächenoptimierte ESD-Schutzschaltung
US8958184B2 (en) * 2010-12-28 2015-02-17 Infineon Technologies Ag ESD protection devices and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946177A (en) * 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
DE102004007241A1 (de) * 2004-02-13 2005-09-01 Austriamicrosystems Ag Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017203001A1 (de) * 2017-02-24 2018-08-30 Robert Bosch Gmbh Schaltventil, Sensorbaugruppe oder Aktorbaugruppe mit Schutzbeschaltung

Also Published As

Publication number Publication date
WO2013020853A1 (de) 2013-02-14
KR20140040279A (ko) 2014-04-02
JP2014523145A (ja) 2014-09-08
KR101606298B1 (ko) 2016-04-01
US9397495B2 (en) 2016-07-19
US20140240877A1 (en) 2014-08-28
DE102011109596B4 (de) 2018-05-09
CN103765715A (zh) 2014-04-30
CN103765715B (zh) 2016-08-24
JP5771330B2 (ja) 2015-08-26

Similar Documents

Publication Publication Date Title
DE102010030064B4 (de) Schutzschaltung
EP1703559B1 (de) ESD Schutzschaltung für niedrige Spannungen
EP1714321B1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE3904901C2 (de)
DE102008054502A1 (de) ESD Schutzschaltung
DE102014115583A1 (de) Kombinierte, aktive esd-klemmschaltung für kaskadierte spannungsanschlüsse
DE102015101000A1 (de) Rauschtolerante aktive Klemmschaltung mit ESD-Schutzfähigkeit im Einschaltzustand
DE102008001368A1 (de) Flächenoptimierte ESD-Schutzschaltung
EP0401410B1 (de) Schaltungsanordnung zum Schutz elektronischer Schaltungen vor Überspannung
DE102013103076A1 (de) Selektives strompumpen zum verbessern der niederspannungs-esd-begrenzung unter verwendung von hochspannungsbauelementen
DE102007044047B4 (de) Schaltungsanordnung mit einem elektronischen Bauelement und einer ESD-Schutzanordnung
WO2006072292A1 (de) Schaltungsanordnung und verfahren zum schutz einer schaltung vor elektrostatischen entladungen
DE102013207542B4 (de) Vorrichtung zum Schutz des Gatedielektrikums in einer Halbleitervorrichtung
DE102011109596B4 (de) Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen
DE102014116734A1 (de) Schaltung zum Schutz vor Überspannungen
DE102007042103A1 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zur Ableitung von elektrostatischen Entladungen
DE102006021847B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
EP3098850B1 (de) Schutzschaltung und verfahren zum schutz einer schaltung
DE19852453A1 (de) Verfahren zum Schützen von Chips für gemischte Signale vor einer elektrostatischen Entladung
DE102007018237B4 (de) Schaltung mit verbessertem ESD-Schutz bei repetierender Pulsbelastung
DE102004007241A1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE102004055057A1 (de) Ausgangsschaltung
DE102006029142B4 (de) Verfahren und Schutzschaltung gegen Überspannung
EP0349750A1 (de) Ausgleichs- und Überspannungsschutzschaltung für elektronische Geräte

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee