DE102006021847B4 - Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen - Google Patents

Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen Download PDF

Info

Publication number
DE102006021847B4
DE102006021847B4 DE102006021847.7A DE102006021847A DE102006021847B4 DE 102006021847 B4 DE102006021847 B4 DE 102006021847B4 DE 102006021847 A DE102006021847 A DE 102006021847A DE 102006021847 B4 DE102006021847 B4 DE 102006021847B4
Authority
DE
Germany
Prior art keywords
trigger
terminal
voltage
transistor
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006021847.7A
Other languages
English (en)
Other versions
DE102006021847A1 (de
Inventor
Bernd Fankhauser
Franz Unterleitner
Dieter Maier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102006021847.7A priority Critical patent/DE102006021847B4/de
Priority to US11/801,559 priority patent/US7768753B2/en
Publication of DE102006021847A1 publication Critical patent/DE102006021847A1/de
Application granted granted Critical
Publication of DE102006021847B4 publication Critical patent/DE102006021847B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, umfassend – ein Ableitelement (T1), das zwischen einen ersten und einen zweiten Anschluss (K1, K2) geschaltet ist und einen Steuereingang (B) aufweist, über den das Ableitelement (T1) leitend gesteuert werden kann; – ein erstes Triggerelement (TR1), das einen ersten Triggerausgang (TA1) zur Abgabe eines ersten Triggersignals in Abhängigkeit einer Spannung zwischen dem ersten und dem zweiten Anschluss (K1, K2) aufweist; – eine erste Verstärkereinheit (V1), die eingangseitig mit dem ersten Triggerausgang (TA1) und ausgangsseitig mit dem Steuereingang (B) gekoppelt ist; – ein zweites Triggerelement (TR2), das einen zweiten Triggerausgang (TA2) zur Abgabe eines zweiten Triggersignals in Abhängigkeit der Spannung zwischen dem ersten und dem zweiten Anschluss (K1, K2) aufweist; – eine zweite Verstärkereinheit (V2), die eingangseitig mit dem zweiten Triggerausgang (TA2) und ausgangsseitig mit dem Steuereingang (B) gekoppelt ist; und – einen Transistor (T5), dessen gesteuerte Strecke zwischen den Steuereingang (B) und den ersten Anschluss (K1) geschaltet und dessen Steueranschluss über einen Widerstand (R5) mit dem ersten Anschluss (K1) verbunden ist; wobei – das erste Triggerelement (TR1) dazu eingerichtet ist, das erste Triggersignal abzugeben, wenn die Spannung zwischen dem ersten und dem zweiten Anschluss (K1, K2) einen positiven Schwellwert überschreitet; und – das zweite Triggerelement (TR2) dazu eingerichtet ist, das zweite Triggersignal abzugeben, wenn die Spannung zwischen dem ersten und dem zweiten Anschluss (K1, K2) einen negativen Schwellwert unterschreitet.

Description

  • Die Erfindung betrifft eine Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen.
  • Bei elektrostatischen Entladungen, englisch: electrostatic discharge, ESD, treten hohe Spannungen beispielsweise zwischen Anschlüssen einer elektrischen Schaltung auf. Dies kann zu hohen Strömen durch die Schaltung führen. Insbesondere bei integrierten Schaltungen ist es möglich, dass dadurch eine Zerstörung der Schaltung erreicht wird.
  • Zum Schutz einer Schaltung vor elektrostatischen Entladungen können Schutzschaltungen vorgesehen werden, die im Fall einer elektrostatischen Entladung, also beim Auftreten einer hohen Spannung, einen Strom ableiten und so die elektrische Schaltung vor Zerstörung bewahren können.
  • 11 zeigt ein Ausführungsbeispiel einer herkömmlichen Schaltung zum Schutz vor elektrostatischen Entladungen für positive Signalspannungen. Als ein Ableitelement ist ein PNP-Bipolar-Transistor T1 zwischen Anschlüsse K1, K2 geschaltet. Zusätzlich sind die Anschlüsse K1, K2 über eine Reihenschaltung aus einem Widerstand R1 und einer Zenerdiode D1 gekoppelt. Der Verbindungsknoten der Bauteile in der Reihenschaltung ist an den Steueranschluss beziehungsweise Basisanschluss B des Transistors T1 angeschlossen.
  • Insbesondere bei Schaltungen im Halbleiterbereich, die mit höheren Signalspannungen oder Betriebsspannungen arbeiten, werden in Schutzschaltungen oft PNP-Transistoren als Ableitelemente verwendet, da diese im Gegensatz zu NPN-Transistoren keinen Spannungsrückschlag, englisch: snapback aufweisen. Ein Ableitelement mit Spannungsrückschlag geht nach einem Zünden in einen niederohmigen Zustand und bewirkt einen Abfall der über dem Ableitelement anliegenden Spannung. Dies ist beispielhaft in einem Spannungs-Stromdiagramm eines Ableitelements in 12 gezeigt. In dem Diagramm ist ein Strom I durch ein Ableitelement in Abhängigkeit einer Spannung V über dem Ableitelement dargestellt. Ausgehend von einer niedrigen Spannung gelangt das Ableitelement bei einer Erhöhung der Spannung auf oder über eine Durchbruchspannung VBP in einen leitenden Zustand, wodurch ein Strom zu fließen beginnt. Gleichzeitig fällt aber die Spannung über dem Ableitelement zunächst auf eine Haltespannung VH ab. Strom und Spannung können von diesem Punkt an weiter ansteigen.
  • Bei Anwendungen mit niedrigeren Betriebsspannungen, beispielsweise einer Betriebsspannung VNV, liegt die Haltespannung VH über der Betriebsspannung VNV der Schaltungsanordnung und führt zu keinem Ansteigen des Stroms durch das Ableitelement. Bei höheren Betriebsspannungen kann die Haltespannung VH beispielsweise unter einer anderen Betriebsspannung VHV liegen. Bei einem Auslösen eines Ableitelements mit einem Spannungsrückschlag kann die Versorgungsspannung VHV über dem niederohmigen Ableitelement anliegen und einen hohen Stromfluss bewirken, der bis zur Zerstörung des Ableitelements führen kann.
  • Wenn in 11 die Spannung zwischen Emitter E und Kollektor C des Transistors T1 die Zenerspannung der Zenerdiode D1 übersteigt, kann ein Strom aus der Basis des Transistors T1 fließen, wodurch der Transistor T1 aufgesteuert wird und zu leiten beginnt. Eine Zenerdiode liefert aber in der Regel relativ wenig Triggerstrom zum Aufsteuern des Transistors. Die Zenerdiode D1 sollte deshalb ausreichend groß dimensioniert werden, um einen notwendigen Triggerstrom für ein sicheres Aufsteuern des Transistors T1 zu liefern.
  • 13 zeigt ein weiteres Ausführungsbeispiel einer herkömmlichen Schaltung zum Schutz vor elektrostatischen Entladungen für positive und negative Signalspannungen. Zwischen die Anschlüsse K1, K2 ist der PNP-Transistor T1 geschaltet. Der Basisanschluss B des Transistors T1 ist nicht angeschlossen. Damit eine derartige Schaltungsanordnung für positive und negative Signalspannungen verwendet werden kann, ist es sinnvoll, dass die Basis B des Transistors T1 bezüglich ihres Potenzials schweben kann, englisch: float, also nicht an eine festes Potenzial angeschlossen ist. Dadurch soll erreicht werden, dass weder in positiver noch in negativer Richtung eine interne Diode des Bipolartransistors T1 in Durchlassrichtung geschaltet ist.
  • Im Normalbetrieb, das heißt, wenn keine elektrostatische Entladung auftritt, sollte der Transistor T1 ausgeschaltet, also nicht leitend sein. Im Fall einer elektrostatischen Entladung übersteigt die Spannung zwischen Emitter E und Kollektor C des Transistors T1 eine normale Betriebsspannung des Transistors, wodurch er leitend wird. Beispielsweise kann bei einem positiven Impuls einer elektrostatischen Entladung zwischen Emitter E und Kollektor C der PN-Übergang zwischen Basis B und Kollektor C durchbrechen und damit den Transistor T1 aufsteuern. Alternativ kann beispielsweise bei einem negativen Impuls einer elektrostatischen Entladung der PN-Übergang zwischen Basis B und Emitter E durchbrechen, wodurch der Transistor T1 aufgesteuert wird. Jedoch ist üblicherweise der durch den Impuls der elektrostatischen Entladung erzeugte Basisstrom im Transistor T1 gering, so dass die Effektivität einer derartigen Anordnung in der Regel unzureichend ist.
  • Mit den beschriebenen Anordnungen kann somit nicht gewährleistet werden, dass ein Ableitelement sicher aufgesteuert wird. Demzufolge kann ein Strom, der durch eine Überspannung aufgrund einer elektrostatischen Entladung hervorgerufen ist, nicht sicher von einer zu schützenden Schaltung abgeleitet werden.
  • Das Dokument DE 10 2005 013 687 B3 zeigt eine ESD-Schutzschaltung, bei der eine Zenerdiode zur Detektion einer Überspannung vorgesehen ist, die bei einem Durchbruch einen ersten Transistor in einen niederohmigen Zustand steuert. Dadurch wird ein zweiter Transistor aufgesteuert, der als ESD-Schutztransistor zum Ableiten der Überspannung ausgebildet ist.
  • Das Dokument US 4,573,099 zeigt eine Schaltung zum Schutz vor Überspannungen, bei der ein Triggersignal über mehrere Zenerdioden erzeugt und über eine Vergleichsschaltung und eine Stromspiegelschaltung weiterverarbeitet wird. Das Ausgangssignal des Stromspiegels dient zum Aufsteuern eines ersten Transistors, der zwischen die zu schützenden Anschlüsse geschaltet ist und dessen Ausgangssignal wiederum einen zweiten Transistor als eigentliches Ableitelement aufsteuert.
  • Die US 5,978,192 zeigt eine weitere Schutzschaltung, bei dem ein Triggersignal über eine Zenerdiode erzeugt wird. Das Triggersignal wird über eine Inverterschaltung verstärkt und dient in der verstärkten Form zur Ansteuerung eines als MOS-Transistor ausgebildeten Ableitelements.
  • Im Dokument US 6,744,611 wird das von einer Zenerdiode erzeugte Triggersignal über einen Transistor und eine an den Transistor angeschlossenen Stromspiegelschaltung verstärkt, um einen MOS-Transistor als Ableitelement anzusteuern.
  • Im Dokument US 5,463,520 wird in Abhängigkeit einer positiven Überspannung ein Triggersignal über eine Kette von als Dioden verschalteten PMOS-Transistoren erzeugt, welches über einen NMOS-Transistor verstärkt wird und zur Ansteuerung eines pnp-Bipolartransistors als Ableitelement dient.
  • Das Dokument AT 356 187 zeigt eine Ableitschaltung mit einem Transistor mit hohem Stromverstärkungsfaktor, der zwischen einen ersten und einen zweiten Anschluss geschaltet ist. Zwischen den zwei Anschlüssen und dem Steueranschluss des Transistors sind zwei gegenläufig angeordnete Ketten von Dioden vorgesehen, welche zur Triggerung des Transistors dienen.
  • Aufgabe der Erfindung ist es, eine Schaltungsanordnung bereitzustellen, mit der ein Ableiten von elektrostatischen Entladungen unterschiedlicher Polaritäten mit verbesserter Zuverlässigkeit erfolgt.
  • Diese Aufgaben wird mit dem Gegenstand des unabhängigen Patentanspruchs gelöst. Ausgestaltungsformen und Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
  • Erfindungsgemäß umfasst die Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen ein Ableitelement, das zwischen einen ersten und einen zweiten Anschluss geschaltet ist und einen Steuereingang aufweist, über den das Ableitelement leitend gesteuert werden kann. Zudem umfasst die Schaltungsanordnung ein erstes Triggerelement, das einen ersten Triggerausgang zur Abgabe eines ersten Triggersignals in Abhängigkeit einer Spannung zwischen dem ersten und dem zweiten Anschluss aufweist, sowie eine erste Verstärkereinheit, die eingangsseitig mit dem ersten Triggerausgang und ausgangsseitig mit dem Steuereingang gekoppelt ist.
  • Wenn beispielsweise eine elektrostatische Entladung zwischen dem ersten und dem zweiten Anschluss auftritt, kann dies von dem ersten Triggerelement erkannt werden. In diesem Fall kann das erste Triggerelement ein Triggersignal abgeben, welches von der ersten Verstärkereinheit verstärkt wird. Das verstärkte Triggersignal kann dem Ableitelement über den Steuereingang zugeführt werden, um das Ableitelement in einen leitenden, niederohmigen Zustand zu versetzen. Ein durch die elektrostatische Entladung hervorgerufener Strom kann über das Ableitelement abfließen. So können beispielsweise Bauteile einer Schaltung, die an den ersten und zweiten Anschluss angeschlossen ist, vor einer Zerstörung bewahrt werden. Durch das Verstärken des Triggersignals kann gewährleistet werden, dass auch bei einem kleinen Triggersignal des ersten Triggerelements, beispielsweise einem geringen Triggerstrom, das Ableitelement sicher in einen leitenden Zustand versetzt wird und elektrostatische Entladungen mit verbesserter Zuverlässigkeit abgeleitet werden können.
  • Das Ableitelement kann einen Transistor umfassen, dessen gesteuerte Strecke zwischen den ersten und den zweiten Anschluss geschaltet ist. Beispielsweise umfasst das Ableitelement dafür einen PNP-Bipolar-Transistor oder einen p-Kanal-Feldeffekttransistor. Durch das Aufsteuern der gesteuerten Strecke des Transistors im Ableitelement in einen niederohmigen Zustand kann ein Strom aufgrund einer elektrostatischen Entladung über den Transistor abgeleitet werden.
  • In einer Ausführungsform der Erfindung umfasst die erste Verstärkereinheit wenigstens einen Transistor, der einen mit dem ersten Triggerausgang gekoppelten Steueranschluss aufweist. Das Triggersignal kann somit über einen transistorbasierten Verstärker verstärkt werden. Zum Verstärken des Triggersignals können auch mehrere Transistoren hintereinander zur Verstärkung geschaltet werden. Beispielsweise wird aus mehreren Transistoren eine Verstärker-Kaskade gebildet.
  • Erfindungsgemäß umfasst die Schaltungsanordnung ein zweites Triggerelement, das einen zweiten Triggerausgang zur Abgabe eines zweiten Triggersignals in Abhängigkeit der Spannung zwischen dem ersten und dem zweiten Anschluss aufweist, und eine zweite Verstärkereinheit, die eingangsseitig mit dem zweiten Triggerausgang und ausgangsseitig mit dem Steuereingang gekoppelt ist.
  • Durch das Vorsehen eines zweiten Triggerelements mit nachgeschalteter Verstärkereinheit, können in der Schaltungsanordnung Triggersignale für unterschiedliche Spannungen zwischen dem ersten und dem zweiten Anschluss abgegeben werden. Das erste Triggerelement ist dazu eingerichtet, das erste Triggersignal abzugeben, wenn die Spannung zwischen dem ersten und dem zweiten Anschluss einen positiven Schwellwert überschreitet. Das zweite Triggerelement ist dazu eingerichtet, das zweite Triggersignal abzugeben, wenn die Spannung zwischen dem ersten und dem zweiten Anschluss einen negativen Schwellwert unterschreitet.
  • Bei einer positiven Spannungsspitze aufgrund einer elektrostatischen Entladung mit einer positiven Spannung, die betragsmäßig größer oder positiver als der positive Schwellwert ist, gibt das erste Triggerelement das erste Triggersignal ab. Das zweite Triggerelement gibt das zweite Triggersignal ab, wenn eine negative Spannungsspitze zwischen dem ersten und dem zweiten Anschluss aufgrund einer elektrostatischen Entladung mit einer negativen Spannung auftritt, die betragsmäßig größer oder negativer ist als der negative Schwellwert. Es wird also jeweils ein Triggersignal abgegeben, wenn der Betrag der Spannung zwischen dem ersten und dem zweiten Anschluss größer ist als der jeweilige Betrag des Schwellwerts.
  • In einer Ausführungsform umfasst die zweite Verstärkereinheit wenigstens einen Transistor, der einen mit dem zweiten Triggerausgang gekoppelten Steueranschluss aufweist. Somit kann auch in der zweiten Verstärkereinheit die Verstärkung des Triggersignals über einen oder mehrere Transistoren erfolgen.
  • Das erste Triggerelement kann zwischen den ersten und den zweiten Anschluss geschaltet sein. Zudem kann das erste Triggerelement eine Zenerdiode umfassen.
  • Auch das zweite Triggerelement kann zwischen den ersten und den zweiten Anschluss geschaltet sein. Ebenso kann das zweite Triggerelement eine Zenerdiode umfassen. Die Abgabe der jeweiligen Triggersignale kann somit von der Zenerspannung der jeweiligen Zenerdiode abhängen.
  • In einem nicht beanspruchten Verfahren zur Ableitung von elektrostatischen Entladungen wird ein Triggersignal in Abhängigkeit einer Spannung zwischen einem ersten und einem zweiten Anschluss erzeugt. Das Triggersignal wird verstärkt. In Abhängigkeit des verstärkten Triggersignals werden der erste und der zweite Anschluss leitend verbunden.
  • Wenn die Spannung zwischen dem ersten und dem zweiten Anschluss bestimmte Schwellwerte überschreitet oder unterschreitet, kann ein Triggersignal erzeugt werden. Um eine ausreichende Größe des Triggersignals zu gewährleisten, wird das Triggersignal verstärkt. In Abhängigkeit des verstärkten Triggersignals werden der erste und zweite Anschluss leitend miteinander verbunden, sodass ein Stromfluss, der aufgrund der hohen Spannung bei einer elektrostatischen Entladung auftritt, über diese leitende Verbindung erfolgt. Dadurch können Bauelemente einer Schaltung, die am ersten und zweiten Anschluss angeschlossen ist, vor einer Zerstörung durch zu hohe Ströme aufgrund elektrostatischer Entladung bewahrt werden. Durch das Verstärken des Triggersignals wird eine Zuverlässigkeit beim Ableiten von elektrostatischen Entladungen verbessert.
  • Beispielsweise kann das leitende Verbinden des ersten und zweiten Anschlusses mittels eines PNP-Bipolar-Transistors oder eines p-Kanal-Feldeffekttransistors erfolgen.
  • Das Triggersignal kann erzeugt werden, wenn die Spannung zwischen dem ersten und dem zweiten Anschluss einen positiven Schwellwert überschreitet oder wenn die Spannung zwischen dem ersten und dem zweiten Anschluss einen negativen Schwellwert unterschreitet. Somit können sowohl elektrostatische Entladungen mit einem positiven Impuls als auch elektrostatische Entladungen mit einem negativen Impuls sicher abgeleitet werden. Ein Verstärken des Triggersignals kann über wenigstens einen Transistor erfolgen.
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen im Detail erläutert.
  • Es zeigen:
  • 1 ein Ausführungsbeispiel einer nicht beanspruchten Schaltungsanordnung,
  • 2 ein Ausführungsbeispiel einer weiteren nicht beanspruchten Schaltungsanordnung,
  • 3 ein Ausführungsbeispiel einer weiteren nicht beanspruchten Schaltungsanordnung,
  • 4 ein Ausführungsbeispiel einer weiteren nicht beanspruchten Schaltungsanordnung,
  • 5 ein Spannungs-Stromdiagramm unter Verwendung einer Schaltungsanordnung gemäß 3 oder 4,
  • 6 ein Ausführungsbeispiel einer Schaltungsanordnung gemäß der Erfindung,
  • 7 ein beispielhaftes Spannungs-Stromdiagramm unter Verwendung einer Schaltungsanordnung gemäß der Erfindung,
  • 8 ein Ausführungsbeispiel einer weiteren nicht beanspruchten Schaltungsanordnung,
  • 9 ein Ausführungsbeispiel einer weiteren nicht beanspruchten Schaltungsanordnung,
  • 10 ein beispielhaftes Spannungs-Stromdiagramm unter Verwendung einer Schaltungsanordnung gemäß 9,
  • 11 ein erstes Ausführungsbeispiel einer herkömmlichen Schaltungsanordnung zum Schutz vor elektrostatischer Entladung,
  • 12 ein Spannungs-Stromdiagramm eines Ableitelements und
  • 13 ein zweites Ausführungsbeispiel einer herkömmlichen Schaltungsanordnung zum Schutz vor elektrostatischer Entladung.
  • 1 zeigt eine nicht beanspruchte Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen. Dazu ist als Ableitelement T1 ein PNP-Bipolar-Transistor vorgesehen, der zwischen einen ersten Anschluss K1 und einen zweiten Anschluss K2 geschaltet ist. Emitteranschluss E und Steuereingang beziehungsweise Basisanschluss B sind über einen Widerstand R1 gekoppelt. Der Widerstand R1 kann dabei auch parasitär im Transistor T1 integriert sein. Zudem ist ein erstes Triggerelement TR1 vorgesehen, welches zwischen den Steuereingang B und den zweiten Anschluss K2 geschaltet ist. Das erste Triggerelement umfasst eine Zenerdiode D1 und einen Widerstand R2. Ein Verbindungsknoten der Zenerdiode D1 und des Widerstands R2 bildet einen ersten Triggerausgang TA1. Daran angeschlossen ist eine erste Verstärkereinheit V1, die ausgangsseitig an den Steuereingang B angeschlossen ist.
  • Die Anschlüsse K1, K2 können beliebige Anschlüsse einer zu schützenden elektronischen Schaltung, insbesondere einer integrierten Schaltung sein. Die Anschlüsse K1 und K2 können von der zu schützenden Schaltung als Anschlüsse zur Zufuhr oder Abgabe von Signalen oder auch als Versorgungsanschlüsse für eine Betriebsspannung verwendet werden. In dem gezeigten Ausführungsbeispiel wird davon ausgegangen, dass die zu schützende Schaltung an den Anschlüssen K1, K2 mit positiven Signalspannungen arbeitet, das heißt, ein Potenzial am ersten Anschluss K1 ist in der Regel höher als ein Potenzial am zweiten Anschluss K2. Die zu schützende Schaltung ist in 1 nicht eingezeichnet.
  • Im Normalfall, wenn also keine elektrostatische Entladung auftritt, fließt kein Strom über den Widerstand R1 und durch die erste Triggerschaltung TR1. Durch den Widerstand R1 kann gewährleistet werden, dass Basis B und Emitter E des Transistors T1 keinen Potenzialunterschied aufweisen. Da im Transistor T1 zudem kein Basisstrom über den Steuereingang B fließt, befindet sich der Transistor T1 somit im Normalfall nicht in einem leitenden Zustand.
  • Im Fall einer elektrostatischen Entladung steigt die Spannung zwischen dem ersten und zweiten Anschluss K1, K2 deutlich an. Dies führt zu einem Zenerdurchbruch der Zenerdiode D1 im ersten Triggerelement TR1, was einen Stromfluss vom ersten Anschluss K1 über den Widerstand R1, die Zenerdiode D1 und den Widerstand R2 zum zweiten Anschluss K2 bewirkt. Dadurch wird am Triggerausgang TA1 ein Triggersignal abgegeben, welches von der Verstärkereinheit V1 verstärkt wird. Über den Steuereingang B versetzt die Verstärkereinheit V1 das Ableitelement T1 mit dem verstärkten Triggersignal in einen leitenden Zustand. Ein Stromfluss zwischen dem ersten und dem zweiten Anschluss K1, K2 erfolgt so im Wesentlichen über die leitende Verbindung der Anschlüsse K1, K2 durch das Ableitelement T1. Dies geschieht so lange, bis die elektrostatische Entladung abgeleitet ist.
  • 2 zeigt ein Ausführungsbeispiel einer weiteren nicht beanspruchten Schaltungsanordnung. Funktions- beziehungsweise wirkungsgleiche Bauelemente tragen dabei gleiche Bezugszeichen. Die erste Verstärkereinheit V1 umfasst hierbei einen Widerstand R3, einen selbstsperrenden N-Kanal-Feldeffekttransistor, dessen Steuereingang oder Gate mit dem Triggerausgang TA1 gekoppelt ist, und einen selbstsperrenden p-Kanal-Feldeffekttransistor T2, dessen Gate-Anschluss zwischen dem Widerstand R3 und dem Transistor T3 angeschlossen ist. Als Ausgang der Verstärkereinheit V1 ist der Transistor T2 mit dem Steuereingang B gekoppelt.
  • Im normalen Betrieb wird die Zenerspannung der Zenerdiode D1 nicht überschritten. Daher bleibt der Transistor T3 wegen der geringen Spannung über den Widerstand R2 in einem ausgeschalteten, nicht leitenden Zustand, wodurch auch der Transistor T2 in einem nicht leitenden Zustand gehalten wird.
  • Im Fall einer elektrostatischen Entladung, wenn also die Spannung zwischen Emitter E und Kollektor C des Ableitelements T1 stark zu steigen beginnt, wird die Zenerspannung der Zenerdiode D1 überschritten und es beginnt ein Strom durch sie zu fließen. Dieser verursacht einen Spannungsabfall am Widerstand R2, welcher als Triggersignal das Gate des Transistors T3 aufsteuert. Je höher die durch die elektrostatische Entladung erzeugte Spannung wird, desto höher wird der Strom durch die Zenerdiode D1. Proportional dazu steigt auch der Spannungsabfall am Widerstand R3, wodurch die Leitfähigkeit des Transistors T3 weiter erhöht wird.
  • Durch den Stromfluss über den Transistor T3 und den Widerstand R3 wird das Gate des p-Kanal-Feldeffekttransistors T2 entladen und der Transistor T2 dadurch niederohmig gesteuert.
  • Durch das niederohmige Verbinden des Steuereingangs B mit dem zweiten Anschluss K2 wird somit als verstärktes Triggersignal der Basisstrom des Ableitelements T1 über den Transistor T2 erzeugt. Dadurch wird das Ableitelement T1 leitend gesteuert und die elektrostatische Entladung kann über das Ableitelement T1 mit verbesserter Zuverlässigkeit abgeleitet werden.
  • Üblicherweise erhöht sich bei steigender Spannung durch die elektrostatische Entladung die Leitfähigkeit der Transistoren T1, T2, T3, wodurch die elektrostatische Entladung besser abgeleitet wird.
  • Die Zenerdiode D1 könnte in den gezeigten Ausführungsbeispielen anstelle an den Steuereingang B auch direkt an den ersten Anschluss K1 angeschlossen werden.
  • 3 zeigt ein Ausführungsbeispiel einer weiteren nicht beanspruchten Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, mit der auch elektronische Schaltungen geschützt werden können, bei denen an den zu schützenden Anschlüssen positive und negative Signalspannungen beziehungsweise Betriebsspannungen auftreten können. Dazu sind neben dem ersten Triggerelement TR1 mit nachgeschalteter Verstärkereinheit V1 ein zweites Triggerelement TR2 und eine zweite Verstärkereinheit V2 vorgesehen. Das zweite Triggerelement TR2 umfasst einen Widerstand R4 und eine Zenerdiode D2, die im Vergleich zur Diode D1 mit umgekehrter Polarität vorgesehen ist. Das erste und das zweite Triggerelement TR1, TR2 sind in Reihe zwischen den ersten und den zweiten Anschluss K1, K2 geschaltet.
  • Der PNP-Transistor T1 ist in diesem Ausführungsbeispiel vorzugsweise symmetrisch aufgebaut, er weist also im Wesentlichen gleich große und gleich dotierte P-Gebiete auf.
  • Unabhängig von einer Polarität einer Spannung zwischen den Anschlüssen K1, K2 ist eine der Zenerdiode D1, D2 in Durchlassrichtung geschaltet. Da aber im Normalbetrieb, also ohne elektrostatische Entladung, die jeweils andere Zenerdiode in einem gesperrten Zustand ist, kommt es in diesem Fall dennoch zu keinem Stromfluss über die Triggerelemente TR1, TR2. Erst beim Auftreten einer elektrostatischen Entladung kommt es bei einer der Zenerdioden D1, D2 zu einem Zenerdurchbruch und damit zu einem Stromfluss über die Zenerdioden D1, D2.
  • Wenn sich eine hohe positive Spannung, die größer als ein positiver Schwellwert ist, aufgrund einer elektrostatischen Entladung mit positivem Impuls zwischen dem ersten und zweiten Anschluss K1, K2 ergibt, kommt es bei der Zenerdiode D1 zum Zenerdurchbruch, wodurch das erste Triggersignal über den Triggerausgang TA1 an die erste Verstärkereinheit V1 abgegeben und von dieser verstärkt wird. Das verstärkte erste Triggersignal steuert das Ableitelement T1 in einen leitenden Zustand, so dass die elektrostatische Entladung über das Ableitelement T1 abgeleitet wird.
  • Wenn eine hohe negative Spannung, die kleiner als ein negativer Schwellwert ist, aufgrund eines negativen Impulses einer elektrostatischen Entladung zwischen dem ersten und zweiten Anschluss auftritt, erfolgt ein Zenerdurchbruch bei der Zenerdiode D2. Dadurch wird das zweite Triggersignal erzeugt und über den zweiten Triggerausgang TA2 an die zweite Verstärkereinheit V2 abgegeben. Das verstärkte zweite Triggersignal dient wiederum zum Aufsteuern des Ableitelements T1 in einen leitenden Zustand.
  • 4 zeigt ein Ausführungsbeispiel einer weiteren nicht beanspruchten Schaltungsanordnung. Das erste Triggerelement TR1 und die erste Verstärkereinheit V1 entsprechen dabei der in 2 gezeigten Anordnung. Die zweite Verstärkereinheit V2 umfasst einen selbstsperrenden p-Kanal-Feldeffekttransistor T4, dessen Gate-Anschluss mit dem zweiten Triggerausgang TA2 gekoppelt ist. Ausgangsseitig ist die zweite Verstärkereinheit V2 mit dem Steuereingang B gekoppelt.
  • Bei einem positiven Impuls einer elektrostatischen Entladung und einer sich daraus ergebenden positiven Spannung zwischen den Anschlüssen K1, K2 kann es zu einem Zenerdurchbruch der Zenerdiode D1 kommen. Die Wirkungsweise der Schaltungsanordnung für diesen Fall entspricht der Wirkungsweise der in 2 gezeigten Schaltungsanordnung.
  • Für eine negative Spannung zwischen dem ersten und zweiten Anschluss K1, K2 aufgrund elektrostatischer Entladung wird die Zenerspannung der Zenerdiode D2 überschritten und es beginnt ein Strom durch sie zu fließen. Dieser Strom verursacht einen Spannungsabfall am Widerstand R4, durch den das Gate des p-Kanal-Feldeffekttransistors T4 aufgesteuert wird. Da der p-Kanal-Feldeffekttransistor T4 mit dem Steuereingang B des Ableitelements T1 verbunden ist, wird auch dieses aufgesteuert, so dass die Anschlüsse K1, K2 niederohmig über das Ableitelement T1 verbunden werden. Die elektrostatische Entladung kann somit wiederum über das Ableitelement sicher abgeleitet werden.
  • 5 zeigt ein beispielhaftes Spannungs-Stromdiagramm gemäß einer Schaltungsanordnung nach 3 oder 4. Dargestellt ist der Strom über das Ableitelement T1 in Abhängigkeit der Spannung zwischen den Anschlüssen K1, K2. Für positive Spannungen ist ein nennenswerter Stromfluss erst ab einem positiven Schwellwert VBP erkennbar. Ebenso fließt ein nennenswerter Strom für negative Spannungen erst ab einem negativen Schwellwert VBN. Dadurch ist es möglich, dass eine zu schützende Schaltung an den Anschlüssen K1, K2 mit Signalspannungen oder Betriebsspannungen betrieben wird, die positive oder negative Polarität aufweisen und dabei zwischen dem negativen Schwellwert VBN und dem positiven Schwellwert VBP liegen. Ein Auslösen der Schaltungsanordnung, das heißt, ein niederohmiges Verbinden des ersten und zweiten Anschlusses K1, K2 erfolgt somit nur, wenn höhere beziehungsweise niedrigere Spannungen als die jeweiligen Schwellwerte an den Anschlüssen K1, K2 anliegen, beispielsweise aufgrund einer elektrostatischen Entladung.
  • 6 zeigt ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung. Zusätzlich zu der in 4 gezeigten Anordnung sind ein Widerstand R5 und ein NPN-Bipolar-Transistor T5 vorgesehen. Der Widerstand R5 ist zwischen den ersten Anschluss K1 und den Transistor T4 geschaltet. Der Transistor T5 ist mit dem ersten Anschluss K1 und mit dem Steuereingang B gekoppelt. Der Steueranschluss des Transistors T5 ist an den Verbindungsknoten des Widerstands R5 und des Transistors T4 angeschlossen.
  • Wenn die Zenerdiode D2 für eine hohe negative Spannung zwischen den Anschlüssen K1, K2 in den leitenden Zustand übergeht und das zweite Triggersignal den Transistor T4 leitend aufsteuert, so wird über den Stromfluss über den Transistor T4 auch ein Spannungsabfall über den Widerstand R5 erzeugt. Der Transistor T5 wird durch den immer größer werdenden Spannungsabfall über den Widerstand R5 aufgesteuert und hilft mit, das Ableitelement T1 aufzusteuern. Der verwendete NPN-Transistor T5 kann so dimensioniert werden, dass er bei einem bestimmten Spannungswert beziehungsweise einem daraus resultierenden Stromwert einen Spannungsrückschlag, englisch: snapback hat und dadurch selbst große Strommengen ableiten kann. Der Transistor T5 unterstützt somit den Transistor T4 bei der Ansteuerung des Ableitelements T1. Bei einem Spannungsrückschlag wird der Transistor T5 sehr niederohmig und steuert das Ableitelement T1 derart auf, dass dieses einen ESD-Impuls noch besser ableiten kann. Da der Spannungsrückschlag nicht unmittelbar bei Erreichen der Triggerspannung erfolgt, kann man auch von einem verzögert auftretenden Spannungsrückschlag sprechen.
  • 7 zeigt ein beispielhaftes Spannungs-Stromdiagramm bei Anwendung der in 6 gezeigten erfindungsgemäßen Schaltungsanordnung. Für positive Spannungen entspricht das Diagramm dem in 5 gezeigten Diagramm. Für negative Spannungen ist ein Stromfluss für Spannungen unterhalb eines ersten negativen Schwellwerts VBN1 erkennbar. Bei betragsmäßig größeren negativen Spannungen kommt es ab einem zweiten negativen Schwellwert VBN2 zu einem Spannungsrückschlag, ab dem ein Teil des Stromflusses zwischen dem ersten und zweiten Anschluss K1, K2 über den Transistor T5 erfolgt. Die gestrichelte Linie deutet an, dass der zweite negative Schwellwert VBN2 durch eine entsprechende Dimensionierung des Transistors T5 beziehungsweise des Widerstandes R5 verändert werden kann. Ebenso können der Transistor T5 und/oder der Widerstand R5 so dimensioniert werden, dass es zu keinem Spannungsrückschlag über den Transistor T5 kommt und dieser nur unterstützend für den Transistor T4 bei der Ansteuerung des Ableitelements T1 wirkt.
  • Beim Einsatz einer Schaltungsanordnung in einer Ausführungsform mit einem verzögert auftretenden Spannungsrückschlag sollte darauf geachtet werden, dass in der Regel keine Signalspannungen an den Anschlüssen K1, K2 auftreten, die betragsmäßig größer sind als die negative Haltespannung VH, auf die der Spannungsrückschlag erfolgt. Ansonsten kann es wegen dauerhaft auftretenden hohen Strömen zu einer Zerstörung des Ableitelements T1 oder des Transistors T5 kommen.
  • 8 zeigt ein Ausführungsbeispiel einer weiteren nicht beanspruchten Schaltungsanordnung. Das zweite Triggerelement TR2 und die zweite Verstärkereinheit V2 entsprechen in Aufbau und Funktion der in 4 gezeigten Ausführungsform. Die erste Verstärkereinheit zum Verstärken des ersten Triggersignals umfasst nur den p-Kanal-Feldeffekttransistor T2. Das Potenzial am Gate-Anschluss des Transistors T2 wird bei einem Zenerdurchbruch der Zenerdiode D1 in Richtung des Potenzials am zweiten Anschluss K2 gezogen. Es verbleibt jedoch eine Spannung, die der Zenerspannung der Zenerdiode D1 entspricht. Somit kann der Transistor T2 etwas weniger weit aufgesteuert werden als beispielsweise in 4 gezeigt. Je nach Anforderung an die Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen kann dies dennoch ausreichend sein. Besondere Vorteile ergeben sich aufgrund eines etwas geringeren Schaltungsaufwands.
  • 9 zeigt ein Ausführungsbeispiel einer weiteren nicht beanspruchten Schaltungsanordnung, bei der für das Triggern für negative Spannungen aufgrund einer elektrostatischen Entladung mit negativem Impuls ein N-Kanal-Feldeffekttransistor T6 vorgesehen ist, dessen gesteuerte Strecke zwischen dem ersten Anschluss K1 und dem Steuereingang B angeschlossen ist und dessen Gate-Anschluss über einen Widerstand R6 mit dem ersten Anschluss K1 gekoppelt ist.
  • 10 zeigt ein beispielhaftes Spannungs-Stromdiagramm für eine Schaltungsanordnung mit diesem Aufbau. Für positive Spannungen entspricht der Stromverlauf wiederum dem in 5 gezeigten Stromverlauf. Für negative Spannungen sieht man, dass es beim Unterschreiten eines negativen Schwellwerts für die Spannung zu einem Durchbruch mit gleichzeitigem Spannungsrückschlag auf eine Haltespannung VH kommt, der Transistor T6 also bis zur Haltespannung VH leitend bleibt. Wiederum sollte beim Einsatz einer derartigen Schaltung darauf geachtet werden, dass in der Regel keine Signalspannungen an den Anschlüssen K1, K2 anliegen, die negativer als die Haltespannung VH sind, um eine Zerstörung des Transistors T6 und/oder des Ableitelements T1 zu verhindern.
  • Für die N-Kanal-Feldeffekttransistoren können beispielsweise N-Metal Oxide Semiconductor, NMOS-Transistoren eingesetzt werden. Ebenso können für die p-Kanal-Feldeffekttransistoren PMOS-Transistoren verwendet werden. Ferner können anstelle von PMOS-Transistoren auch PNP-Bipolar-Transistoren und umgekehrt eingesetzt werden. Gleichermaßen können auch NMOS-Transistoren und NPN-Bipolar-Transistoren gegeneinander ausgetauscht werden.
  • Anstelle von Zenerdioden können in den Triggerelementen beispielsweise Feldeffekttransistoren eingesetzt werden, die eine entsprechende Feldschwellspannung aufweisen, über die ein positiver oder negativer Schwellwert einstellbar ist.
  • Eine in den Ausführungsbeispielen gezeigt Verschaltung eines Triggerelements mit nachgeschalteter Verstärkereinheit kann auch als kaskadierter Trigger betrachtet werden.

Claims (9)

  1. Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, umfassend – ein Ableitelement (T1), das zwischen einen ersten und einen zweiten Anschluss (K1, K2) geschaltet ist und einen Steuereingang (B) aufweist, über den das Ableitelement (T1) leitend gesteuert werden kann; – ein erstes Triggerelement (TR1), das einen ersten Triggerausgang (TA1) zur Abgabe eines ersten Triggersignals in Abhängigkeit einer Spannung zwischen dem ersten und dem zweiten Anschluss (K1, K2) aufweist; – eine erste Verstärkereinheit (V1), die eingangseitig mit dem ersten Triggerausgang (TA1) und ausgangsseitig mit dem Steuereingang (B) gekoppelt ist; – ein zweites Triggerelement (TR2), das einen zweiten Triggerausgang (TA2) zur Abgabe eines zweiten Triggersignals in Abhängigkeit der Spannung zwischen dem ersten und dem zweiten Anschluss (K1, K2) aufweist; – eine zweite Verstärkereinheit (V2), die eingangseitig mit dem zweiten Triggerausgang (TA2) und ausgangsseitig mit dem Steuereingang (B) gekoppelt ist; und – einen Transistor (T5), dessen gesteuerte Strecke zwischen den Steuereingang (B) und den ersten Anschluss (K1) geschaltet und dessen Steueranschluss über einen Widerstand (R5) mit dem ersten Anschluss (K1) verbunden ist; wobei – das erste Triggerelement (TR1) dazu eingerichtet ist, das erste Triggersignal abzugeben, wenn die Spannung zwischen dem ersten und dem zweiten Anschluss (K1, K2) einen positiven Schwellwert überschreitet; und – das zweite Triggerelement (TR2) dazu eingerichtet ist, das zweite Triggersignal abzugeben, wenn die Spannung zwischen dem ersten und dem zweiten Anschluss (K1, K2) einen negativen Schwellwert unterschreitet.
  2. Schaltungsanordnung nach Anspruch 1, bei der das Ableitelement (T1) einen Transistor umfasst, dessen gesteuerte Strecke zwischen den ersten und den zweiten Anschluss (K1, K2) geschaltet ist.
  3. Schaltungsanordnung nach Anspruch 1, bei der das Ableitelement (T1) einen PNP-Bipolar-Transistor oder einen p-Kanal-Feldeffekttransistor umfasst, deren gesteuerte Strecken jeweils zwischen den ersten und den zweiten Anschluss (K1, K2) geschaltet sind.
  4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, bei der die erste Verstärkereinheit (V1) wenigstens einen Transistor umfasst, der einen mit dem ersten Triggerausgang (TA1) gekoppelten Steueranschluss aufweist.
  5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, bei der das erste Triggerelement (TR1) zwischen den ersten und den zweiten Anschluss (K1, K2) geschaltet ist.
  6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, bei der das erste Triggerelement (TR1) eine Zenerdiode (D1) umfasst.
  7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, bei der die zweite Verstärkereinheit (V2) wenigstens einen Transistor umfasst, der einen mit dem zweiten Triggerausgang (TA2) gekoppelten Steueranschluss aufweist.
  8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, bei der das zweite Triggerelement (TR2) zwischen den ersten und den zweiten Anschluss (K1, K2) geschaltet ist.
  9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, bei der das zweite Triggerelement (TR2) eine Zenerdiode (D2) umfasst.
DE102006021847.7A 2006-05-10 2006-05-10 Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen Expired - Fee Related DE102006021847B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006021847.7A DE102006021847B4 (de) 2006-05-10 2006-05-10 Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen
US11/801,559 US7768753B2 (en) 2006-05-10 2007-05-10 Circuit arrangement for protection against electrostatic discharges and method for diverting electrostatic discharges

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006021847.7A DE102006021847B4 (de) 2006-05-10 2006-05-10 Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen

Publications (2)

Publication Number Publication Date
DE102006021847A1 DE102006021847A1 (de) 2007-11-22
DE102006021847B4 true DE102006021847B4 (de) 2015-07-02

Family

ID=38607746

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006021847.7A Expired - Fee Related DE102006021847B4 (de) 2006-05-10 2006-05-10 Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen

Country Status (2)

Country Link
US (1) US7768753B2 (de)
DE (1) DE102006021847B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230050770A1 (en) * 2021-08-12 2023-02-16 Nxp B.V. Esd circuit with current leakage compensation

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI273693B (en) * 2004-03-19 2007-02-11 Mediatek Inc Electrostatic discharge protection device
US8693149B2 (en) * 2009-05-20 2014-04-08 Semiconductor Components Industries, Llc. Transient suppression device and method therefor
DE102009046615A1 (de) * 2009-11-11 2011-05-19 Zf Friedrichshafen Ag Leistungsschalteranordnung für einen Wechselrichter
DE102010030064B4 (de) * 2010-06-15 2022-04-28 Infineon Technologies Ag Schutzschaltung
JP2012174839A (ja) * 2011-02-21 2012-09-10 Toshiba Corp 集積回路
DE102016224675A1 (de) * 2016-12-12 2018-06-14 Robert Bosch Gmbh Schaltungsanordnung und Verfahren zum Bestromen und Entladen einer Spule

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT356187B (de) * 1976-12-01 1980-04-10 Telefonbau & Normalzeit Gmbh Schaltungsanordnung zur spannungsbegrenzung
US4573099A (en) * 1984-06-29 1986-02-25 At&T Bell Laboratories CMOS Circuit overvoltage protection
DD269946A1 (de) * 1988-03-09 1989-07-12 Verkehrswesen Hochschule Eingangsschutzschaltung fuer integrierte schaltkreise
US5463520A (en) * 1994-05-09 1995-10-31 At&T Ipm Corp. Electrostatic discharge protection with hysteresis trigger circuit
US5978192A (en) * 1997-11-05 1999-11-02 Harris Corporation Schmitt trigger-configured ESD protection circuit
US6744611B2 (en) * 2002-10-28 2004-06-01 System General Corporation Over-voltage crowbar for lightning surge and ESD protection
DE102004004789B3 (de) * 2004-01-30 2005-03-03 Infineon Technologies Ag ESD-Schutzschaltkreis für eine elektronische Schaltung mit mehreren Versorgungsspannungen
DE102005013687B3 (de) * 2005-03-18 2005-12-01 Atmel Germany Gmbh ESD-Schutzschaltung für niedrige Spannungen

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663860A (en) * 1996-06-28 1997-09-02 Harris Corporation High voltage protection circuits
TW359025B (en) * 1997-10-07 1999-05-21 Winbond Electronics Corp Static discharge protection circuit having silicon control rectifier

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT356187B (de) * 1976-12-01 1980-04-10 Telefonbau & Normalzeit Gmbh Schaltungsanordnung zur spannungsbegrenzung
US4573099A (en) * 1984-06-29 1986-02-25 At&T Bell Laboratories CMOS Circuit overvoltage protection
DD269946A1 (de) * 1988-03-09 1989-07-12 Verkehrswesen Hochschule Eingangsschutzschaltung fuer integrierte schaltkreise
US5463520A (en) * 1994-05-09 1995-10-31 At&T Ipm Corp. Electrostatic discharge protection with hysteresis trigger circuit
US5978192A (en) * 1997-11-05 1999-11-02 Harris Corporation Schmitt trigger-configured ESD protection circuit
US6744611B2 (en) * 2002-10-28 2004-06-01 System General Corporation Over-voltage crowbar for lightning surge and ESD protection
DE102004004789B3 (de) * 2004-01-30 2005-03-03 Infineon Technologies Ag ESD-Schutzschaltkreis für eine elektronische Schaltung mit mehreren Versorgungsspannungen
DE102005013687B3 (de) * 2005-03-18 2005-12-01 Atmel Germany Gmbh ESD-Schutzschaltung für niedrige Spannungen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230050770A1 (en) * 2021-08-12 2023-02-16 Nxp B.V. Esd circuit with current leakage compensation
US11605626B2 (en) * 2021-08-12 2023-03-14 Nxp B.V. ESD circuit with current leakage compensation

Also Published As

Publication number Publication date
US20070268638A1 (en) 2007-11-22
US7768753B2 (en) 2010-08-03
DE102006021847A1 (de) 2007-11-22

Similar Documents

Publication Publication Date Title
DE102007040875B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
DE102006021847B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen
DE102005039371B4 (de) Halbleitervorrichtung
DE102010045325B4 (de) ESD-Schutzschaltung
DE112008002348B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zur Ableitung derselben
EP1714321A2 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE102010030064A1 (de) Schutzschaltung
EP0538507B1 (de) Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
EP1679746A2 (de) Vorrichtung, Anordnung und System zum ESD-Schutz
EP1676350B1 (de) Aktive schutzschaltungsanordnung
DE102016108842A1 (de) Spannungsgesteuerter Stromweg, Spannungsbegrenzer und elektronische Komponente mit einem Spannungsbegrenzer
DE102019212889A1 (de) Verfahren und Vorrichtung zur Kurzschlussdetektion durch Sättigungserkennung in Leistungshalbleiterschaltern
EP1310040B1 (de) Schaltungsanordnung zur erkennung eines fehlerzustands
EP4254797A2 (de) Vorrichtung und verfahren zur verhinderung eines substratstroms in einem ic-halbleitersubstrat
DE102013203076B4 (de) Vorrichtung mit Erkennung des Latch-Up-Effekts und Verfahren zum Bilden dieser Vorrichtung
DE102011109596B4 (de) Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen
EP0355501A2 (de) Bipolartransistor als Schutzelement für integrierte Schaltungen
DE102004055057A1 (de) Ausgangsschaltung
DE102004007241A1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE19838109B4 (de) Ansteuerschaltung für induktive Lasten
DE102006026691A1 (de) ESD-Schutzschaltung und -verfahren
DE102006029142B4 (de) Verfahren und Schutzschaltung gegen Überspannung
WO1998012816A1 (de) Vorrichtung zur verminderung der kurzschlussamplitude eines abschaltbaren, nichteinrastenden, mos-gesteuerten leistungshalbleiters
DE10031837C1 (de) CMOS-Bustreiberschaltung
DE10348446B4 (de) Anordnung für eine ESD-Schutzschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8181 Inventor (new situation)

Inventor name: MAIER, DIETER, LUDMANNSDORF, AT

Inventor name: FANKHAUSER, BERND, GRAZ, AT

Inventor name: UNTERLEITNER, FRANZ, KALSDORF, AT

R009 Remittal by federal patent court to dpma for new decision or registration
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee