DE102005013687B3 - ESD-Schutzschaltung für niedrige Spannungen - Google Patents
ESD-Schutzschaltung für niedrige Spannungen Download PDFInfo
- Publication number
- DE102005013687B3 DE102005013687B3 DE102005013687A DE102005013687A DE102005013687B3 DE 102005013687 B3 DE102005013687 B3 DE 102005013687B3 DE 102005013687 A DE102005013687 A DE 102005013687A DE 102005013687 A DE102005013687 A DE 102005013687A DE 102005013687 B3 DE102005013687 B3 DE 102005013687B3
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- effect transistor
- source
- voltage
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 70
- 230000001681 protective effect Effects 0.000 title abstract 2
- 230000000295 complement effect Effects 0.000 claims abstract description 4
- 230000015556 catabolic process Effects 0.000 description 10
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Die
Erfindung betrifft eine ESD-Schutzschaltung (38) mit einem ersten
Feldeffekttransistor (42), der einen ersten Drainanschluss (14),
einen ersten Sourceanschluss (16) und einen ersten Steueranschluss
(18) aufweist, und mit einem Eingangsnetzwerk (40), das bei einer
zwischen dem ersten Drainanschluss (14) und dem ersten Sourceanschluss
(16) liegenden ersten Spannung (U1), die einen Schwellenwert durchläuft, eine
zweite Spannung (U2) ändert,
die sich zwischen dem ersten Steueranschluss (18) und dem ersten
Sourceanschluss (16) einstellt. Diese ESD-Schutzschaltung zeichnet sich
dadurch aus, dass das Eingangsnetzwerk (40) einen zu dem ersten
Feldeffekttransistor (42) komplementären zweiten Feldeffekttransistor
(44) mit einem zweiten Drainanschluss (46), einem zweiten Sourceanschluss
(48) und einem zweiten Steueranschluss (50) aufweist, wobei der erste
Drainanschluss (14) mit dem zweiten Sourceanschluss (48) und über einen
ersten Widerstand (52) mit dem zweiten Steueranschluss (50) verbunden
ist und der zweite Drainanschluss (46) mit dem ersten Steueranschluss
(18) und über
einen zweiten Widerstand (54) mit dem ersten Sourceanschluss (16)
verbunden ist.
Description
- Die Erfindung betrifft eine ESD-Schutzschaltung mit einem ersten Feldeffekttransistor, der einen ersten Drainanschluss, einen ersten Sourceanschluss und einen ersten Steueranschluss (Gate) aufweist, und mit einem Eingangsnetzwerk, das bei einer zwischen dem ersten Drainanschluss und dem ersten Sourceanschluss liegenden ersten Spannung, die einen Schwellenwert durchläuft, eine zweite Spannung ändert, die sich zwischen dem ersten Steueranschluss und dem ersten Sourceanschluss einstellt.
- Eine solche ESD-Schutzschaltung für niedrige Spannungen ist per se bekannt. Bei der Handhabung und dem Einsatz Integrierter Schaltkreise (IC) ist es erforderlich, die darin enthaltenen Bauelemente und Baugruppen vor der Einwirkung von Überspannungen zu schützen. Als Überspannungen sind dabei elektrische Signale zu verstehen, wie sie beispielsweise bei einer Entladung statischer Aufladung, sei es von Menschen oder Maschinenteilen über einen IC bzw. eines IC über Menschen oder Maschinenteile, auftreten. Solche Entladungsvorgänge werden auch als electrostatic discharge (ESD) bezeichnet. Wirken solche Entladungsvorgänge auf einen Integrierten Schaltkreis ein, können irreversible Veränderungen an dessen Bauelementen oder Baugruppen erfolgen, z.B. durch Durchbrennen von Dünnschichten (thin film burn-out), Filamentierung (filamentation) und Kurzschließen von Schichtübergängen (junction spiking), Ladungsträgerinjektion in Oxidschichten oder Zerreißen von Oxidschichten (charge injection bzw. oxide rupture), was unter Umständen zu einer Zerstörung des gesamten IC führt. Unter niedrigen Spannungen werden in diesem Zusammenhang Betriebsspannungen für ICs in einer Größenordnung kleiner als 10 Volt verstanden.
- Ferner ist aus der US 2003/0 214 769 A1 eine Schutzschaltung gegen Überspannung bekannt, bei der ein Eingangsnetzwerk die Versorgungsspannung eines integrierten Schaltkreises über einen Schalter, der angesteuert wird, abschaltet.
- Bei der per se bekannten ESD-Schutzschaltung besteht das Eingangsnetzwerk aus zwei Zenerdioden und einem Ohm'schen Widerstand. Die zwei Zenerdioden liegen in Reihe miteinander und als Reihenschaltung parallel zur ersten Spannung, also parallel zum Kanal des ersten Feldeffekttransistors. Der Widerstand liegt zwischen einer Verbindung des ersten Steueranschlusses mit einem Mittelabgriff der Reihenschaltung und dem ersten Sourceanschluss.
- Zur Ableitung eines vorgegebenen ESD-Stroms, beziehungsweise einer vorgegebenen Leistung in Form eines Produktes aus ESD-Strom und ESD-Spannung, muss der erste Feldeffekttransistor eine vergleichsweise große Kanalfläche besitzen. Bei dem allgemeinen Trend zur Erhöhung der Packungsdichte Integrierter Schaltungen ist ein großer Flächenbedarf der ESD-Schutzschaltung grundsätzlich störend.
- Vor diesem Hintergrund besteht die Aufgabe der Erfindung in der Angabe einer ESD-Schutzschaltung, die zur Ableitung der im vorstehenden Absatz genannten ESD-Größen Strom und/oder Leistung weniger Fläche benötigt als die per se bekannte ESD-Schutzschaltung.
- Diese Aufgabe wird bei einer ESD-Schutzschaltung der eingangs genannten Art dadurch gelöst, dass das Eingangsnetzwerk einen zu dem ersten Feldeffekttransistor komplementären zweiten Feldeffekttransistor mit einem zweiten Drainanschluss, einem zweiten Sourceanschluss und einem zweiten Steueranschluss aufweist, wobei der erste Drainanschluss mit dem zweiten Sourceanschluss und über einen ersten Widerstand mit dem zweiten Steueranschluss verbunden ist, und der zweite Drainanschluss mit dem ersten Steueranschluss und über einen zweiten Widerstand mit dem ersten Sourceanschluss verbunden ist.
- Durch diese Merkmale kann die Potentialdifferenz zwischen dem ersten Steueranschluss und dem ersten Sourceanschluss bei einem ESD-Ereignis nahezu den Wert der Spannung am ersten Drainanschluss annehmen. Als Folge wird die sich dabei einstellende zweite Spannung (Gate-Sourcespannung) zwischen dem ersten Steueranschluss und dem ersten Sourceanschluss maximal, so dass der erste Feldeffekttransistor voll ausgesteuert wird.
- Bei der per se bekannten ESD-Schutzschaltung unterscheidet sich das Potential, das sich bei einem ESD-Ereignis am ersten Steueranschluss einstellt, dagegen immer um den Wert der Durchbruchspannung einer der Zenerdioden von dem Potential am ersten Drainanschluss, was die sich dabei einstellende Gate-Source-Spannung beschränkt und damit zu einem vergleichsweise großen, auf die Kanalfläche normierten Innenwiderstand des ersten Feldeffekttransistors führt. Um dies zu kompensieren, muss das Produkt aus Kanalweite und Kanallänge des ersten Feldeffekttransistors größer sein als bei der Erfindung. Umgekehrt bedeutet dies, dass die erfindungsgemäße ESD-Schutzschaltung zur Ableitung einer vorgegebenen ESD-Leistung weniger Kanalfläche benötigt.
- Im Rahmen einer Ausgestaltung der Erfindung ist bevorzugt, dass der zweite Feldeffekttransistor eine kleinere Kanalfläche besitzt als der erste Feldeffekttransistor, um den Flächenbedarf der ESD-Schutzschaltung klein zu halten.
- Bevorzugt ist auch, dass der zweite Steueranschluss über eine Zenerdiode mit dem ersten Sourceanschluss verbunden ist.
- Diese Zenerdiode stellt gewissermaßen den Schwellenwert bereit, bei dem die ESD-Schutzschaltung zwischen einem aktiven und einem inaktiven Zustand umschaltet. Damit wird die Grundanforderung an die ESD-Schutzschaltung, nämlich bei regulären Betriebsspannungen keine Störung der zu schützenden Schaltung darzustellen und nur bei Überspannungen Ströme aufzunehmen, erfüllt.
- Ferner ist bevorzugt, dass der zweite Feldeffekttransistor und die Zenerdiode so aneinander angepasst sind, dass die Gate-Source-Kapazität des zweiten Feldeffekttransistors der Sperrschichtkapazität der Zenerdiode entspricht.
- Durch diese Merkmale wird das Zeitverhalten der ESD-Schutzschaltung optimiert, weil die bei einem ESD-Ereignis zur Umladung der Gate-Kapazität benötigte Ladung praktisch verzögerungslos von der Sperrschichtkapazität der Zenerdiode bereitgestellt wird. Als erwünschte Folge geht die ESD-Schutzschaltung bei einem ESD-Ereignis schnell in einen niederohmigen Zustand über.
- Bevorzugt ist auch, dass zwischen der Zenerdiode und dem ersten Sourceanschluss ein dritter Widerstand angeordnet ist.
- Die über diesen dritten Widerstand bei durchbrechender Zenerdiode abfallende Spannung reduziert die Spannung zwischen einem Gateoxid des Steueranschlusses und einem Drainanschluss des zweiten Feldeffekttransistors und verringert damit die Gefahr einer Beschädigung dieses Gateoxides bei einem ESD-Ereignis.
- Der erste Feldeffekttransistor kann entweder ein N-Kanal-Enhancement Feldeffekttransistor oder ein P-Kanal-Enhancement Feldeffekttransistor sein.
- Weitere Vorteile ergeben sich aus der Beschreibung und den beigefügten Figuren.
- Zeichnungen
- Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Es zeigen, jeweils in schematischer Form:
-
1 die per se bekannte ESD-Schutzschaltung zusammen mit einer zu schützenden Schaltung; -
2 einen zeitlichen Verlauf der Spannung zwischen Steueranschluss und Sourceanschluss des ersten Feldeffekttransistors der Schaltung nach1 bei einem rampenförmigen Anstieg der Spannung an dessen Drainanschluss; -
3 eine Ausgestaltung einer erfindungsgemäßen ESD-Schutzschaltung mit einem N-Kanal-Feldeffekttransistor als erstem Feldeffekttransistor; -
4 einen zeitlichen Verlauf der Spannung zwischen Steueranschluss und Sourceanschluss des ersten Feldeffekttransistors der Schaltung nach3 bei einem rampenförmigen Anstieg der Spannung an dessen Drainanschluss; und -
5 eine Ausgestaltung einer erfindungsgemäßen ESD-Schutzschaltung mit einem P-Kanal-Feldeffekttransistor als erstem Feldeffekttransistor. - Im Einzelnen zeigt die
1 eine ESD-Schutzschaltung10 mit einem ersten Feldeffekttransistor12 , der einen ersten Drainanschluss14 , einen ersten Sourceanschluss16 und einen ersten Steueranschluss (Gate)18 aufweist. Drainanschlüsse (Sourceanschlüsse) des ersten Feldeffekttransistors sind in den Figuren zusätzlich mit D(S) bezeichnet. Über dem ersten Feldeffekttransistor12 liegt eine Spannung U1 an. Wenn die Spannung U1 bei einem ESD-Ereignis einen Schwellenwert durchläuft, ändert ein Eingangsnetzwerk20 eine zweite Spannung U2, die sich zwischen dem ersten Steueranschluss18 und dem ersten Sourceanschluss16 einstellt. - Wie bereits eingangs erwähnt, besteht das Eingangsnetzwerk
20 bei der per se bekannten ESD-Schutzschaltung aus einer Reihenschaltung aus zwei Zenerdioden22 ,24 und einem Ohm'schen Widerstand26 , der an einen Mittelabgriff28 der Reihenschaltung angeschlossen ist. Die Reihenschaltung liegt antiparallel zur ersten Spannung U1 und damit parallel zum Kanal des ersten Feldeffekttransistors12 und der Widerstand26 ist zusätzlich an den ersten Steueranschluss18 und den ersten Sourceanschluss16 angeschlossen. - Sofern die erste Spannung U1 kleiner als eine Durchbruchspannung UC der Zenerdiode
22 ist, fließt über den Widerstand26 kein Strom, so dass sich am ersten Steueranschluss18 das Potential des ersten Sourceanschlusses16 einstellt. Der hier als N-Kanal-Feldeffekttransistor realisierte erste Feldeffekttransistor12 sperrt in diesem regulären Fall, in dem eine zu schützende Schaltung30 , die zwischen Ausgängen32 ,34 der ESD-Schutzschaltung10 liegt, mit der Spannung U1 betrieben wird. - Steigt die Spannung U1 dagegen durch eine positive Entladung am Eingang
36 der ESD-Schutzschaltung10 über die Durchbruchspannung UC der Zenerdiode22 an, bricht die obere Zenerdiode22 durch, so dass sich an dem ersten Steueranschluss18 ein Potential U1 – UC einstellt. Der erste Feldeffekttransistor12 wird dann in einen leitfähigen Zustand gesteuert und leitet den positiven Entladestrom an der zu schützenden Schaltung30 vorbei zu einem Bezugspotential ab. Die Leitfähigkeit des ersten Feldeffekttransistors12 steigt dabei mit steigender Potentialdifferenz zwischen dem ersten Steueranschluss18 und dem ersten Sourceanschluss16 . Diese Potentialdifferenz ist aber auf den genannten Wert U1 – UC beschränkt, so dass der erste Feldeffekttransistor12 nie maximal, d.h. nie mit dem vollen Wert der Drain-Source-Spannung U1, ausgesteuert wird. - Dies wird durch die
2 verdeutlicht, die einen rampenförmigen Anstieg der Spannung U1 über der Zeit t und einen sich als Folge einstellenden Verlauf der Spannung U2 zeigt. Dabei ist für das Potential am ersten Sourceanschluss16 der Wert Null angenommen worden. Dieser Wert greift zwischen t0 und t1 auf den ersten Steueranschluss18 durch, so dass U2 in diesem Zeitraum gleich Null ist. Zum Zeitpunkt t1 durchläuft U1 den Wert UC, der die Durchbruchspannung der Zenerdiode22 markiert. Für Zeiten t > t1 ergibt sich dann die Spannung U2 zu U1 – UC, so dass U2 nie den Wert der Drainspannung U1 erreicht. -
3 zeigt eine Ausgestaltung einer erfindungsgemäßen ESD-Schutzschaltung38 , die sich zunächst durch ein geändertes Eingangsnetzwerk40 von der bekannten ESD-Schutzschaltung10 unterscheidet. Ein erster Feldeffekttransistor42 ist in der3 als N-Kanal-Feldeffekttransistor realisiert und mit einem eigenen Bezugszeichen bezeichnet, da er sich bei gleicher ESD-Leistung durch eine kleinere Kanalfläche von dem ersten Feldeffekttransistor12 der Fig. unterscheidet. Ansonsten bezeichnen gleiche Bezugszeichen wie in der1 zumindest funktionsmäßig gleiche Elemente. Das Eingangsnetzwerk40 weist einen zu dem ersten Feldeffekttransistor42 komplementären zweiten Feldeffekttransistor44 , also einen P-Kanal-Feldeffekttransistor auf, der einen zweiten Drainanschluss46 , einen zweiten Sourceanschluss48 und einen zweiten Steueranschluss50 besitzt. Der erste Drainanschluss14 ist mit dem zweiten Sourceanschluss48 und über einen ersten Widerstand52 mit dem zweiten Steueranschluss50 verbunden. Der zweite Drainanschluss46 ist mit dem ersten Steueranschluss18 und über einen zweiten Widerstand54 mit dem ersten Sourceanschluss16 verbunden. - Durch diese Änderungen ergibt sich eine Funktion, wie sie im Folgenden unter Bezug auf die
4 erläutert wird, die das Verhalten der Spannung U2 bei einem rampenförmigen Anstieg der Drainspannung U1 für den Gegenstand der3 zeigt. Solange U1 kleiner als die Durchbruchspannung der Zenerdiode24 ist, fließt (ggf. bis auf einen vemachlässigbaren Sperrstrom) kein Strom über den Widerstand52 , so dass sich am zweiten Steueranschluss50 das Potential U1 einstellt. Zwischen zweitem Sourceanschluss48 und zweitem Steueranschluss50 existiert daher höchstens ein vernachlässigbarer Potentialunterschied, so dass der zweite Feldeffekttransistor44 sperrt. Dann fließt auch kein Strom über den zweiten Widerstand54 und am ersten Steueranschluss18 des ersten Feldeffekttransistors42 stellt sich das Potential des Sourceanschlusses16 ein, das auch hier, zum Zweck der Veranschaulichung, den Wert Null besitzen soll, ohne die Erfindung dadurch auf bestimmte Spannungswerte zu beschränken. Zwischen erstem Sourceanschluss16 und erstem Steueranschluss18 ergibt sich dann ebenfalls keine Potentialdifferenz, so dass auch der erste Feldeffekttransistor42 sperrt. - Erst wenn zum Zeitpunkt t1, zu dem U1 die Durchbruchspannung UC der Zenerdiode
24 erreicht, ein Durchbruch stattfindet, greift die um den Wert der Durchbruchspannung verminderte Spannung U1, also die Spannung U1 – UC, auf den Steueranschluss50 durch, so dass der zweite Feldeffekttransistor44 , der vom P-Kanal-Typ ist, als Folge der damit entstehenden Potentialdifferenz zwischen zweitem Sourceanschluss48 und zweitem Steueranschluss50 in einen niederohmigen Zustand geschaltet wird. Als Folge greift die Spannung U1 nahezu unvermindert auf den ersten Steueranschluss18 durch, so dass die Spannung U2 nahezu auf den Wert von U1 anwächst. Mit anderen Worten: Der erste Feldeffekttransistor42 wird im Gegensatz zum ersten Feldeffekttransistor12 voll ausgesteuert und kann daher einen entsprechend größeren ESD-Strom ableiten. Dadurch, dass die als Folge der stärkeren Aussteuerung erhöhte Stromleitfähigkeit bereits beim Schaltungsentwurf berücksichtigt wird, kann der erste Feldeffekttransistor42 einen gleichen ESD-Strom wie der erste Feldeffekttransistor12 mit einer verringerten Kanalfläche ableiten. - Gleiches gilt für die alternative Ausgestaltung einer ESD-Schutzschaltung
55 nach der5 , die mit einem P-Kanal-Feldeffekttransistor als erstem Feldeffekttransistor56 zur Ableitung eines ESD-Stroms und einem N-Kanal-Feldeffekttransistor als zweitem Feldeffekttransistor58 in der Eingangsschaltung60 arbeitet. Die Anordnung des ersten Drainanschlusses14 und des ersten Sourceanschlusses16 ist bei dem Wechsel von N-Kanal zu P-Kanal angepasst worden. Gleiches gilt für den Abgriff der Spannung U2. Der zweite N-Kanal-Feldeffekttransistor58 weist einen zweiten Drainanschluss62 , einen zweiten Sourceanschluss64 und einen zweiten Steueranschluss66 auf, wobei der erste Drainanschluss14 mit dem zweiten Sourceanschluss64 und über einen ersten Widerstand52 mit dem zweiten Steueranschluss66 verbunden ist. Der zweite Drainanschluss62 ist mit dem ersten Steueranschluss18 und über einen zweiten Widerstand54 mit dem ersten Sourceanschluss16 verbunden. - Die ESD-Schutzschaltung
55 der5 zeigt ebenfalls das in der4 dargestellte Verhalten: Solange U1 kleiner als die Durchbruchspannung der Zenerdiode24 ist, fließt (ggf. - bis auf einen vernachlässigbaren Sperrstrom) kein Strom über den Widerstand
52 , so dass sich am zweiten Steueranschluss66 das wieder zu Null angenommene Potential des ersten Sourceanschlusses64 einstellt. Zwischen zweitem Sourceanschluss64 und zweitem Steueranschluss66 existiert daher höchstens ein vernachlässigbarer Potentialunterschied, so dass der zweite Feldeffekttransistor58 sperrt. Dann fließt auch kein Strom über den zweiten Widerstand54 und am ersten Steueranschluss18 des ersten Feldeffekttransistors56 stellt sich das Potential U1 ein. Zwischen erstem Sourceanschluss16 und erstem Steueranschluss18 ergibt sich dann ebenfalls keine Potentialdifferenz, so dass auch der erste Feldeffekttransistor56 sperrt. - Erst wenn zum Zeitpunkt t1, zu dem U1 die Durchbruchspannung UC der Zenerdiode
24 erreicht, ein Durchbruch stattfindet, greift die um den Wert der Durchbruchspannung verminderte Spannung U1, also die Spannung U1 – UC, auf den zweiten Steueranschluss66 durch, so dass der zweite Feldeffekttransistor58 , der vom N-Kanal-Typ ist, als Folge der damit entstehenden Potentialdifferenz zwischen zweitem Sourceanschluss64 und zweitem Steueranschluss66 in einen niederohmigen Zustand geschaltet wird. Als Folge stellt sich am ersten Steueranschluss18 nahezu der Wert Null als Potential ein, so dass die Spannung U2 nahezu auf den Wert von U1 anwächst. Mit anderen Worten: Auch hier wird der erste Feldeffekttransistor56 im Gegensatz zum ersten Feldeffekttransistor12 voll ausgesteuert und kann daher einen entsprechend größeren ESD-Strom ableiten. - Bei den Ausgestaltungen der
3 und5 kann optional zwischen der Zenerdiode24 und dem ersten Sourceanschluss16 ein dritter Widerstand68 angeordnet sein, wie er in der3 gestrichelt dargestellt ist.
Claims (7)
- ESD-Schutzschaltung (
38 ) mit einem ersten Feldeffekttransistor (42 ), der einen ersten Drainanschluss (14 ), einen ersten Sourceanschluss (16 ) und einen ersten Steueranschluss (18 ) aufweist, und mit einem Eingangsnetzwerk (40 ), das bei einer zwischen dem ersten Drainanschluss (14 ) und dem ersten Sourceanschluss (16 ) liegenden ersten Spannung (U1), die einen Schwellenwert durchläuft, eine zweite Spannung (U2) ändert, die sich zwischen dem ersten Steueranschluss (18 ) und dem ersten Sourceanschluss (16 ) einstellt, dadurch gekennzeichnet, dass das Eingangsnetzwerk (40 ) einen zu dem ersten Feldeffekttransistor (42 ) komplementären zweiten Feldeffekttransistor (44 ) mit einem zweiten Drainanschluss (46 ), einem zweiten Sourceanschluss (48 ) und einem zweiten Steueranschluss (50 ) aufweist, wobei der erste Drainanschluss (14 ) mit dem zweiten Sourceanschluss (48 ) und über einen ersten Widerstand (52 ) mit dem zweiten Steueranschluss (50 ) verbunden ist, und der zweite Drainanschluss (46 ) mit dem ersten Steueranschluss (18 ) und über einen zweiten Widerstand (54 ) mit dem ersten Sourceanschluss (16 ) verbunden ist. - ESD-Schutzschaltung (
38 ) nach Anspruch 1, dadurch gekennzeichnet, dass der zweite Feldeffekttransistor (44 ) eine kleinere Kanalfläche besitzt als der erste Feldeffekttransistor (42 ). - ESD-Schutzschaltung (
38 ) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der zweite Steueranschluss (50 ) über eine Zenerdiode (24 ) mit dem ersten Sourceanschluss (16 ) verbunden ist. - ESD-Schutzschaltung (
38 ) nach Anspruch 1, dadurch gekennzeichnet, dass der zweite Feldeffekttransistor (44 ) und die Zenerdiode (24 ) so aneinander angepasst sind, dass die Gate-Source-Kapazität des zweiten Feldeffekttransistors44 der Sperrschichtkapazität der Zenerdiode (24 ) entspricht. - ESD-Schutzschaltung (
38 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen der Zenerdiode (24 ) und dem ersten Sourceanschluss (16 ) ein dritter Widerstand (68 ) angeordnet ist. - ESD-Schutzschaltung (
38 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste Feldeffekttransistor ein N-Kanal-Enhancement Feldeffekttransistor (42 ) ist. - ESD-Schutzschaltung (
55 ) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der erste Feldeffekttransistor ein P-Kanal-Enhancement Feldeffekttransistor ist (56 ).
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005013687A DE102005013687B3 (de) | 2005-03-18 | 2005-03-18 | ESD-Schutzschaltung für niedrige Spannungen |
EP06004793A EP1703559B1 (de) | 2005-03-18 | 2006-03-09 | ESD Schutzschaltung für niedrige Spannungen |
US11/376,138 US8233252B2 (en) | 2005-03-18 | 2006-03-16 | ESD protection circuit for low voltages |
JP2006075035A JP2006261679A (ja) | 2005-03-18 | 2006-03-17 | 低電圧用esd保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005013687A DE102005013687B3 (de) | 2005-03-18 | 2005-03-18 | ESD-Schutzschaltung für niedrige Spannungen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102005013687B3 true DE102005013687B3 (de) | 2005-12-01 |
Family
ID=35267636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005013687A Withdrawn - After Issue DE102005013687B3 (de) | 2005-03-18 | 2005-03-18 | ESD-Schutzschaltung für niedrige Spannungen |
Country Status (4)
Country | Link |
---|---|
US (1) | US8233252B2 (de) |
EP (1) | EP1703559B1 (de) |
JP (1) | JP2006261679A (de) |
DE (1) | DE102005013687B3 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006021847A1 (de) * | 2006-05-10 | 2007-11-22 | Austriamicrosystems Ag | Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zur Ableitung von elektrostatischen Entladungen |
EP1879229A1 (de) * | 2006-07-13 | 2008-01-16 | STMicroelectronics S.r.l. | Verbesserte Schutzvorrichtung vor elektrostatischen Entladungen (ESD) |
US8476709B2 (en) | 2006-08-24 | 2013-07-02 | Infineon Technologies Ag | ESD protection device and method |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100536132C (zh) * | 2005-06-20 | 2009-09-02 | 昂宝电子(上海)有限公司 | 对多种电压下的信号的静电放电保护系统与方法 |
US7911748B1 (en) * | 2006-09-07 | 2011-03-22 | National Semiconductor Corporation | Diffusion capacitor for actively triggered ESD clamp |
DE602007013986D1 (de) * | 2006-10-18 | 2011-06-01 | Semiconductor Energy Lab | ID-Funktransponder |
US20080316659A1 (en) * | 2007-06-19 | 2008-12-25 | Ismail Hakki Oguzman | High voltage esd protection featuring pnp bipolar junction transistor |
DE102007044047B4 (de) * | 2007-09-14 | 2017-08-03 | Infineon Technologies Ag | Schaltungsanordnung mit einem elektronischen Bauelement und einer ESD-Schutzanordnung |
FR2934710B1 (fr) * | 2008-08-04 | 2010-09-10 | St Microelectronics Sa | Circuit de protection d'un circuit integre contre des decharges electrostatiques en technologie cmos. |
WO2010038712A1 (en) * | 2008-09-30 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8681459B2 (en) * | 2009-03-31 | 2014-03-25 | Freescale Semiconductor, Inc. | Integrated protection circuit |
US8693149B2 (en) * | 2009-05-20 | 2014-04-08 | Semiconductor Components Industries, Llc. | Transient suppression device and method therefor |
KR20120120330A (ko) | 2010-01-29 | 2012-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8901603B2 (en) | 2012-03-29 | 2014-12-02 | Steven Andrew Robbins | Surge protection circuit for power MOSFETs used as active bypass diodes in photovoltaic solar power systems |
US8922962B2 (en) * | 2012-06-15 | 2014-12-30 | Allegro Microsystems, Llc | Method and apparatus to improve ESD robustness of power clamps |
EP2822035A1 (de) * | 2013-07-01 | 2015-01-07 | Ams Ag | Schutzschaltung gegen elektrostatische Entladung und Verfahren zum Schutz vor elektrostatischer Entladung |
US10332871B2 (en) * | 2016-03-18 | 2019-06-25 | Intel IP Corporation | Area-efficient and robust electrostatic discharge circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030214769A1 (en) * | 2002-04-09 | 2003-11-20 | Mutsuo Nishikawa | Over-voltage protection circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4987465A (en) * | 1987-01-29 | 1991-01-22 | Advanced Micro Devices, Inc. | Electro-static discharge protection device for CMOS integrated circuit inputs |
JPH0697739B2 (ja) * | 1989-12-21 | 1994-11-30 | 株式会社東芝 | 過電圧保護回路 |
FR2708860B1 (fr) * | 1993-08-11 | 1995-10-13 | Ela Medical Sa | Circuit de protection pour dispositif électronique implantable. |
DE19739683A1 (de) * | 1997-09-10 | 1999-03-18 | Bosch Gmbh Robert | Schaltungsanordnung zum Schutz integrierter Schaltungen vor elektrostatischen Entladungen |
US5946177A (en) * | 1998-08-17 | 1999-08-31 | Motorola, Inc. | Circuit for electrostatic discharge protection |
US6501632B1 (en) * | 1999-08-06 | 2002-12-31 | Sarnoff Corporation | Apparatus for providing high performance electrostatic discharge protection |
DE10158869A1 (de) * | 2001-11-30 | 2003-06-12 | Bosch Rexroth Ag | Verfahren zum Nachweis der Funktionsfähigkeit von mehreren gleichen parallel zueinander und zu einer Magnetspule geschalteten Z-Dioden |
US7209332B2 (en) * | 2002-12-10 | 2007-04-24 | Freescale Semiconductor, Inc. | Transient detection circuit |
-
2005
- 2005-03-18 DE DE102005013687A patent/DE102005013687B3/de not_active Withdrawn - After Issue
-
2006
- 2006-03-09 EP EP06004793A patent/EP1703559B1/de not_active Expired - Fee Related
- 2006-03-16 US US11/376,138 patent/US8233252B2/en active Active
- 2006-03-17 JP JP2006075035A patent/JP2006261679A/ja not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030214769A1 (en) * | 2002-04-09 | 2003-11-20 | Mutsuo Nishikawa | Over-voltage protection circuit |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006021847A1 (de) * | 2006-05-10 | 2007-11-22 | Austriamicrosystems Ag | Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zur Ableitung von elektrostatischen Entladungen |
US7768753B2 (en) | 2006-05-10 | 2010-08-03 | Austriamicrosystems Ag | Circuit arrangement for protection against electrostatic discharges and method for diverting electrostatic discharges |
DE102006021847B4 (de) * | 2006-05-10 | 2015-07-02 | Austriamicrosystems Ag | Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen |
EP1879229A1 (de) * | 2006-07-13 | 2008-01-16 | STMicroelectronics S.r.l. | Verbesserte Schutzvorrichtung vor elektrostatischen Entladungen (ESD) |
US8476709B2 (en) | 2006-08-24 | 2013-07-02 | Infineon Technologies Ag | ESD protection device and method |
US8482071B2 (en) | 2006-08-24 | 2013-07-09 | Infineon Technologies Ag | Diode biased ESD protection device and method |
US9129805B2 (en) | 2006-08-24 | 2015-09-08 | Infineon Technologies Ag | Diode biased ESD protection device and method |
US9263428B2 (en) | 2006-08-24 | 2016-02-16 | Infineon Technologies Ag | Diode biased ESD protection device and method |
US9859270B2 (en) | 2006-08-24 | 2018-01-02 | Infineon Technologies Ag | Diode biased ESD protection devices and methods |
DE102007063829B3 (de) | 2006-08-24 | 2019-06-27 | Infineon Technologies Ag | ESD-Schutzanordnung mit Dioden-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Verfahren zum Betreiben hierfür |
DE102007038322B4 (de) | 2006-08-24 | 2021-09-09 | Infineon Technologies Ag | MOS-Anordnung mit Diode-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Layout-Technik hierfür |
Also Published As
Publication number | Publication date |
---|---|
JP2006261679A (ja) | 2006-09-28 |
US8233252B2 (en) | 2012-07-31 |
EP1703559A1 (de) | 2006-09-20 |
EP1703559B1 (de) | 2011-06-29 |
US20060209479A1 (en) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005013687B3 (de) | ESD-Schutzschaltung für niedrige Spannungen | |
DE102010030064B4 (de) | Schutzschaltung | |
DE60130146T2 (de) | Esd-schutzeinrichtungen | |
DE102007040875B4 (de) | Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen | |
DE3046266A1 (de) | Hochspannungs-hochstrom-festkoerper-schaltanordnung und verfahren zum beschraenken einer ersten schaltvorrichtung | |
DE102015102878B4 (de) | Elektronische Ansteuerschaltung | |
DE2505573C3 (de) | Halbleiterschaltungsanordnung mit zwei Isolierschicht-Feldeffekttransistoren | |
DE102011056317A1 (de) | Halbleiter-ESD-Schaltung und Verfahren | |
DE102013103076B4 (de) | Selektives strompumpen zum verbessern der niederspannungs-esd-begrenzung unter verwendung von hochspannungsbauelementen | |
DE102007044047B4 (de) | Schaltungsanordnung mit einem elektronischen Bauelement und einer ESD-Schutzanordnung | |
WO2011123962A1 (de) | Schalteinrichtung mit jfet-serieschaltung | |
DE202010016526U1 (de) | Schaltung zum Schutz gegen Verpolung | |
EP3021444A1 (de) | Schaltung zum schutz vor überspannungen | |
DE4013731C2 (de) | Schaltungsanordnung zur Begrenzung des Einschaltstromstoßes | |
EP0401410A1 (de) | Schaltungsanordnung zum Schutz elektronischer Schaltungen vor Überspannung | |
DE3735511C2 (de) | Spannungsstoßschutzschaltkreis | |
DE2506021A1 (de) | Ueberspannungs-schutzschaltung fuer hochleistungsthyristoren | |
DE3420003A1 (de) | Anordnung zum verhindern uebermaessiger verlustleistung in einer leistungsschalthalbleitervorrichtung | |
DE102008006963B4 (de) | ESD-Leistungsklemmeinrichtung mit stabiler Einschaltfunktion | |
DE19823768A1 (de) | Smartpower-Bauelement | |
DE10255130B4 (de) | Schaltungsanordnung zum Schutz integrierter Schaltungen vor elektrostatischen Entladungen mit parallelem Strompfad | |
DE202014105631U1 (de) | Schaltungsanordnung zur Reduzierung von Überspannungen | |
DE102007018237B4 (de) | Schaltung mit verbessertem ESD-Schutz bei repetierender Pulsbelastung | |
DE19838109B4 (de) | Ansteuerschaltung für induktive Lasten | |
DE102006026691A1 (de) | ESD-Schutzschaltung und -verfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE |
|
8330 | Complete disclaimer |