DE102011018450A1 - Halbleiterbauelement sowie ein Betriebsverfahren für eine Schutzschaltung gegen Lichtangriffe - Google Patents

Halbleiterbauelement sowie ein Betriebsverfahren für eine Schutzschaltung gegen Lichtangriffe Download PDF

Info

Publication number
DE102011018450A1
DE102011018450A1 DE102011018450A DE102011018450A DE102011018450A1 DE 102011018450 A1 DE102011018450 A1 DE 102011018450A1 DE 102011018450 A DE102011018450 A DE 102011018450A DE 102011018450 A DE102011018450 A DE 102011018450A DE 102011018450 A1 DE102011018450 A1 DE 102011018450A1
Authority
DE
Germany
Prior art keywords
semiconductor device
resistor
semiconductor
parasitic thyristor
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011018450A
Other languages
English (en)
Other versions
DE102011018450B4 (de
Inventor
Dr. Weder Uwe
Thomas Kuenemund
Dennis Tischendorf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102011018450.3A priority Critical patent/DE102011018450B4/de
Priority to FR1200873A priority patent/FR2974448B1/fr
Priority to US13/450,907 priority patent/US8890205B2/en
Priority to CN201210117246.8A priority patent/CN102751262B/zh
Publication of DE102011018450A1 publication Critical patent/DE102011018450A1/de
Priority to US14/512,686 priority patent/US9419623B2/en
Application granted granted Critical
Publication of DE102011018450B4 publication Critical patent/DE102011018450B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17768—Structural details of configuration resources for security
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thyristors (AREA)

Abstract

Halbleiterbauelement 100 mit einem Halbleitersubstrat 20, wobei in dem Halbleitersubstrat 20 eine dotierte Wanne 10 mit einem Wannenanschluss 5 und eine Transistorstruktur 30 mit wenigstens einem Potentialanschluss 35 ausgebildet sind, wobei die Transistorstruktur 30 einen parasitären Thyristor 40 aufweist und zumindest teilweise in der dotierten Wanne 10 angeordnet ist, wobei der Potentialanschluss 35 und der Wannenanschluss 5 über einen Widerstand R verbunden sind.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement sowie ein Betriebsverfahren für eine Schutzschaltung gegen Lichtangriffe.
  • Halbleiterbauelemente mit einer Logikschaltung, wie sie beispielsweise in einer CPU eingesetzt werden, werden oftmals mit CMOS Gattern aufgebaut. Diese CMOS Gatter enthalten p-Kanal-Transistoren, die in einer n-leitend dotierten Wanne angeordnet sind. Die n-Wannen werden fest mit dem höchsten vorgesehenen elektrischen Potenzial (Versorgungsspannung VDD) verbunden. Damit wird erreicht, dass der pn-Übergang zwischen der n-leitend dotierten Wanne und den Source-Drain-Bereichen nicht leitend wird. Dadurch erhält man definierte Transistoreigenschaften. Außerdem verhindert diese Anordnung ein Absinken des Wannenpotenzials unter einen Wert, bei dem ein so genannter Latchup, das heißt ein Übergang des Halbleiterbauelements in einen niederohmigen Zustand, der zu einem elektrischen Kurzschluss und damit zu einer thermischen Zerstörung des Bauteils führen kann, auftritt.
  • Ein Problem bei Halbleiterbauelementen für sicherheitskritische Anwendungen ist auch eine notwendige Absicherung gegen Lichtangriffe, mit denen Funktionsstörungen des Bauelementes bewirkt werden können oder eine unerwünschte Fremdanalyse des Schaltungsaufbaus ermöglicht werden soll. Es gibt bereits eine Reihe von Vorschlägen, wie ein Halbleiterbauelement gegen Lichtangriffe geschützt werden kann.
  • Bei den Lichtangriffen unterscheidet man zwischen globalen Lichtangriffen und lokalen Lichtangriffen. Bei globalen Lichtangriffen wird der Chip großflächig mit Licht bzw. ionisierender Strahlung beaufschlagt. Dieser Angriff ist nicht auf eingegrenzte Bereiche beschränkt. Es ist bekannt, dass globale Lichtangriffe durch auf dem Chip verstreut angeordnete Lichtsensoren detektiert werden können.
  • Lokale Lichtangriffe sind örtlich sehr begrenzte Angriffe auf ein Halbleiterbauelement und können beispielsweise mittels eines Lasers durchgeführt werden. Mittels lokaler Lichtangriffe können einzelne Bits in sensiblen Bereichen verändert werden. Sie erfordern in der Regel eine Öffnung des Chipgehäuses und eine Freilegung der Schaltungsstruktur. Lokale Lichtangriffe können beispielsweise mit einer doppelten CPU-Anordnung detektiert werden.
  • Aus der US 2011/0043245 A1 ist ein Halbleiterbauelement mit einer parasitären Aktivierungsstruktur zum Schutz gegen Lichtangriffe bekannt, wobei der Energiegrenzwert zur Aktivierung der parasitären Struktur geringer ist als der Energiegrenzwert zur Änderung des Status eines Speicher-Flip-Flops des Halbleiterbauelements. Eine Strombegrenzungsschaltung begrenzt dabei den in dem Halbleiterbauelement fließenden Strom.
  • Die bekannten Maßnahmen sind nicht nur sehr aufwendig und verteuern das Bauelement erheblich, sondern sie sorgen, wie im Fall der doppelten CPU-Anordnung, auch für einen Anstieg des Stromverbrauchs/-bedarfs und des Flächenbedarfs. Der zusätzliche Flächenbedarf der Komponenten einer Schutzschaltung übersteigt leicht die für die gesamte integrierte Schaltung verfügbare Fläche.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Halbleiterbauelement mit kostengünstigem Aufbau und verbesserten Schutzeigenschaften gegen lokale Lichtangriffe bereitzustellen.
  • Diese Aufgabe wird durch ein Halbleiterbauelement mit den Merkmalen des Anspruches 1 sowie durch ein Betriebsverfahren für eine Schutzschaltung gegen Lichtangriffe mit den Merkmalen des Anspruchs 14 gelöst. Jeweilige Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Das erfindungsgemäße Halbleiterbauelement weist ein Halbleitersubstrat auf, wobei in dem Halbleitersubstrat eine dotierte Wanne mit einem Wannenanschluss und eine Transistorstruktur mit wenigstens einem Potentialanschluss ausgebildet sind. An dem Potentialanschluss kann ein Versorgungspotential, beispielsweise VDD, anliegen. Die Transistorstruktur weist einen parasitären Thyristor auf, der teilweise in der dotierten Wanne angeordnet ist, wobei der Potentialanschluss und der Wannenanschluss über einen Widerstand verbunden sind.
  • Erfindungsgemäß wird die Wanne nicht, wie im dem Stand der Technik üblich, fest mit dem höchsten elektrischen Potenzial verbunden, sondern es wird zwischen dem Wannenanschluss und dem Potentialanschluss ein Widerstand angeordnet. Durch diese Anordnung kann an dem Potentialanschluss das höchste elektrische Potenzial, beispielsweise die positive Versorgungsspannung VDD, anliegen, während, im Falle eines Lichtangriffes, an dem Wannenanschluss ein, um den Spannungsabfall am Widerstand verringertes, niedrigeres Potential anliegt.
  • Statt der positiven Versorgungsspannung VDD kann an dem Potentialanschluss auch eine negative Versorgungsspannung VSS anliegen.
  • Durch die Größe des Widerstandes kann die Empfindlichkeit des parasitären Thyristors gegenüber einem Lichtangriff eingestellt werden. Der parasitäre Thyristor kann so eingestellt werden, dass er unter bestimmten Bedingungen zündet und so einen Latchup oder eine Latchup-Vorstufe auslöst. Durch die hohen Ströme, welche bei einem Latchup oder einer Latchup-Vorstufe fließen, können auf dem Halbleiterbauelement hinterlegte Daten vernichtet bzw. gelöscht werden. Desweiteren kann die Funktion des Halbleiterbauelements gestört bzw. das Halbleiterbauelement thermisch beschädigt oder zerstört werden.
  • Der Widerstand kann derart ausgebildet sein, dass ein Lichtangriff den parasitären Thyristor zündet, bevor eine Funktionsstörung zur Fremdanalyse des Schaltungsaufbaus oder zum Auslesen von auf dem Halbleiterbauelement hinterlegten Daten möglich ist. Vorteilhafter Weise hat der Widerstand eine Größe zwischen 50 und 500 Ohm.
  • Bei dem Widerstand kann es sich um einen einstellbaren Widerstand handeln, wobei der Widerstand nach Beendigung des Fertigungsprozesses eingestellt werden kann. Durch die Einstellung des Widerstandes kann die Empfindlichkeit des parasitären Thyristors gegen Lichtangriffe geändert werden.
  • Bei dem Widerstand kann es sich um einen Polysilizium-Widerstand oder einen Metall-Widerstand handeln, welcher außerhalb des Halbleitersubstrats angeordnet werden kann.
  • In einem weiteren Ausführungsbeispiel wird der Widerstand in dem Halbleitersubstrat, beispielsweise in einer dotierten Wanne und/oder in einem Diffusionsgebiet, ausgebildet.
  • Bei dem Widerstand kann es sich auch um einen regelbaren Widerstand handeln, wobei das Halbleiterbauelement so ausgebildet ist, dass der Widerstand in Abhängigkeit von einer in dem Halbleiterbauelement gemessenen physikalischen Größe geregelt werden kann. Durch einen regelbaren Widerstand können beispielsweise Temperatur- und/oder andere Umgebungsbedingungen und/oder eine alterungsbedingte Veränderung des Halbleiterbauelements berücksichtigt werden.
  • Das Halbleiterbauelement kann ferner einen Temperatursensor aufweisen, wobei das Halbleiterbauelement so ausgebildet ist, dass es in Abhängigkeit von einer durch den Temperatursensor gemessenen Temperatur den Widerstand regeln kann.
  • Bei dem Halbleiterbauelement kann es sich um ein Halbleiterbauelement handeln, welches in CMOS-Technik aufgebaut ist. Auch kann das Halbleiterbauelement mehrere Transistorstrukturen mit jeweils einem parasitären Thyristor aufweisen.
  • In einem weiteren Ausführungsbeispiel kann der Widerstand mit den Potentialanschlüssen mehrerer Transistorstrukturen verbunden sein. Die Transistorstrukturen können dabei ein Teil oder die Gesamtheit einer Logikschaltung sein, welche in der Regel mit CMOS Transistoren aufgebaut wird.
  • In einem Ausführungsbeispiel ist die dotierte Wanne eine n-Wanne und das an dem Potentialanschluss anliegende elektrische Potenzial eine positive Versorgungsspannung VDD, wobei der Potentialanschluss und der Wannenanschluss über den Widerstand, welcher außerhalb der dotierten Wanne angeordnet sein kann, verbunden sind. Die dotierte Wanne kann aber auch eine p-Wanne und das an dem Potentialanschluss anliegende elektrische Potenzial eine negative Versorgungsspannung VSS sein.
  • Desweiteren kann das Halbleiterbauelement eine Strombegrenzungsschaltung aufweisen, wobei die Strombegrenzungsschaltung so eingerichtet sein kann, dass bei einem Zünden des parasitären Thyristors das Halbleiterbauelement nicht beschädigt wird. Auch wenn das Halbleiterbauelement durch die Strombegrenzung nicht beschädigt wird, kann die Funktion des Halbleiterbauelements derart gestört werden, dass ein Auslesen von auf dem Halbleiterbauelement hinterlegten Daten und/oder eine Fremdanalyse des Schaltungsaufbaus nicht mehr möglich sind.
  • Desweiteren kann das Halbleiterbauelement eine Alarmschaltung aufweisen, wobei die Alarmschaltung so eingerichtet ist, dass bei einem Zünden des parasitären Thyristors eine Funktion des Halbleiterbauelements zumindest zeitweise blockiert wird. Das Halbleiterbauelement kann so blockiert werden, dass eine unerwünschte Fremdanalyse des Halbleiterbauelements bzw. dessen Dateninhalts verhindert wird. Ein Freigeben dieser Funktion kann beispielsweise durch einen Reset erfolgen.
  • Mit dem erfindungsgemäßen Halbleiterbauelement wird ein flächendeckender Schutz gegen Lichtangriffe sowohl von der Vorderseite als auch von der Rückseite (Substrat) des Halbleiterbauelements erreicht. Es sind keine weiteren Maßnahmen innerhalb der zu schützenden Schaltung erforderlich. Es kann die gesamte in den Chip integrierte Schaltung, insbesondere eine komplette Logikschaltung, geschützt werden. Die Empfindlichkeit kann durch die Wahl des Widerstandes oder durch den Schichtaufbau des Halbleiterbauelements voreingestellt werden.
  • Durch die Anordnung des Widerstandes zwischen dem Potentialanschluss und dem Wannenanschluss und Ausnutzung des Latchup-Effekts ist ein wirkungsvoller Schutz des Halbleiterbauelements gegen Licht- und Strahlungsangriffe möglich, nahezu ohne den Gesamtflächenbedarf zu erhöhen. Auch verbraucht die Anordnung des Widerstandes zwischen dem Wannenanschluss und dem Potentialanschluss, im Gegensatz zu anderen, bekannten Lösungen gegen Lichtangriffe, keinen zusätzlichen Strom. Sogar die nachträgliche Implementierung eines solchen Widerstandes in vorhandene Logikschaltungen, Designs und IP-Blöcke ist ohne großen Aufwand möglich.
  • Durch ein Betriebsverfahren für eine Schutzschaltung in einem Halbleiterbauelement kann das Halbleiterbauelement wirkungsvoll gegen Lichtangriffe geschützt werden. Das Halbleiterelement weist dabei ein Halbleitersubstrat mit einer dotierten Wanne mit einem Wannenanschluss und einer zumindest teilweise in der Wanne angeordneten Transistorstruktur mit wenigstens einem Potentialanschluss und mit einem parasitären Thyristor auf, wobei der Potentialanschluss und der Wannenanschluss über einen Widerstand verbunden sind. Bei der Beaufschlagung mit Licht oder Strahlung, schaltet der parasitäre Thyristor durch, wodurch ein Auslesen von auf dem Halbleiterbauelement hinterlegten Daten nicht mehr möglich ist, bzw. das Halbleiterbauelement in der Funktion gestört bzw. beschädigt oder zerstört wird.
  • Es folgt eine genauere Beschreibung von Ausführungsbeispielen des Halbleiterbauelements anhand der beigefügten 1 bis 2.
  • 1 zeigt ein Ausführungsbeispiel eines Halbleiterbauelements 100 im Querschnitt.
  • 2 zeigt ein Ausführungsbeispiel einer Logikschaltung 200.
  • 1 zeigt ein Ausführungsbeispiel eines Halbleiterbauelements 100 in CMOS-Technologie im Querschnitt. Das Halbleiterbauelement 100 weist einen n-Kanal-Feldeffekttransistor 34 und einen p-Kanal-Feldeffekttransistor 32 auf. Die beiden Feldeffekttransistoren 32, 34 bilden zusammen eine Transistorstruktur 30. Während der n-Kanal-Feldeffekttransistor 34 in einem p-dotierten Halbleitersubstrat 20 des Halbleiterbauelements 100 angeordnet ist, ist der p-Kanal-Feldeffekttransistor 32 in einer n-dotierte Wanne 10, welche in dem Halbleitersubstrat 20 ausgebildet ist, angeordnet.
  • Die n-dotierte Wanne 10 weist einen Wannenanschluss 5 mit einem n+ dotierten Diffusionsbereich auf. Der p-Kanal-Feldeffekttransistor 32 weist einen Potentialanschluss 35 auf. An dem Potentialanschluss 35 liegt eine Versorgungsspannung VDD an. Die Versorgungsspannung VDD eines Halbleiterbauelements 100 kann bei ca. 1,5 V liegen.
  • Durch den Schichtaufbau der einzelnen Dotierungen der Transistorstruktur 30 ergeben sich ein parasitärer npn-Bipolartransistor 44 und ein parasitärer pnp-Bipolartransistor 42. Der npn-Bipolartransistor 44 und der pnp-Bipolartransistor 42 entsprechen in ihrer gegenseitigen Verschaltung einem parasitären Thyristor 40.
  • Der parasitäre Thyristor 40 weist einen lateralen npn-Bipolartransistor 44 und einen vertikalen pnp-Bipolartransistor 42 auf. Die Source-Drain-Gebiete des p-Kanal-Feldeffekttransistors 32 sind der Emitter und die n-dotierte Wanne 10 die Basis des so entstandenen pnp-Bipolartransistors 42, während das p-dotierte Halbleitersubstrat 20 den Kollektor darstellt. Entsprechend bilden die Source-Drain-Gebiete des n-Kanal-Feldeffekttransistors 34, das p-dotierte Halbleitersubstrat 20 sowie die n-dotierte Wanne 10 den Emitter, die Basis und den Kollektor des npn-Bipolartransistors 44. Der Potentialanschluss 35 und der Wannenanschluss 5 sind über einen Widerstand R miteinander verbunden. Der Widerstand R ist, wie in diesem Ausführungsbeispiel schematisch dargestellt, außerhalb des Halbleitersubstrats 20 bzw. außerhalb der dotierten Wanne 10 angeordnet. Durch die Größe des Widerstandes R kann die Empfindlichkeit des parasitären Thyristors 40 gegenüber einem Lichtangriff eingestellt werden. Der parasitäre Thyristor 40 kann so eingestellt werden, dass er unter bestimmten Bedingungen zündet und so einen Latchup oder eine Latchup-Vorstufe auslöst.
  • Der npn-Bipolartransistor 44 und der pnp-Bipolartransistors 42 sind unter normalen Betriebsbedingungen gesperrt. Kommt es aufgrund äußerer Bedingungen, beispielsweise durch einen Lichtangriff, zu einem Spannungsabfall an einer der beiden Basis-Emitter-Dioden von einem der beiden parasitären Bipolartransistoren 42, 44, so fließt ein Kollektorstrom durch diesen Bipolartransistor. Dieser Kollektorstrom erzeugt einen Spannungsabfall an dem komplementären Bipolartransistor. Wird auch bei diesem die Basis-Emitter-Spannung überschritten, leiten nun beide Bipolartransistoren 42, 44. Die Folge ist eine positive Rückkopplung zwischen den beiden Bipolartransistoren 42, 44, wodurch eine dauerhafte niederohmige Verbindung zwischen der Versorgungsspannung VDD und der Masse VSS entsteht. Diese niederohmige Verbindung kann dann nur durch Entfernung der Versorgungsspannung VDD getrennt werden.
  • Ist die Stromversorgung eines der beiden parasitären Bipolartransistoren 42, 44 hoch genug, dann bleibt die Anordnung auch nach dem Verschwinden der, beispielsweise durch einen Lichtangriff injizierten, Ströme in einem aktiven Zustand. Dieser Zustand wird Latchup oder Haltezustand genannt. Der Latchup führt zu einer Fehlfunktion des Halbleiterbauelements 100, da die Ausgänge der Feldeffekttransistoren 32, 34 auf einem festen Potential liegen und nicht mehr auf Änderungen am Gate-Anschluss reagieren. Durch die bei einem Latchup oder einer Latchup-Vorstufe fließenden hohen Ströme können auf dem Halbleiterelement 100 hinterlegte Daten gelöscht bzw. verändert werden. Bei sehr hohen Strömen kann es zu einer thermischen Zerstörung oder Verschmelzung der zuführenden Metallbahnen oder darunter liegender Strukturen des Halbleiterbauelements 100 kommen. Auch wenn das Halbleiterbauelement 100 durch den Latchup bzw. seiner Vorstufe nicht beschädigt wird, kann die Funktion des Halbleiterbauelements 100 nachhaltig gestört werden.
  • 2 zeigt mehrere Halbleiterbauelemente 100, welche in Form einer Logikschaltung 200 angeordnet sind. Bei dem Widerstand RE handelt es sich in diesem Ausführungsbeispiel um einen einstellbaren bzw. regelbaren Widerstand. Der Widerstand RE ist zwischen den Potentialanschlüssen 35 mehrerer Transistorstrukturen 30-1, 30-2, ... 30-n und den Wannenanschlüssen 5 dieser Transistorstrukturen 30-1, 30-2, ... 30-n angeordnet. Jede Transistorstruktur 30-1, 30-2, ... 30-n weist dabei einen parasitären Thyristor auf. Die Transistorstrukturen 30-1, 30-2, ... 30-n sind dabei Teil einer synthetisierten Logik/Logikschaltung.
  • An den Potentialanschlüssen 35 liegt eine positive Versorgungsspannung VDD und an den Wannenanschlüssen 5 eine Spannung VWELL an. Im normalen Betriebszustand ist die Spannung VWELL an den Wannenanschlüssen 5 gleich der positive Versorgungsspannung VDD. Bei einem Lichtangriff bleibt die Versorgungsspannung VDD konstant, während sich die Spannung VWELL um den Spannungsabfall am Widerstand RE verringert.
  • Durch die Größe des Widerstandes RE kann die Empfindlichkeit der parasitären Thyristoren der Transistorstrukturen 30-1, 30-2, ... 30-n gegenüber einem Lichtangriff eingestellt werden. Die parasitären Thyristoren können so eingestellt werden, dass sie unter bestimmten Bedingungen zünden und so einen Latchup oder eine Latchup-Vorstufe auslösen. Durch die hohen Ströme, welche bei einem Latchup oder einer Latchup-Vorstufe fließen, können auf den Halbleiterbauelementen 100 hinterlegte Daten vernichtet bzw. gelöscht werden. Desweiteren kann die Funktion der Halbleiterbauelemente 100 gestört bzw. die Halbleiterbauelemente 100 thermisch beschädigt oder zerstört werden.
  • Durch den Aufbau der Logikschaltung 200 mit den erfindungsgemäßen Halbleiterbauelementen 100 ist es möglich, die gesamte Logikschaltung 200 wirkungsvoll, ohne zusätzliche Designmaßnahmen, Sensoren oder Flächenaufwand, gegen Licht- bzw. Strahlungsangriffe zu schützen.
  • Handelt es sich bei dem Widerstand RE um einen einstellbaren Widerstand, kann der Widerstand RE nach Beendigung des Fertigungsprozesses eingestellt werden. Durch die Einstellung des Widerstandes RE kann beispielsweise die Empfindlichkeit der parasitären Thyristoren gegen Lichtangriffe eingestellt werden.
  • Handelt es sich bei dem Widerstand RE um einen regelbaren Widerstand, so kann der Widerstand RE so ausgebildet sein, dass der Widerstand RE in Abhängigkeit von einer in dem Halbleiterbauelement 100 gemessenen physikalischen Größe geregelt werden kann. Durch einen regelbaren Widerstand RE können beispielsweise Temperatur- und/oder andere Umgebungsbedingungen und/oder eine alterungsbedingte Veränderung des Halbleiterbauelements 100 berücksichtigt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2011/0043245 A1 [0006]

Claims (16)

  1. Halbleiterbauelement (100) mit einem Halbleitersubstrat (20), wobei in dem Halbleitersubstrat (20) eine dotierte Wanne (10) mit einem Wannenanschluss (5) und eine Transistorstruktur (30) mit wenigstens einem Potentialanschluss (35) ausgebildet sind, wobei die Transistorstruktur (30) einen parasitären Thyristor (40) aufweist, der teilweise in der dotierten Wanne (10) angeordnet ist, wobei der Potentialanschluss (35) und der Wannenanschluss (5) über einen Widerstand (R) verbunden sind.
  2. Halbleiterbauelement (100) nach Anspruch 1, wobei der Widerstand (R) so ausgebildet ist, dass ein Lichtangriff den parasitären Thyristor (40) durchschaltet.
  3. Halbleiterbauelement (100) nach einem der Ansprüche 1 oder 2, wobei der Widerstand (R) außerhalb der dotierten Wanne (10) und/oder außerhalb des Halbleitersubstrats (20) angeordnet ist.
  4. Halbleiterbauelement (100) nach Anspruch 3, wobei der Widerstand (R) ein Polysilizium-Widerstand oder ein Metall-Widerstand ist.
  5. Halbleiterbauelement (100) nach einem der Ansprüche 1 bis 2, wobei der Widerstand (R) in dem Halbleitersubstrat (20), in einer dotierten Wanne und/oder in einem Diffusionsgebiet ausgebildet ist.
  6. Halbleiterbauelement (100) nach einem der Ansprüche 1 bis 5, wobei der Widerstand (RE) ein einstellbarer Widerstand (RE) ist und das Halbleiterbauelement (100) derart eingerichtet ist, dass durch die Einstellung des Widerstands (RE) die Empfindlichkeit des parasitären Thyristors (40) gegen Lichtangriffe eingestellt werden kann.
  7. Halbleiterbauelement (100) nach einem der Ansprüche 1 bis 6, wobei der Widerstand (R) ein regelbarer Widerstand ist, wobei das Halbleiterbauelement (100) so ausgebildet ist, dass es in Abhängigkeit von einer in dem Halbleiterbauelement (100) gemessenen physikalischen Größe den Widerstand (R) regeln kann.
  8. Halbleiterbauelement (100) nach Anspruch 7, ferner aufweisend einen Temperatursensor, wobei das Halbleiterbauelement (100) so ausgebildet ist, dass es in Abhängigkeit von einer durch den Temperatursensor gemessenen Temperatur den Widerstand (R) regeln kann.
  9. Halbleiterbauelement (100) nach einem der Ansprüche 1 bis 8, wobei das Halbleiterbauelement (100) ein CMOS-Halbleiterbauelement ist.
  10. Halbleiterbauelement (100) nach einem der Ansprüche 1 bis 9, wobei das Halbleiterbauelement (100) mehrere Transistorstrukturen mit jeweils einem parasitären Thyristor (40) aufweist.
  11. Halbleiterbauelement (100) nach Anspruch 10, wobei der Widerstand (R) mit den Potentialanschlüssen (35) mehrerer Transistorstrukturen (30) verbunden ist.
  12. Halbleiterbauelement (100) nach einem der Ansprüche 1 bis 11, bei dem die dotierte Wanne (10) eine n-Wanne ist und das an dem Potentialanschluss (35) anliegende elektrische Potenzial eine positive Versorgungsspannung (VDD) ist.
  13. Halbleiterbauelement (100) nach einem der Ansprüche 1 bis 12, wobei das Halbleiterbauelement (100) eine Logikschaltung aufweist und die Transistorstruktur (30) ein Teil der Logikschaltung ist.
  14. Halbleiterbauelement (100) nach einem der Ansprüche 1 bis 13, ferner aufweisend eine Strombegrenzungsschaltung, wobei die Strombegrenzungsschaltung so eingerichtet werden kann, dass bei einem Zünden des parasitären Thyristors (40) das Halbleiterbauelement (100) nicht beschädigt wird.
  15. Halbleiterbauelement (100) nach einem der Ansprüche 1 bis 14, ferner aufweisend eine Alarmschaltung, wobei die Alarmschaltung so eingerichtet ist, dass bei einem Zünden des parasitären Thyristors (40) eine Funktion des Halbleiterbauelements (100) zumindest zeitweise blockiert wird.
  16. Betriebsverfahren für eine Schutzschaltung gegen Lichtangriffe in einem Halbleiterbauelement (100) mit einem Halbleitersubstrat (20), aufweisend eine dotierte Wanne (10) mit einem Wannenanschluss (5) und einer zumindest teilweise in der Wanne (10) angeordneten Transistorstruktur (30) mit wenigstens einem Potentialanschluss (35) und mit einem parasitären Thyristor (40), wobei der Potentialanschluss (35) und der Wannenanschluss (5) über einen Widerstand (R) verbunden sind und wobei der parasitäre Thyristor (40) bei Beaufschlagung mit Licht durchschaltet und die Funktion des Halbleiterbauelements (100) stört.
DE102011018450.3A 2011-04-21 2011-04-21 Halbleiterbauelement mit durchgeschalteten parasitären Thyristor bei einem Lichtangriff und Halbleiterbauelement mit Alarmschaltung für einen Lichtangriff Active DE102011018450B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102011018450.3A DE102011018450B4 (de) 2011-04-21 2011-04-21 Halbleiterbauelement mit durchgeschalteten parasitären Thyristor bei einem Lichtangriff und Halbleiterbauelement mit Alarmschaltung für einen Lichtangriff
FR1200873A FR2974448B1 (fr) 2011-04-21 2012-03-23 Composant a semi-conducteur et procede pour faire fonctionner un circuit de protection vis-a-vis d'attaques par de la lumiere
US13/450,907 US8890205B2 (en) 2011-04-21 2012-04-19 Semiconductor component and an operating method for a protective circuit against light attacks
CN201210117246.8A CN102751262B (zh) 2011-04-21 2012-04-20 用于防止光攻击的保护电路的半导体器件以及运行方法
US14/512,686 US9419623B2 (en) 2011-04-21 2014-10-13 Semiconductor component and an operating method for a protective circuit against light attacks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011018450.3A DE102011018450B4 (de) 2011-04-21 2011-04-21 Halbleiterbauelement mit durchgeschalteten parasitären Thyristor bei einem Lichtangriff und Halbleiterbauelement mit Alarmschaltung für einen Lichtangriff

Publications (2)

Publication Number Publication Date
DE102011018450A1 true DE102011018450A1 (de) 2012-10-25
DE102011018450B4 DE102011018450B4 (de) 2017-08-31

Family

ID=46967406

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011018450.3A Active DE102011018450B4 (de) 2011-04-21 2011-04-21 Halbleiterbauelement mit durchgeschalteten parasitären Thyristor bei einem Lichtangriff und Halbleiterbauelement mit Alarmschaltung für einen Lichtangriff

Country Status (4)

Country Link
US (2) US8890205B2 (de)
CN (1) CN102751262B (de)
DE (1) DE102011018450B4 (de)
FR (1) FR2974448B1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449172B2 (en) 2014-02-27 2016-09-20 Infineon Technologies Ag Memory arrangement and method for detecting an attack on a memory arrangement
US9552499B2 (en) 2013-11-14 2017-01-24 Infineon Technologies Ag Circuit arrangement and method for safeguarding a circuit arrangement with respect to repeated light attacks
DE102019105249A1 (de) * 2019-03-01 2020-09-03 Infineon Technologies Ag Integrierte schaltung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011018450B4 (de) * 2011-04-21 2017-08-31 Infineon Technologies Ag Halbleiterbauelement mit durchgeschalteten parasitären Thyristor bei einem Lichtangriff und Halbleiterbauelement mit Alarmschaltung für einen Lichtangriff
FR2981783B1 (fr) * 2011-10-19 2014-05-09 St Microelectronics Rousset Systeme de detection d'une attaque par laser d'une puce de circuit integre
FR2991083A1 (fr) * 2012-05-24 2013-11-29 St Microelectronics Grenoble 2 Procede et dispositif de protection d'un circuit integre contre des attaques par sa face arriere
US9306573B2 (en) * 2014-07-21 2016-04-05 Microsemi SoC Corporation Apparatus and method for detecting and preventing laser interrogation of an FPGA integrated circuit
CN105575948A (zh) * 2015-11-09 2016-05-11 北京中电华大电子设计有限责任公司 一种芯片保护方法和系统
GB201607589D0 (en) * 2016-04-29 2016-06-15 Nagravision Sa Integrated circuit device
US10186514B1 (en) * 2017-09-06 2019-01-22 Qualcomm Incorporated Bi-stable static random access memory (SRAM) bit cells formed from III-V compounds and configured to achieve higher operating speeds
DE102017120944B4 (de) * 2017-09-11 2020-10-01 Infineon Technologies Ag Chip mit Schaltung zum Detektieren eines Angriffs auf den Chip
US10312244B2 (en) 2017-09-19 2019-06-04 Qualcomm Incorporated Bi-stable static random access memory (SRAM) bit cells that facilitate direct writing for storage

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3743931A1 (de) * 1987-12-23 1989-07-06 Siemens Ag Integrierte schaltung mit "latch-up"-schutzschaltung in komplementaerer mos-schaltungstechnik
US6064555A (en) * 1997-02-25 2000-05-16 Czajkowski; David Radiation induced single event latchup protection and recovery of integrated circuits
DE69424795T2 (de) * 1993-10-15 2001-01-04 Intel Corp., Santa Clara Schutzschaltung gegen elektrostatische entladung
US6583475B2 (en) * 2001-01-11 2003-06-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20030193765A1 (en) * 2002-04-12 2003-10-16 Tohru Kitano Electrostatic breakdown prevention circuit for semiconductor device
US20070215953A1 (en) * 2005-01-25 2007-09-20 International Business Machines Corporation Structure and method for latchup suppression
US20080094386A1 (en) * 2006-09-29 2008-04-24 Samsung Electronics Co., Ltd. Methods and apparatus for latch-up free boosting
US20110043245A1 (en) 2006-05-10 2011-02-24 Nadine Buard Component provided with an integrated circuit comprising a cryptorocessor and method of installation thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014398B2 (ja) * 1981-03-18 1985-04-12 ホーチキ株式会社 光電式煙感知器
JPH0654797B2 (ja) * 1986-08-06 1994-07-20 日産自動車株式会社 Ｃｍｏｓ半導体装置
FR2642543B1 (fr) * 1989-01-27 1991-04-05 Gemplus Card Int Dispositif de securite pour circuit integre
FR2690786A1 (fr) * 1992-04-30 1993-10-29 Sgs Thomson Microelectronics Sa Dispositif de protection d'un circuit intégré contre les décharges électrostatiques.
JP3184298B2 (ja) * 1992-05-28 2001-07-09 沖電気工業株式会社 Ｃｍｏｓ出力回路
US5721445A (en) * 1995-03-02 1998-02-24 Lucent Technologies Inc. Semiconductor device with increased parasitic emitter resistance and improved latch-up immunity
US5892262A (en) * 1996-06-03 1999-04-06 Winbond Electronics Corp. Capacitor-triggered electrostatic discharge protection circuit
KR100240872B1 (ko) * 1997-02-17 2000-01-15 윤종용 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로
DE10162542A1 (de) * 2001-12-19 2003-04-10 Infineon Technologies Ag Verfahren zum Bestimmen einer ESD-/Latch-up-Festigkeit einer integrierten Schaltung
KR20060116545A (ko) * 2005-05-10 2006-11-15 삼성전자주식회사 정전기 방전 보호 장치
DE102006000936B4 (de) * 2006-01-05 2009-11-12 Infineon Technologies Ag Halbleiterbauelement mit Schutzschaltung gegen Lichtangriffe
CN100590872C (zh) * 2007-11-23 2010-02-17 上海华虹Nec电子有限公司 低触发电压晶闸管静电保护结构
CN101762336B (zh) * 2009-11-24 2011-08-31 上海贝岭股份有限公司 一种cmos开关电流温度传感器电路及其控制方法
CN101727122B (zh) * 2010-02-01 2011-12-07 哈尔滨工业大学 用于系统级cmos集成电路的二次线性电源系统的防闩锁电路
DE102011018450B4 (de) * 2011-04-21 2017-08-31 Infineon Technologies Ag Halbleiterbauelement mit durchgeschalteten parasitären Thyristor bei einem Lichtangriff und Halbleiterbauelement mit Alarmschaltung für einen Lichtangriff

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3743931A1 (de) * 1987-12-23 1989-07-06 Siemens Ag Integrierte schaltung mit "latch-up"-schutzschaltung in komplementaerer mos-schaltungstechnik
DE69424795T2 (de) * 1993-10-15 2001-01-04 Intel Corp., Santa Clara Schutzschaltung gegen elektrostatische entladung
US6064555A (en) * 1997-02-25 2000-05-16 Czajkowski; David Radiation induced single event latchup protection and recovery of integrated circuits
US6583475B2 (en) * 2001-01-11 2003-06-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20030193765A1 (en) * 2002-04-12 2003-10-16 Tohru Kitano Electrostatic breakdown prevention circuit for semiconductor device
US20070215953A1 (en) * 2005-01-25 2007-09-20 International Business Machines Corporation Structure and method for latchup suppression
US20110043245A1 (en) 2006-05-10 2011-02-24 Nadine Buard Component provided with an integrated circuit comprising a cryptorocessor and method of installation thereof
US20080094386A1 (en) * 2006-09-29 2008-04-24 Samsung Electronics Co., Ltd. Methods and apparatus for latch-up free boosting

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Bruguier G., Palau J-M.: Single Particle-Induced Latchup. In: IEEE Transactions on Nuclear Science,, 43, 1996, 2, 522-532. *
Gabrielli A: Proposal for solid-state particle detector based on latchup effect. In: IEE, Electronics Letters, 41, 2005, 11, n/a. *
Song Y., [u. a.]: Parametric investigation of latch-up sensitivity in 1.25 um CMOS technology. In: IEEE Transactions on Nuclear Science, NS-34, 1987, 6, 1431-1437. *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9552499B2 (en) 2013-11-14 2017-01-24 Infineon Technologies Ag Circuit arrangement and method for safeguarding a circuit arrangement with respect to repeated light attacks
US9449172B2 (en) 2014-02-27 2016-09-20 Infineon Technologies Ag Memory arrangement and method for detecting an attack on a memory arrangement
DE102019105249A1 (de) * 2019-03-01 2020-09-03 Infineon Technologies Ag Integrierte schaltung
DE102019105249B4 (de) * 2019-03-01 2020-11-05 Infineon Technologies Ag Integrierte schaltung
US11152314B2 (en) 2019-03-01 2021-10-19 Infineon Technologies Ag Integrated circuit with supply circuit comprising field-effect transistors

Also Published As

Publication number Publication date
US20130100559A1 (en) 2013-04-25
CN102751262A (zh) 2012-10-24
US20150028917A1 (en) 2015-01-29
DE102011018450B4 (de) 2017-08-31
CN102751262B (zh) 2015-07-22
US8890205B2 (en) 2014-11-18
FR2974448A1 (fr) 2012-10-26
FR2974448B1 (fr) 2018-03-02
US9419623B2 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
DE102011018450B4 (de) Halbleiterbauelement mit durchgeschalteten parasitären Thyristor bei einem Lichtangriff und Halbleiterbauelement mit Alarmschaltung für einen Lichtangriff
DE69424795T2 (de) Schutzschaltung gegen elektrostatische entladung
EP1714321B1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE102009013331B4 (de) Halbleiter-Bauelement
DE102011056317B4 (de) Halbleiter-ESD-Schaltung und Verfahren
DE19518550C2 (de) Eingangsschutzschaltung für eine MOS-Einrichtung
DE69319021T2 (de) Eingangsschutzschaltung mit einer hohen Spannungsfestigkeit
DE102004009981B4 (de) ESD-Schutzschaltkreis mit Kollektorstrom-gesteuerter Zündung für eine monolithisch integrierte Schaltung
DE69631940T2 (de) Halbleitervorrichtung
DE102008036834B4 (de) Diodenbasiertes ESE-Konzept für Demos-Schutz
DE19518549A1 (de) Chipinterne CMOS-ESE-Schutzschaltung mit vier Thyristoren mit Niederspannungstriggerung
DE102013209222B4 (de) ESD-Schutz für Anwendungen mit hoher Spannung
DE102017112963A1 (de) Schaltungen, Einrichtungen und Verfahren zum Schutz vor transienten Spannungen
DE102013112339A1 (de) Aktive erkennung von und schutz empfindlicher schaltungen vor transienten elektrischen belastungsereignissen
DE102011054700A1 (de) Halbleiter-ESD-Bauelement und Verfahren
DE102011004774B4 (de) Integrierte Schaltung mit einer strahlungsempfindlichen Thyristorstruktur, Chipkarte mit strahlungsempfindlicher Thyristorstruktur und Verfahren zum Schutz vor einem Angriff auf eine Sicherheitsschaltung
DE69524021T2 (de) Elektrostatische Entladungsschutzanordnung für MOS-ingegrierte Schaltungen
DE102013207542B4 (de) Vorrichtung zum Schutz des Gatedielektrikums in einer Halbleitervorrichtung
DE112015000418T5 (de) Eine ESD-Klemme mit einer auslegungsänderbaren Auslösespannung und einer Haltespannung über der Versorgungsspannung
DE112004002717B4 (de) Pufferschaltung und Pufferschaltungsanordnung mit elektrostatischem Entladeschutz
DE102021101690A1 (de) Verfahren zum schützen eines schaltkreises, elektrostatische-entladung-schaltkreis und integrierter schaltkreis
DE10216015A1 (de) Überspannungsschutzschaltung
DE102015112305B4 (de) Intelligenter Halbleiterschalter
DE102008006963B4 (de) ESD-Leistungsklemmeinrichtung mit stabiler Einschaltfunktion
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative