CN102751262B - 用于防止光攻击的保护电路的半导体器件以及运行方法 - Google Patents

用于防止光攻击的保护电路的半导体器件以及运行方法 Download PDF

Info

Publication number
CN102751262B
CN102751262B CN201210117246.8A CN201210117246A CN102751262B CN 102751262 B CN102751262 B CN 102751262B CN 201210117246 A CN201210117246 A CN 201210117246A CN 102751262 B CN102751262 B CN 102751262B
Authority
CN
China
Prior art keywords
semiconductor device
resistance
groove
parasitic thyristor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210117246.8A
Other languages
English (en)
Other versions
CN102751262A (zh
Inventor
T.屈内蒙德
D.蒂申多夫
U.维德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102751262A publication Critical patent/CN102751262A/zh
Application granted granted Critical
Publication of CN102751262B publication Critical patent/CN102751262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17768—Structural details of configuration resources for security
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thyristors (AREA)

Abstract

用于防止光攻击的保护电路的半导体器件以及运行方法。具有半导体衬底20的半导体器件100，其中在该半导体衬底20中构造具有沟槽接线端子5的经掺杂的沟槽10和具有至少一个电势接线端子35的晶体管结构30，其中所述晶体管结构30具有寄生晶闸管40并且至少部分布置在经掺杂的沟槽10中，其中所述电势接线端子35和所述沟槽接线端子5通过电阻R连接。

Description

用于防止光攻击的保护电路的半导体器件以及运行方法
技术领域
本发明涉及用于防止光攻击的保护电路的半导体器件以及运行方法。
背景技术
具有例如用在CPU中的逻辑电路的半导体器件常常用CMOS门来构造。这些CMOS门包含布置在n导通地掺杂的沟槽中的p沟道晶体管。n沟槽与所设置的最高电势（供电电压VDD）固定地连接。由此实现了，n导通地掺杂的沟槽与源极－漏极区域之间的pn结不导通。由此获得所定义的晶体管特性。此外，这种布置阻止沟槽电势下降到如下值以下，在所述值的情况下出现所谓的闩锁（也就是说，半导体器件过度到低欧姆状态），该低欧姆状态可能导致电短路并且由此导致该构件的热损坏。
用于安全关键的应用的半导体器件中的问题还有防止光攻击的必要保护，其中在光攻击的情况下，可能引起器件的功能扰乱或者将使得能够对电路构造进行不期望的外部分析。已经存在一系列关于可以如何保护半导体器件免受光攻击的提议。
在光攻击的情况下，在全局光攻击和局部光攻击之间进行区分。在全局光攻击的情况下，芯片被大面积地施加光或离子辐射。该攻击不限于被划定的区域。已知的是，可以通过分散地布置在芯片上的光传感器来探测全局光攻击。
全局光攻击在局部是对半导体器件非常有限的攻击，并且可以例如借助于激光器来执行。借助于局部光攻击，可以改变敏感区域中的各个位。所述局部光攻击通常要求打开芯片壳体并且暴露电路结构。局部光攻击例如可以利用双CPU装置来探测。
从US 2011/0043245 A1中已知一种具有寄生激活结构以用于保护免受光攻击的半导体器件，其中用于激活寄生结构的能量极限值小于用于改变半导体器件的存储器-触发器的状态的能量极限值。在此，限流电路限制在半导体器件中流动的电流。
已知的措施不仅非常耗费并且使器件显著变贵，而且这些措施如在双CPU装置的情况下那样也引起了电流消耗/需求和面积需求的升高。保护电路的部件的附加面积需求容易超过对整个集成电路可用的面积。
发明内容
因此，本发明的任务是提供一种半导体器件，其具有低成本的构造以及防止光攻击的经改善的保护特性。
该任务通过一种具有半导体衬底的半导体器件来解决，其中在半导体衬底中构造具有沟槽接线端子的经掺杂的沟槽和具有至少一个电势接线端子的晶体管结构，其中晶体管结构具有寄生晶闸管，所述寄生晶闸管部分布置在经掺杂的沟槽中，其中电势接线端子和沟槽接线端子通过电阻连接，并且其中寄生晶闸管被设置为使得其在施加光的情况下导通并且妨碍半导体器件的功能。该任务还通过一种用于在具有半导体衬底的半导体器件中防止光攻击的保护电路的运行方法来解决，所述半导体衬底具有经掺杂的沟槽，所述沟槽具有沟槽接线端子和至少部分布置在所述沟槽中的晶体管结构，所述晶体管结构具有至少一个电势接线端子并且具有寄生晶闸管，其中电势接线端子和沟槽接线端子通过电阻连接，并且其中寄生晶闸管在施加光的情况下导通并且妨碍半导体器件的功能。
根据本发明的半导体器件具有半导体衬底，其中在该半导体衬底中构造具有沟槽接线端子的经掺杂的沟槽和具有至少一个电势接线端子的晶体管结构。在该电势接线端子处可以施加供电电势、例如VDD。晶体管结构具有寄生晶闸管，该寄生晶闸管部分布置在经掺杂的沟槽中，其中该电势接线端子和该沟槽接线端子通过电阻连接。
根据本发明，该沟槽不像在现有技术中常见的那样与最高电势固定地连接，而是在沟槽接线端子与电势接线端子之间布置有电阻。通过该布置，可以在电势接线端子处施加最高电势、例如正供电电压VDD，而在光攻击的情况下，在沟槽接线端子处施加降低了在电阻处的电压降的较低电势。
替代于正供电电压VDD，也可以在电势接线端子处施加负供电电压VSS。
通过电阻的大小，可以调整寄生晶闸管对于光攻击的灵敏度。寄生晶闸管可以被调整为使得其在一定条件下触发并且因此引起闩锁或闩锁前阶段（Latchup-Vorstufe）。通过在闩锁或闩锁前阶段时流动的高电流，可以消除或删除存放在半导体器件上的数据。此外，可能妨碍半导体器件的功能或者热损害或损坏半导体器件。
所述电阻可以被构造为使得光攻击在可能有对于电路构造进行外部分析或者对于读出存放在半导体器件上的数据的功能妨碍之前触发寄生晶闸管。所述电阻有利地具有在50和500欧姆之间的大小。
所述电阻可以是可调电阻，其中该电阻可以在制造工艺结束以后被调整。通过调整所述电阻，可以改变寄生晶闸管对于光攻击的灵敏度。
所述电阻可以是多晶硅电阻或者金属电阻，该多晶硅电阻或者金属电阻可以布置在半导体衬底之外。
在另一实施例中，所述电阻被构造在半导体衬底中、例如经掺杂的沟槽中和/或扩散区中。
所述电阻还可以是可控电阻，其中该半导体器件被构造为使得可以根据在该半导体器件中所测量的物理参量来控制该电阻。通过可控电阻，例如可以考虑温度条件和/或其他环境条件和/或半导体器件的由老化引起的改变。
该半导体器件还可以具有温度传感器，其中该半导体器件被构造为使得可以根据由温度传感器所测量的温度来控制该电阻。
该半导体器件可以是以CMOS技术构造的半导体器件。该半导体器件也可以具有多个晶体管结构，这些晶体管结构分别具有寄生晶闸管。
在另一实施例中，所述电阻可以与多个晶体管结构的电势接线端子连接。在此，所述晶体管结构可以是通常用CMOS晶体管构造的逻辑电路的一部分或全部。
在一个实施例中，经掺杂的沟槽是n沟槽，并且施加在电势接线端子处的电势是正供电电压VDD，其中电势接线端子和沟槽接线端子通过电阻连接，该电阻可以布置在经掺杂的沟槽之外。但是，经掺杂的沟槽也可以是p沟槽，并且施加在电势接线端子处的电势可以是负供电电压Vss。
此外，所述半导体器件可以具有限流电路，其中该限流电路可以被设置为使得在寄生晶闸管触发的情况下，该半导体器件不受损害。即使该半导体器件由于限流而未受到损害，该半导体器件的功能也可能受到妨碍，使得不再可能读出存放在半导体器件上的数据和/或对电路构造进行外部分析。
此外，所述半导体器件可以具有报警电路，其中该报警电路被设置为使得在寄生晶闸管触发的情况下至少暂时地阻塞该半导体器件的功能。该半导体器件可以这样被阻塞，使得防止对半导体器件及其数据内容进行不期望的外部分析。对该功能的释放例如可以通过复位来进行。
利用根据本发明的半导体器件，实现了防止来自半导体器件的前侧以及背侧（衬底 ）的光攻击的区域覆盖性保护。在要保护的电路之内不需要另外的措施。可以保护集成在芯片中的整个电路、尤其是完整的逻辑电路。可以通过选择电阻或者通过半导体器件的层结构来预先调整灵敏度。
通过将电阻布置在电势接线端子与沟槽接线端子之间以及利用闩锁效应，可以极为有效地保护半导体器件免受光攻击和辐射攻击，而几乎不提高总面积需求。与对抗光攻击的其他已知解决方案不同，电阻在沟槽接线端子与电势接线端子之间的布置还不消耗附加的电流。甚至事后将这样的电阻实施在现有逻辑电路、设计和IP块中也是无须高成本就实现的。
通过用于半导体器件中的保护电路的运行方法，可以极为有效地保护半导体器件免受光攻击。在此，该半导体器件具有带有经掺杂的沟槽的半导体衬底，该经掺杂的沟槽具有沟槽接线端子和至少部分布置在该沟槽中的晶体管结构，该晶体管结构具有至少一个电势接线端子并且具有寄生晶闸管，其中该电势接线端子和该沟槽接线端子通过电阻连接。在施加光或辐射的情况下，寄生晶闸管导通，由此不再可能读出存放在半导体器件上的数据，或者妨碍或损害或者损坏半导体器件的功能。
附图说明
根据附图1至2对半导体器件的实施例进行更确切的描述。
图1以截面图示出半导体器件100的实施例。
图2示出逻辑电路200的实施例。
具体实施方式
图1以截面图示出CMOS技术的半导体器件100的实施例。半导体器件100具有n沟道场效应晶体管34和p沟道场效应晶体管32。两个场效应晶体管32、34一起形成晶体管结构30。n沟道场效应晶体管34布置在半导体器件100的p掺杂的半导体衬底20中，而p沟道场效应晶体管32布置在n掺杂的沟槽10中，该沟槽10被构造在半导体衬底20中。n掺杂的沟槽10具有沟槽接线端子5，该沟槽接线端子5具有n＋掺杂的扩散区域。p沟道场效应晶体管32具有电势接线端子35。在电势接线端子35处施加供电电压VDD。半导体器件100的该供电电压VDD例如可以处于大致1.5V。
通过晶体管结构30的各个掺杂的层结构，得出寄生npn双极晶体管44和寄生pnp双极晶体管42。该npn双极晶体管44和pnp双极晶体管42在其相互接线方面对应于寄生晶闸管40。
寄生晶闸管40具有侧向npn双极晶体管44和垂直pnp双极晶体管42。p沟道场效应晶体管32的源极－漏极区是发射极并且n掺杂的沟槽10是这样产生的pnp双极晶体管42的基极，而p掺杂的半导体衬底20是集电极。相应地，n沟道场效应晶体管34的源极－漏极区、p掺杂的半导体衬底20以及n掺杂的沟槽10形成npn双极晶体管44的发射极、基极和集电极。电势接线端子35和沟槽接线端子5通过电阻R彼此连接。如在该实施例中示例性示出的那样，电阻R布置在半导体衬底20之外以及所掺杂的沟槽10之外。通过电阻R的大小，可以调整寄生晶闸管40对于光攻击的灵敏度。寄生晶闸管40可以被调整为使得其在一定条件下触发并且因此引起闩锁或闩锁前阶段。
npn双极晶体管44和pnp双极晶体管42在正常运行条件下截止。如果由于外部条件、例如由于光攻击而导致两个寄生双极晶体管42、44之一的两个基极－发射极二极管之一处的电压降，则集电极电流流经该双极晶体管。该集电极电流在互补双极晶体管处生成电压降。如果在该电压降的情况下还超过基极－发射极电压，则现在两个双极晶体管42、44导通。结果是两个双极晶体管42、44之间的正反馈，由此在供电电压VDD与地VSS之间产生持久的低欧姆连接。于是，该低欧姆连接可以通过除去供电电压VDD被断开。
如果两个寄生双极晶体管42、44之一的电流供应足够高，则该装置在例如由于光攻击所注入的电流消失以后还保持在活跃状态。该状态被称为闩锁或保持状态。该闩锁导致半导体器件100的故障，因为场效应晶体管32、34的输出端处在固定电势上并且不再对栅极接线端子的改变作出反应。通过在闩锁或闩锁前阶段时流动的高电流，可以删除或改变存放在半导体器件100上的数据。在非常高的电流情况下，可能导致半导体器件100的输送金属迹线或处于其下的结构的热损坏或熔化。即使半导体器件100未受到闩锁或其前阶段的损害，半导体器件100的功能也可能持久地受到妨碍。
图2示出以逻辑电路200的形式布置的多个半导体器件100。在该实施例中，电阻RE是可调或可控电阻。电阻RE布置在多个晶体管结构30-1、30-2、…30-n的电势接线端子35与这些晶体管结构30-1、30-2、…30-n的沟槽接线端子5之间。在此，每个晶体管结构30-1、30-2、…30-n都具有寄生晶闸管。在此，晶体管结构30-1、30-2、…30-n是综合逻辑/逻辑电路的一部分。
在电势接线端子35处施加正供电电压VDD并且在沟槽接线端子5处施加电压V沟槽。在正常运行状态下，沟槽接线端子5处的电压V沟槽等于正供电电压VDD。在光攻击的情况下，供电电压VDD保持恒定，而电压V沟槽减小了电阻RE处的电压降。
通过电阻RE的大小可以调整晶体管结构30-1、30-2、…30-n的寄生晶闸管对于光攻击的灵敏度。寄生晶闸管可以被调整为使得其在一定条件下触发并且因此引起闩锁或闩锁前阶段。通过在闩锁或闩锁前阶段时流动的高电流，可以消除或删除存放在半导体器件100上的数据。此外，半导体器件100的功能可能受到妨碍或者半导体器件100受到热损伤或损坏。
通过利用根据本发明的半导体器件100来构造逻辑电路200，可以极为有效地保护整个逻辑电路200免受光攻击或辐射攻击，而无须附加的设计措施、传感器或面积成本。
如果电阻RE是可调电阻，则可以在制造工艺结束以后对该电阻RE进行调整。通过调整电阻RE，例如可以调整寄生晶闸管对于光攻击的灵敏度。
如果电阻RE是可控电阻，则该电阻RE可以被构造为使得可以根据在该半导体器件100中所测量的物理参量来控制该电阻RE。通过可控电阻RE，例如可以考虑温度条件和/或其他环境条件和/或半导体器件100的由老化引起的改变。

Claims (16)

1.具有半导体衬底（20）的半导体器件（100），其中在半导体衬底（20）中构造具有沟槽接线端子（5）的经掺杂的沟槽（10）和具有至少一个电势接线端子（35）的晶体管结构（30），其中晶体管结构（30）具有寄生晶闸管（40），所述寄生晶闸管部分布置在经掺杂的沟槽（10）中，其中电势接线端子（35）和沟槽接线端子（5）通过电阻（R）连接，并且其中寄生晶闸管（40）被设置为使得其在施加光的情况下导通并且妨碍半导体器件（100）的功能。
2.根据权利要求1所述的半导体器件（100），其中电阻（R）被构造为使得光攻击使寄生晶闸管（40）导通。
3.根据权利要求1至2之一所述的半导体器件（100），其中电阻（R）布置在经掺杂的沟槽（10）之外和/或半导体衬底（20）之外。
4.根据权利要求3所述的半导体器件（100），其中电阻（R）是多晶硅电阻或者金属电阻。
5.根据权利要求1至2之一所述的半导体器件（100），其中电阻（R）被构造在半导体衬底（20）中、经掺杂的沟槽中和/或扩散区域中。
6.根据权利要求1至2之一所述的半导体器件（100），其中电阻（R）是可调电阻（R），并且半导体器件（100）被设置为使得能够通过调整电阻（R）来调整寄生晶闸管（40）对于光攻击的灵敏度。
7.根据权利要求1至2之一所述的半导体器件（100），其中电阻（R）是可控电阻，其中半导体器件（100）被构造为使得其能够根据在半导体器件（100）中所测量的物理参量来控制电阻（R）。
8.根据权利要求7所述的半导体器件（100），还具有温度传感器，其中半导体器件（100）被构造为使得其能够根据由所述温度传感器所测量的温度来控制电阻（R）。
9.根据权利要求1至2之一所述的半导体器件（100），其中半导体器件（100）是CMOS半导体器件。
10.根据权利要求1至2之一所述的半导体器件（100），其中半导体器件（100）具有多个晶体管结构，这些晶体管结构分别具有寄生晶闸管（40）。
11.根据权利要求10所述的半导体器件（100），其中电阻（R）与多个晶体管结构（30）的电势接线端子（35）连接。
12.根据权利要求1至2之一所述的半导体器件（100），其中经掺杂的沟槽（10）是n沟槽并且施加在电势接线端子（35）处的电势是正供电电压（VDD）。
13.根据权利要求1至2之一所述的半导体器件（100），其中半导体器件（100）具有逻辑电路并且晶体管结构（30）是所述逻辑电路的一部分。
14.根据权利要求1至2之一所述的半导体器件（100），还具有限流电路，其中所述限流电路能够被设置为使得在寄生晶闸管（40）触发的情况下，半导体器件（100）不受损害。
15.根据权利要求1至2之一所述的半导体器件（100），还具有报警电路，其中所述报警电路被设置为使得在寄生晶闸管（40）触发的情况下至少暂时地阻塞半导体器件（100）的功能。
16.用于在具有半导体衬底（20）的半导体器件（100）中防止光攻击的保护电路的运行方法，所述半导体衬底（20）具有经掺杂的沟槽（10），所述沟槽（10）具有沟槽接线端子（5）和至少部分布置在所述沟槽（10）中的晶体管结构（30），所述晶体管结构（30）具有至少一个电势接线端子（35）并且具有寄生晶闸管（40），其中电势接线端子（35）和沟槽接线端子（5）通过电阻（R）连接，并且其中寄生晶闸管（40）在施加光的情况下导通并且妨碍半导体器件（100）的功能。
CN201210117246.8A 2011-04-21 2012-04-20 用于防止光攻击的保护电路的半导体器件以及运行方法 Active CN102751262B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011018450.3A DE102011018450B4 (de) 2011-04-21 2011-04-21 Halbleiterbauelement mit durchgeschalteten parasitären Thyristor bei einem Lichtangriff und Halbleiterbauelement mit Alarmschaltung für einen Lichtangriff
DE102011018450.3 2011-04-21

Publications (2)

Publication Number Publication Date
CN102751262A CN102751262A (zh) 2012-10-24
CN102751262B true CN102751262B (zh) 2015-07-22

Family

ID=46967406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210117246.8A Active CN102751262B (zh) 2011-04-21 2012-04-20 用于防止光攻击的保护电路的半导体器件以及运行方法

Country Status (4)

Country Link
US (2) US8890205B2 (zh)
CN (1) CN102751262B (zh)
DE (1) DE102011018450B4 (zh)
FR (1) FR2974448B1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011018450B4 (de) * 2011-04-21 2017-08-31 Infineon Technologies Ag Halbleiterbauelement mit durchgeschalteten parasitären Thyristor bei einem Lichtangriff und Halbleiterbauelement mit Alarmschaltung für einen Lichtangriff
FR2981783B1 (fr) * 2011-10-19 2014-05-09 St Microelectronics Rousset Systeme de detection d'une attaque par laser d'une puce de circuit integre
FR2991083A1 (fr) * 2012-05-24 2013-11-29 St Microelectronics Grenoble 2 Procede et dispositif de protection d'un circuit integre contre des attaques par sa face arriere
DE102013112552B4 (de) 2013-11-14 2017-05-24 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Sichern einer Schaltungsanordnung gegen wiederholte Lichtangriffe
DE102014102623A1 (de) 2014-02-27 2015-08-27 Infineon Technologies Ag Speicheranordnung und verfahren zum detektieren eines angriffs auf eine speicheranordnung
US9306573B2 (en) * 2014-07-21 2016-04-05 Microsemi SoC Corporation Apparatus and method for detecting and preventing laser interrogation of an FPGA integrated circuit
CN105575948A (zh) * 2015-11-09 2016-05-11 北京中电华大电子设计有限责任公司 一种芯片保护方法和系统
GB201607589D0 (en) * 2016-04-29 2016-06-15 Nagravision Sa Integrated circuit device
US10186514B1 (en) * 2017-09-06 2019-01-22 Qualcomm Incorporated Bi-stable static random access memory (SRAM) bit cells formed from III-V compounds and configured to achieve higher operating speeds
DE102017120944B4 (de) * 2017-09-11 2020-10-01 Infineon Technologies Ag Chip mit Schaltung zum Detektieren eines Angriffs auf den Chip
US10312244B2 (en) 2017-09-19 2019-06-04 Qualcomm Incorporated Bi-stable static random access memory (SRAM) bit cells that facilitate direct writing for storage
DE102019105249B4 (de) 2019-03-01 2020-11-05 Infineon Technologies Ag Integrierte schaltung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481506A (en) * 1981-03-18 1984-11-06 Hochiki Kabushiki Kaisha Photoelectric smoke sensor
US4922317A (en) * 1986-08-06 1990-05-01 Nissan Motor Company, Limited CMOS device having Schottky diode for latch-up prevention
US5892262A (en) * 1996-06-03 1999-04-06 Winbond Electronics Corp. Capacitor-triggered electrostatic discharge protection circuit
CN101442047A (zh) * 2007-11-23 2009-05-27 上海华虹Nec电子有限公司 低触发电压晶闸管静电保护结构
CN101727122A (zh) * 2010-02-01 2010-06-09 哈尔滨工业大学 用于系统级cmos集成电路的二次线性电源系统的防闩锁电路
CN101762336A (zh) * 2009-11-24 2010-06-30 上海贝岭股份有限公司 一种cmos开关电流温度传感器电路及其控制方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3743931A1 (de) * 1987-12-23 1989-07-06 Siemens Ag Integrierte schaltung mit "latch-up"-schutzschaltung in komplementaerer mos-schaltungstechnik
FR2642543B1 (fr) * 1989-01-27 1991-04-05 Gemplus Card Int Dispositif de securite pour circuit integre
FR2690786A1 (fr) * 1992-04-30 1993-10-29 Sgs Thomson Microelectronics Sa Dispositif de protection d'un circuit intégré contre les décharges électrostatiques.
JP3184298B2 (ja) * 1992-05-28 2001-07-09 沖電気工業株式会社 Ｃｍｏｓ出力回路
US5430595A (en) * 1993-10-15 1995-07-04 Intel Corporation Electrostatic discharge protection circuit
US5721445A (en) * 1995-03-02 1998-02-24 Lucent Technologies Inc. Semiconductor device with increased parasitic emitter resistance and improved latch-up immunity
KR100240872B1 (ko) * 1997-02-17 2000-01-15 윤종용 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로
US6064555A (en) * 1997-02-25 2000-05-16 Czajkowski; David Radiation induced single event latchup protection and recovery of integrated circuits
JP2002208644A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
DE10162542A1 (de) * 2001-12-19 2003-04-10 Infineon Technologies Ag Verfahren zum Bestimmen einer ESD-/Latch-up-Festigkeit einer integrierten Schaltung
JP4199476B2 (ja) * 2002-04-12 2008-12-17 株式会社ルネサステクノロジ 半導体装置の保護回路
US7282771B2 (en) * 2005-01-25 2007-10-16 International Business Machines Corporation Structure and method for latchup suppression
KR20060116545A (ko) * 2005-05-10 2006-11-15 삼성전자주식회사 정전기 방전 보호 장치
DE102006000936B4 (de) * 2006-01-05 2009-11-12 Infineon Technologies Ag Halbleiterbauelement mit Schutzschaltung gegen Lichtangriffe
FR2901075B1 (fr) * 2006-05-10 2008-10-03 Eads Ccr Groupement D Interet Composant muni d'un circuit integre comportant un crypto-processeur et procede d'installation
KR100741471B1 (ko) * 2006-09-29 2007-07-20 삼성전자주식회사 래치-업이 발생하지 않는 부스팅 스킴
DE102011018450B4 (de) * 2011-04-21 2017-08-31 Infineon Technologies Ag Halbleiterbauelement mit durchgeschalteten parasitären Thyristor bei einem Lichtangriff und Halbleiterbauelement mit Alarmschaltung für einen Lichtangriff

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481506A (en) * 1981-03-18 1984-11-06 Hochiki Kabushiki Kaisha Photoelectric smoke sensor
US4922317A (en) * 1986-08-06 1990-05-01 Nissan Motor Company, Limited CMOS device having Schottky diode for latch-up prevention
US5892262A (en) * 1996-06-03 1999-04-06 Winbond Electronics Corp. Capacitor-triggered electrostatic discharge protection circuit
CN101442047A (zh) * 2007-11-23 2009-05-27 上海华虹Nec电子有限公司 低触发电压晶闸管静电保护结构
CN101762336A (zh) * 2009-11-24 2010-06-30 上海贝岭股份有限公司 一种cmos开关电流温度传感器电路及其控制方法
CN101727122A (zh) * 2010-02-01 2010-06-09 哈尔滨工业大学 用于系统级cmos集成电路的二次线性电源系统的防闩锁电路

Also Published As

Publication number Publication date
US20130100559A1 (en) 2013-04-25
US8890205B2 (en) 2014-11-18
FR2974448A1 (fr) 2012-10-26
CN102751262A (zh) 2012-10-24
FR2974448B1 (fr) 2018-03-02
DE102011018450A1 (de) 2012-10-25
US9419623B2 (en) 2016-08-16
DE102011018450B4 (de) 2017-08-31
US20150028917A1 (en) 2015-01-29

Similar Documents

Publication Publication Date Title
CN102751262B (zh) 用于防止光攻击的保护电路的半导体器件以及运行方法
US8564364B2 (en) Countermeasure method and device for protecting against a fault injection attack by detection of a well voltage crossing a threshold
TWI715720B (zh) 省面積且強健的靜電放電電路
US8432651B2 (en) Apparatus and method for electronic systems reliability
US8368116B2 (en) Apparatus and method for protecting electronic circuits
US9070697B2 (en) Device for detecting a laser attack in an integrated circuit chip
US8675323B2 (en) Method of manufacturing a package
US9052345B2 (en) System for detecting a laser attack on an integrated circuit chip
CN205621041U (zh) 安全电子芯片
CN101728820A (zh) 用于触发双重scr esd保护的电源箝位电路和方法
CN103579224B (zh) Esd保护
KR102099371B1 (ko) Esd 보호 회로를 구비한 반도체 장치
CN102456687A (zh) 半导体esd器件和方法
US20220310589A1 (en) Integrated circuit device and method for esd protection
US20060065932A1 (en) Circuit to improve ESD performance made by fully silicided process
TW200541041A (en) ESD protection module triggered by BJT punch-through
US20080067600A1 (en) Storage Elements with Disguised Configurations and Methods of Using the Same
KR101272762B1 (ko) 이에스디 및 이오에스 보호 회로를 포함하는 전자장치
CN100592235C (zh) 功率集成电路及其静电放电(esd)防护方法
US8780511B2 (en) Electrostatic discharge protection circuit
KR101239102B1 (ko) Ｅｓｄ보호 회로
CN105405843B (zh) 静电保护电路
KR100652314B1 (ko) 정전기 보호 회로
CN108735729B (zh) 电子设备及具备esd防护功能的芯片内部电路
KR101369194B1 (ko) 반도체 집적회로의 esd 보호회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant