CN100592235C - 功率集成电路及其静电放电(esd)防护方法 - Google Patents

Abstract

本发明提供一种功率集成电路及其静电放电防护方法，包括：参考电压源；误差放大器，其反向输入端连接于该参考电压源，用以根据该参考电压提供误差放大信号；驱动电路，至少包含第一功率晶体管，该第一功率晶体管具有功率接脚，该驱动电路耦接于该误差放大器，并基于该误差放大信号而在该功率接脚提供一输出；以及至少一限流元件，其一端连接于地端，另一端串联连接于该功率接脚。本发明将制造过程中产生的各种限流元件设置于该功率集成电路输出端的该功率晶体管的功率接脚与接地端之间，以限制该输出端功率晶体管的寄生双极型晶体管效应的电流，防止功率集成电路产生过大的静电放电电流，从而提升功率集成电路的静电放电防护能力。

Description

功率集成电路及其静电放电(ESD)防护方法

技术领域

本发明涉及一种功率集成电路(Power IC)，尤其涉及一种功率集成电路的静电放电(ESD)防护装置及防护方法。

背景技术

静电放电(Electrostatic Discharge，ESD)是造成大多数电子元件或电子系统受到过度电性应力(Electrical Overstress，EOS)破坏的主要因素。这种破坏会导致半导体元件以及计算机系统等形成永久性的破坏，进而影响集成电路(Integrated Circuits，ICs)的电路功能，使得电子产品无法正常工作。

在模拟功率集成电路中，由于电路的设计极为精简，整体电路中所使用的电路元件很少，因此能够用来设置ESD防护线路的位置本来就很少。

由于模拟式功率集成电路的输出脚位通常连接于具有大电流驱动能力的金属氧化物半导体场效应晶体管(MOS)，因此，一般并不会将ESD防护线路直接设置于该输出脚位；这是因为ESD防护线路的电流驱动能力相较于输出脚位的金属氧化物半导体场效应晶体管实在太小，若是静电流产生时会直接流入具有大电流驱动能力的金属氧化物半导体场效应晶体管的所在路径，因此在模拟式功率集成电路的输出脚位接上ESD防护线路将是完全没有作用的。

传统上，由二极管(diode)所构成的ESD防护线路是常用的手段；然而，在模拟式功率集成电路中却不会使用这种结构的ESD防护线路，而是直接利用具有大电流驱动能力的金属氧化物半导体场效应晶体管的输出脚位来当作ESD防护线路。然而，这种作法的缺点如下：

(1)为了使得位于输出脚位的金属氧化物半导体场效应晶体管具有良好的ESD防护能力，便必须在制作集成电路的同时针对制造过程参数作一些调整，也要加大金属氧化物半导体场效应晶体管的散热面积，但这却会使得整个芯片的面积增大；以及

(2)由于必须加大位于输出脚位的金属氧化物半导体场效应晶体管的散热面积，因此很容易产生金属氧化物半导体场效应晶体管的寄生双极型晶体管(BJT)路径的效应，使得静电电流烧毁位于电流路径末端的功率接脚(PowerPad)。

美国专利第6,775,112、5,485,109、5,334,928以及5,274,323号等案件所提出的技术都是针对功率集成电路的ESD防护能力所作的改善，然而其所能达到的改善效果也极为有限。

发明内容

本发明的一个目的是提供一种功率集成电路，另一目的是提供该功率集成电路的静电放电防护方法，将制造过程中可以产生的各种限流元件设置于功率集成电路的输出端功率晶体管的功率接脚与接地端之间，以限制该输出端功率晶体管的寄生双极型晶体管效应所产生的大电流，防止功率集成电路发生过大的静电放电电流，提升功率集成电路的静电放电防护能力。

基于本发明的一个目的，提供一种功率集成电路，包括：一参考电压源，用以提供一参考电压；一误差放大器，其反向输入端连接于该参考电压源，该误差放大器用以根据该参考电压而提供一误差放大信号；一驱动电路，至少包含一第一功率晶体管(Power MOS)，该第一功率晶体管具有一功率接脚(Power Pad)，该驱动电路耦接于该误差放大器的非反向输入端及输出端，并且该驱动电路基于该误差放大信号而在该功率接脚提供一输出；以及至少一限流元件，其一端连接于一地端(Ground)，另一端串联连接于该功率接脚，该限流元件用以限制该第一功率晶体管的寄生双极型晶体管(BJT)效应的电流，以防止该功率集成电路发生过大的静电放电(ESD)电流。

本发明所述的该功率集成电路，其中：该功率集成电路为一调节器(Regulator)；该第一功率晶体管的栅极端(Gate)连接于该误差放大器的输出端，该第一功率晶体管的衬底(Substrate)连接于其源极端(Source)，该第一功率晶体管的漏极端(Drain)构成该功率接脚；及/或该驱动电路还包括一第一电阻及一第二电阻，该第一电阻的一端连接于该功率接脚，其另一端连接于该误差放大器的非反向输入端及该第二电阻的一端，该第二电阻的另一端连接于该限流元件。

本发明所述的该功率集成电路，其中：该功率集成电路为一检测器(Detector)；该驱动电路还包括一第三电阻、一第四电阻、一第五电阻、一反相器及一第二功率晶体管；该误差放大器的非反向输入端连接于该第三电阻的一端及该第四电阻的一端，该第五电阻的一端连接于该第四电阻的另一端，该第五电阻的另一端连接于该限流元件；该反相器的输入端连接于该误差放大器的输出端，该反相器的输出端连接于该第一功率晶体管的栅极端；该第一功率晶体管的衬底连接于其源极端，该第一功率晶体管的漏极端构成该功率接脚；及/或该第二功率晶体管的栅极端连接于该反相器的输出端及该第一功率晶体管的栅极端，该第二功率晶体管的衬底连接于其源极端及该功率接脚，该第二功率晶体管的漏极端连接于该第三电阻及该第四电阻。

本发明所述的该功率集成电路，其中该限流元件为电阻。

本发明所述的该功率集成电路，其中该限流元件为栅极端连接于该地端的晶体管。

基于本发明的另一目的，提供一种功率集成电路的静电放电防护方法，该功率集成电路至少包括一功率晶体管，该功率晶体管具有作为该功率集成电路的输出端的一功率接脚，该静电放电防护方法包括：在一地端与该功率接脚之间提供至少一限流元件，以限制该功率晶体管的寄生双极型晶体管效应的电流，防止该功率集成电路发生过大的静电放电电流。

本发明所述的该静电放电防护方法，其中该功率集成电路为一调节器或一检测器。

本发明所述的该静电放电防护方法，其中该限流元件为电阻。

本发明所述的该静电放电防护方法还包括：以离子注入方式或以离子扩散方式形成该电阻。

本发明所述的该静电放电防护方法，其中该限流元件为栅极端连接于该地端的晶体管。

附图说明

图1是使用本发明静电放电防护方法的功率集成电路一实施例的电路图(调节器)；以及

图2是使用本发明静电放电防护方法的功率集成电路另一实施例的电路图(检测器)。

图中标号说明：

10调节器

11、21限流元件

20检测器

Vref、VREF参考电压源

AMP误差放大器

REV反相器

MOS、MOS’功率晶体管

R1～R5电阻

VIN输入电压

VOUT功率接脚

GND地端

具体实施方式

(1)调节器(Regulator)的制作方法

请参阅图1，其为使用本发明静电放电防护方法的功率集成电路一实施例的电路图，其中功率集成电路为一调节器10。而调节器10包括参考电压源Vref、误差放大器AMP、功率晶体管MOS及电阻R1和R2所构成的驱动电路、以及限流元件11。

在图1中，误差放大器AMP的反向输入端连接于参考电压源Vref以接收一参考电压，非反向输入端连接于电阻R1和R2的接点，输出端则连接于功率晶体管MOS的栅极端(Gate)并根据该参考电压而提供一误差放大信号。

功率晶体管MOS的源极端(Source)连接于输入电压VIN，衬底(Substrate)连接于其源极端，其漏极端(Drain)则构成输出端VOUT的功率接脚(PowerPad)并连接于电阻R1的一端。

电阻R2的一端连接于电阻R1的另一端，电阻R2的另一端则连接于参考电压源Vref及限流元件11。

本发明应用在图1的技术特征在地端GND通往功率接脚VOUT的路径上连接至少一限流元件11，使得该限流元件11限制功率晶体管MOS的寄生双极型晶体管(BJT)效应所产生的大电流，以防止功率集成电路10产生过大的静电放电(ESD)电流，同时也无须增加功率晶体管MOS的面积。其中，限流元件11可以是在集成电路制造过程中利用离子注入或扩散所构成的电阻元件，也可以是栅极端接地的晶体管元件。而限流元件11的位置是在地端GND附近通往功率接脚VOUT的路径上。限流元件11的数目可以是一个或多个，只要每条地端GND附近通往功率接脚VOUT的路径上都具有即可。

(2)检测器(Detector)的制作方法

请参阅图2，其为使用本发明静电放电防护方法的功率集成电路一实施例的电路图，其中功率集成电路为一检测器20。而检测器20包括参考电压源VREF、误差放大器AMP、反相器REV、两个功率晶体管MOS和MOS’以及电阻R3～R5所构成的驱动电路、以及限流元件21。

在图2中，误差放大器AMP的反向输入端连接于参考电压源VREF以接收一参考电压，非反向输入端连接于电阻R3和R4的接点，输出端则连接于反相器REV的输入端并根据该参考电压而提供一误差放大信号，而反相器REV的输出端则连接于两个功率晶体管MOS和MOS’的栅极端。

功率晶体管MOS的源极端连接于功率晶体管MOS’的源极端、电阻R5及限流元件21，功率晶体管MOS的衬底连接于其源极端，其漏极端则构成输出端VOUT的功率接脚。而功率晶体管MOS’的漏极端则连接于电阻R4和R5的接点。

电阻R3的一端连接于输入电压VDD，另一端依序串联连接于电阻R4及R5。

本发明应用在图2的技术特征也在地端GND通往功率接脚VOUT的路径上连接至少一限流元件11，使得该限流元件21限制功率晶体管MOS的寄生双极型晶体管(BJT)效应所产生的大电流，以防止功率集成电路20产生过大的静电放电电流，同时也无须增加功率晶体管MOS的面积。和第一实施例相同，限流元件21可以是在集成电路制造过程中利用离子注入或扩散所构成的电阻元件，也可以是栅极端接地的晶体管元件。而限流元件21的位置是在地端GND附近通往功率接脚VOUT的路径上。限流元件21的数目可以是一个或多个，只要每条地端GND附近通往功率接脚VOUT的路径上都具有即可。

综上所述，本发明所提出的功率集成电路及其静电放电防护方法，利用简单的限流元件形成等效电阻串联在功率接脚上，使得功率晶体管的寄生双极型晶体管效应路径与限流元件所形成的电阻串联，以限制通过该路径的电流流量，防止静电放电电流过大而烧毁功率接脚，可有效提升集成电路的静电放电防护能力，同时也无须增加输出端具大流驱动能力的晶体管的面积。

本发明可经由本领域的技术人员进行各种修改，且都不会超出所附权利要求所要保护的范围。

Claims (10)

1.一种功率集成电路，包括：

一参考电压源，用以提供一参考电压；

一误差放大器，其反向输入端连接于该参考电压源，该误差放大器用以根据该参考电压而提供一误差放大信号；

一驱动电路，至少包含一第一功率晶体管，该第一功率晶体管具有一功率接脚，该驱动电路耦接于该误差放大器的非反向输入端及输出端，并且该驱动电路基于该误差放大信号而在该功率接脚提供一输出，其中该第一功率晶体管的漏极端构成该功率接脚；以及

至少一限流元件，其一端连接于一地端，另一端串联连接于该功率接脚，所述限流元件用以限制该第一功率晶体管的寄生双极型晶体管效应的电流，以防止该功率集成电路发生过大的静电放电电流。

2.如权利要求1所述的功率集成电路，其中：

该功率集成电路为一调节器；

该第一功率晶体管的栅极端连接于该误差放大器的输出端，该第一功率晶体管的衬底连接于其源极端；及/或

该驱动电路还包括一第一电阻及一第二电阻，该第一电阻的一端连接于该功率接脚，其另一端连接于该误差放大器的非反向输入端及该第二电阻的一端，该第二电阻的另一端连接于所述限流元件。

3.如权利要求1所述的功率集成电路，其中：

该功率集成电路为一检测器；

该驱动电路还包括一第三电阻、一第四电阻、一第五电阻、一反相器及一第二功率晶体管；

该误差放大器的非反向输入端连接于该第三电阻的一端及该第四电阻的一端，该第五电阻的一端连接于该第四电阻的另一端，该第五电阻的另一端连接于所述限流元件的另一端；

该反相器的输入端连接于该误差放大器的输出端，该反相器的输出端连接于该第一功率晶体管的栅极端；

该第一功率晶体管的衬底连接于其源极端；及/或

该第二功率晶体管的栅极端连接于该反相器的输出端及该第一功率晶体管的栅极端，该第二功率晶体管的衬底连接于其源极端及该功率接脚，该第二功率晶体管的漏极端连接于该第三电阻及该第四电阻。

4.如权利要求1所述的功率集成电路，其中所述限流元件为电阻。

5.如权利要求1所述的功率集成电路，其中所述限流元件为栅极端连接于该地端的晶体管。

6.一种功率集成电路的静电放电防护方法，该功率集成电路至少包括一功率晶体管，该功率晶体管具有作为该功率集成电路的输出端的一功率接脚，该静电放电防护方法包括：

在一地端与该功率接脚之间提供至少一限流元件，以限制该功率晶体管的寄生双极型晶体管效应的电流，防止该功率集成电路发生过大的静电放电电流。

7.如权利要求6所述的静电放电防护方法，其中该功率集成电路为一调节器或一检测器。

8.如权利要求6所述的静电放电防护方法，其中所述限流元件为电阻。

9.如权利要求8所述的静电放电防护方法还包括：以离子注入方式或以离子扩散方式形成所述电阻。

10.如权利要求6所述的静电放电防护方法，其中所述限流元件为栅极端连接于该地端的晶体管。

Images