CN101217234B - 高压驱动集成电路的静电防护结构 - Google Patents
高压驱动集成电路的静电防护结构 Download PDFInfo
- Publication number
- CN101217234B CN101217234B CN 200710001222 CN200710001222A CN101217234B CN 101217234 B CN101217234 B CN 101217234B CN 200710001222 CN200710001222 CN 200710001222 CN 200710001222 A CN200710001222 A CN 200710001222A CN 101217234 B CN101217234 B CN 101217234B
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- drive integrated
- high voltage
- voltage drive
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 claims abstract description 59
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 30
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 230000003068 static effect Effects 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 31
- 230000001681 protective effect Effects 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 9
- 230000006378 damage Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000001012 protector Effects 0.000 description 22
- 238000005516 engineering process Methods 0.000 description 5
- 230000008676 import Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种高压驱动集成电路的静电防护结构，其包括：限流元件，用以限制流至高压驱动集成电路的电流量，并与高压驱动集成电路的输入/出管脚端口相连接；至少一个静电放电保护装置，用以防止静电放电所产生的大电流造成对高压驱动集成电路的破坏，并与高压驱动集成电路的输入/出管脚端相连接；金属氧化半导体场效晶体管，在其输出管脚附加有硅控整流器；电源钳制电路，用以限制电源端输出的电流量，并串接于金属氧化半导体场效晶体管的源极与漏极端。
Description
技术领域
本发明涉及一种高压驱动集成电路的静电防护结构。
背景技术
一般来说，公知的真空荧光显示器(Vacuum Fluorescent Display，VFD)的驱动电路中，皆未设置静电放电(Electrostatic Discharge，ESD)保护电路，尤其在高电压(High Voltage)驱动的环境中，其驱动集成电路(IC)自身几乎无法达到任何静电放电保护的效果，故需利用额外的方法达到目的。
请参阅图1，图1所示为公知高压驱动集成电路的静电防护电路结构图。其做法为使用输出管脚较大的金属氧化半导体场效晶体管(Metal OxideSemiconductor Field Effect Transistor，P-MOSFET)11的驱动集成电路(Driver)，以连接至输入/出管脚焊垫12，同时在金属氧化半导体场效晶体管11与输入/出管脚焊垫12连接点还连接有电阻13，来作为静电放电保护电路，其缺点为该驱动集成电路自身必须具有良好的静电防护能力。为了改善驱动集成电路的静电防护能力及散热效果，必须将驱动集成电路体积加大，以符合前述要求，但是在要求轻、薄、短、小的电子产品中，该方法是一种逆其道而行的作法，同时，这种具有大体积的驱动集成电路在加工过程中，欲围成环状阻隔(Ring Isolation)并不是件简单之事，也容易发生静电放电大电流寄生在双极性晶体管(BJT)的路径中，从而使驱动集成电路的输出管脚烧毁。
另一做法为输出管脚的输入/出端口(I/O)加入二极管(Diode)作为静电放电保护电路，但在实际ESD Vdd-(Vdd负极性模式)及Vss+(Vss正极性模式)发生时，该静电放电的大电流并不会流过该二极管，可能往集成电路内部流窜而烧毁内部电路，从而无法达到静电放电保护的作用。
上述两种公知技术皆无法达到有效防护集成电路不受静电放电的影响，本发明正是为解决该问题的一种电路结构。
发明内容
基于以上所述公知技术的不足，本发明为高压驱动集成电路的静电防护结构，本发明的主要目的在于针对公知技术的缺点，选择加工过程中产生的附加的硅控整流器(SCR)，放置在输出管脚的金属氧化半导体场效晶体管(Metal Oxide Semiconductor Field Effect Transistor，P-MOSFET)的驱动集成电路(Driving IC)的漏极(Drain)端，及输出管脚的输入/出(I/O Pin)上再加二极管及串接限流电阻，连同串接(Cascade)金属氧化半导体场效晶体管的电源钳制电路(Power Clamp)，有效地防止了静电放电保护元件及高压驱动集成电路整体输入/出的静电放电。
为达到上述目的，本发明的高压驱动集成电路的静电防护结构，其包括：
限流元件，用以限制流至高压驱动集成电路的电流量，并与高压驱动集成电路的输入/出管脚端口相连接；
至少一个静电放电保护装置，用以防止静电放电所产生大电流造成对高压驱动集成电路的破坏，并与高压驱动集成电路的输入/出管脚端口相连接；
金属氧化半导体场效晶体管，在其输出管脚附加有硅控整流器；以及
电源钳制电路，用以限制电源端输出的电流量，并串接于金属氧化半导体场效晶体管的源极与漏极端。
根据所述的高压驱动集成电路的静电防护结构，该高压驱动集成电路的静电防护结构应用于真空荧光显示器的驱动电路中。
根据所述的高压驱动集成电路的静电防护结构，该金属氧化半导体场效晶体管的一端还串接有电阻。
根据所述的高压驱动集成电路的静电防护结构，该电源钳制电路为若干个串接的金属氧化半导体场效晶体管所构成。
根据所述的高压驱动集成电路的静电防护结构，该电源钳制电路由两个串接的N沟道金属氧化半导体场效晶体管所构成。
根据所述的高压驱动集成电路的静电防护结构，该电源钳制电路由两个串接的N沟道金属氧化半导体场效晶体管及串接在N沟道金属氧化半导体场效晶体管栅极的电阻所构成。
根据所述的高压驱动集成电路的静电防护结构，该电源钳制电路由两个串接的N沟道金属氧化半导体场效晶体管及串接在N沟道金属氧化半导体场效晶体管栅极的电阻与电容所构成。
根据所述的高压驱动集成电路的静电防护结构，该电源钳制电路由二阶式基材触发电路所构成。
根据所述的高压驱动集成电路的静电防护结构，该限流元件为电阻所构成。
根据所述的高压驱动集成电路的静电防护结构，该限流元件为将金属氧化半导体场效晶体管的栅极端予以接地，以构成该限流元件。
根据所述的高压驱动集成电路的静电防护结构，该静电放电保护装置为P沟道金属氧化半导体场效晶体管及N沟道金属氧化半导体场效晶体管所构成。
根据所述的高压驱动集成电路的静电防护结构，该静电放电保护装置为两个双极性晶体管所构成。
根据所述的高压驱动集成电路的静电防护结构，该静电放电保护装置为两个二极管所构成。
根据所述的高压驱动集成电路的静电防护结构，该静电放电保护装置为两个硅控整流器所构成。
从上述技术方案可以看出，本发明具有下列优点：
1)输出管脚的大驱动集成电路所内建的散热金属面积不会增加；
2)利用输出管脚附加的硅控整流器路径，增强输出管脚的静电放电能力；以及
3)输出管脚驱动集成电路附加的硅控整流器元件，布局中及输出管脚输入/出端口(I/O)上加二极管及串接限流电阻，连同串接(Cascade)金属氧化半导体场效晶体管的电源钳制电路(Power C1amp)，有效的防止了静电放电保护元件及集成电路整体输入/出端口的静电放电，进而提升静电放电防护能力。
下面通过本发明的附图、附图说明及本发明的详细描述，以获得对本发明更深入的了解。
附图说明
图1为公知高压驱动集成电路的静电防护电路结构图；
图2A为本发明高压驱动集成电路附加的硅控整流器的结构图；
图2B为本发明硅控整流器的结构图；
图3为本发明高压驱动集成电路的静电防护电路结构图；
图4为本发明高压驱动集成电路的限流元件及静电放电保护元件的第一具体实施例图；
图5为本发明高压驱动集成电路的限流元件及静电放电保护元件的第二具体实施例图；
图6为本发明高压驱动集成电路的限流元件及静电放电保护元件的第三具体实施例图；
图7为本发明高压驱动集成电路的限流元件及静电放电保护元件的第四具体实施例图；
图8为本发明电源钳制电路的第一实施例图；
图9为本发明电源钳制电路的第二实施例图；
图10为本发明电源钳制电路的第三实施例图；
图11为本发明电源钳制电路的第四实施例图。
其中，附图标记说明如下：
11金属氧化半导体场效晶体管
12输入/出管脚焊垫
13电阻
21漏极
211P-介质
212P+介质
22源极
221P+介质
23N型基材
31输入/出管脚焊垫
32第一静电放电保护元件
321、322、323、324第一二极管
33第二静电放电保护元件
331、332、333、334第二二极管
34限流元件
341、343、344电阻
342未设置
35金属氧化半导体场效晶体管
36硅控整流器
37电阻
38电源钳制电路
381第一电源钳制电路
3811第一N沟道金属氧化半导体场效晶体管
3812第二N沟道金属氧化半导体场效晶体管
3813电阻
382第二电源钳制电路
3821第一N沟道金属氧化半导体场效晶体管
3822第二N沟道金属氧化半导体场效晶体管
383第三电源钳制电路
3831第一N沟道金属氧化半导体场效晶体管
3832第二N沟道金属氧化半导体场效晶体管
3833电阻
3834电容
384双层基材触发电路
具体实施方式
现结合下列的附图说明本发明的详细结构及其连结关系，以利于进一步了解本发明。
请参阅图2A，图2A为本发明高压驱动集成电路附加的硅控整流器的结构图；其中，金属氧化半导体场效晶体管，其至少包括有漏极(Drain)21及源极(Source)22，在其输出管脚(源极22与漏极21之间)附加硅控整流器(Silicon Controlled Rectifier，SCR)。请同时参阅图2B所示，其中，该硅控整流器为PNPN界面所构成的电子元件，通过源极(Source)22的P+介质221至N型基材23，再由该N型基材23至漏极(Drain)21的P-介质211或P+介质212，再于该P-介质211或P+介质212形成栅极(G)，即可满足该附加硅控整流器的结构。
请参阅图3，图3所示为本发明高压驱动集成电路的静电防护电路结构图，其中该高压驱动集成电路的静电防护结构应用于真空荧光显示器的驱动电路中，而与输入/出管脚焊垫(I/O Pad)31进行电性连接，其包括：
限流元件34，用以限制流至高压驱动集成电路的电流量，并与高压驱动集成电路的输入/出管脚焊垫31相连接，该限流元件34为电阻所构成；或为将金属氧化半导体场效晶体管的栅极端予以接地，以形成限流元件34。
至少一个静电放电保护装置，本实施例包括有第一静电放电保护元件32及第二静电放电保护元件33，用以防止静电放电所产生大电流造成对高压驱动集成电路的破坏，并与高压驱动集成电路的输入/出管脚焊垫31相连接。
如下述图4至图7的揭示，该静电放电保护装置为(P沟道金属氧化半导体场效晶体管及N沟道金属氧化半导体场效晶体管所构成；或为两个双极性晶体管所构成；或为两个二极管所构成；或为两个硅控整流器所构成。
金属氧化半导体场效晶体管35，在其输出管脚附加有硅控整流器(Silicon Controlled Rectifier，SCR)36，且该金属氧化半导体场效晶体管35的一端还串接有电阻37。
电源钳制电路38，用以限制电源端输出的电流量，并串接于金属氧化半导体场效晶体管35的源极与漏极端。
如下述图8至图11的揭示，该电源钳制电路可为若干个串接金属氧化半导体场效晶体管(本实施例为两个)；或为两个串接N沟道金属氧化半导体场效晶体管及串接在N沟道金属氧化半导体场效晶体管栅极的电阻与电容；或为双层基材触发电路所构成。
上述电路结构即可达到输出管脚驱动集成电路(Driver)附加有硅控整流器(SCR)元件，布局中及输出管脚输入/出端口(I/O)上加二极管及串接限流电阻，连同串接(Cascade)金属氧化半导体场效晶体管的电源钳制电路(Power Clamp)，由此，有效地防止了静电放电保护元件及集成电路整体输入/出端口的静电放电。
请参阅图4、图5、图6以及图7，这些图分别表示本发明高压驱动集成电路的限流元件及静电放电保护元件的第一、二、三、四具体实施例图，其中图4所揭示限流元件为电阻341所构成，且第一静电放电保护元件32及第二静电放电保护元件33分别为二极管(321、331)所构成；图5所揭示限流元件为未设置342，且第一静电放电保护元件32及第二静电放电保护元件33分别为二极管(322、332)所构成；图6所揭示限流元件为电阻343，且第一静电放电保护元件32及第二静电放电保护元件33分别为二极管(323、333)所构成，且该二极管323的P型接口端与该电阻343相连接；图7所揭示限流元件为电阻344，且第一静电放电保护元件32及第二静电放电保护元件33分别为二极管(324、334)所构成，且该二极管334的N型接口端与该电阻343相连接。
请参阅图8、图9、图10以及图11，这些图分别表示本发明电源钳制电路的第一、二、三、四实施例图，如图8所示，第一电源钳制电路381包括有两个串接的第一、二N沟道金属氧化半导体场效晶体管(3811、3812)，再于第二N沟道金属氧化半导体场效晶体管3812的栅极设置有电阻3813；如图9所示，第二电源钳制电路382仅包括有两个串接的第一、二N沟道金属氧化半导体场效晶体管(3821、3822)；如图10所示，第三电源钳制电路383包括有两个串接的第一、二N沟道金属氧化半导体场效晶体管(3831、3832)，再于第二N沟道金属氧化半导体场效晶体管3832的栅极设置有电阻3823，并于第一N沟道金属氧化半导体场效晶体管3831的栅极设置有电容3834；如图11所示，其所揭示即一种二阶式基材触发(Two Stage SubstrateTrigger)电路384所构成电源钳制电路，由于该双层基材触发电路常应用于电源钳制电路中，故不在此赘述。
通过上述图2至图11的揭示，即可了解本发明为高压驱动集成电路的静电防护结构，主要针对公知技术的缺点，选择加工过程中产生的附加硅控整流器，放置在输出管脚的金属氧化半导体场效晶体管的驱动集成电路(Driver)的漏极(Drain)端，及输出管脚输入/出(IO)上再加二极管及串限流电阻，连同串接(Cascade)金属氧化半导体场效晶体管的电源钳制电路(Power Clamp)，有效的防止了静电放电保护元件及高压驱动集成电路整体输入/出的静电放电，从而达到了下列的优点：
1)输出管脚的大驱动集成电路所内建的散热金属面积不会增加；
2)利用输出管脚的附加硅控整流器路径，增强输出管脚的静电放电能力；以及
3)输出管脚驱动集成电路附加有硅控整流器元件，布局中及输出管脚输入/出端口(I/O)上加二极管及串接限流电阻，连同串接(Cascade)金属氧化半导体场效晶体管的电源钳制电路(Power Clamp)，由此，有效的防止了静电放电保护元件及集成电路整体输入/出端口的静电放电，进而提升静电放电防护能力。
综上所述，本发明的结构特征及各实施例皆已详细揭示，可充分显示出本发明在目的及有益效果上均深富实施的进步性，极具产业的利用价值，且目前市面上未见有运用。
然而，以上所述，仅为本发明的较佳实施例而已，当不能以此限定本发明所实施的范围，即大凡依本发明权利要求所作的均等变化与修饰，皆属于本发明专利涵盖的范围内。
Claims (12)
1.一种高压驱动集成电路的静电防护结构，其特征在于，包括：
金属氧化半导体场效晶体管，在其源极和漏极之间电性连接有硅控整流器；至少一个静电放电保护装置，用以防止静电放电所产生的大电流造成对高压驱动集成电路的破坏，并与高压驱动集成电路的输入/出管脚端口相连接；
限流元件，用以限制流至高压驱动集成电路的电流量，连接在高压驱动集成电路的输入/出管脚端口和金属氧化半导体场效晶体管的源极之间；以及
电源钳制电路，用以限制电源端输出的电流量，并串接于金属氧化半导体场效晶体管的源极与漏极端。
2.根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征在于，该高压驱动集成电路的静电防护结构应用于真空荧光显示器的驱动电路中。
3.根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征在于，该金属氧化半导体场效晶体管的一端还串接有电阻。
4.根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征在于，该电源钳制电路为若干个串接的金属氧化半导体场效晶体管所构成。
5.根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征在于，该电源钳制电路由两个的串接N沟道金属氧化半导体场效晶体管所构成。
6.根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征在于，该电源钳制电路由两个串接的N沟道金属氧化半导体场效晶体管及串接在N沟道金属氧化半导体场效晶体管栅极的电阻所构成。
7.根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征在于，该电源钳制电路由二阶式基材触发电路所构成。
8.根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征在于，该限流元件为电阻所构成。
9.根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征在于，该静电放电保护装置为P沟道金属氧化半导体场效晶体管及N沟道金属氧化半导体场效晶体管所构成。
10.根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征在于，该静电放电保护装置为两个双极性晶体管所构成。
11.根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征在于，该静电放电保护装置为两个二极管所构成。
12.根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征在于，该静电放电保护装置为两个硅控整流器所构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710001222 CN101217234B (zh) | 2007-01-04 | 2007-01-04 | 高压驱动集成电路的静电防护结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710001222 CN101217234B (zh) | 2007-01-04 | 2007-01-04 | 高压驱动集成电路的静电防护结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101217234A CN101217234A (zh) | 2008-07-09 |
| CN101217234B true CN101217234B (zh) | 2010-05-19 |
Family
ID=39623610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200710001222 Expired - Fee Related CN101217234B (zh) | 2007-01-04 | 2007-01-04 | 高压驱动集成电路的静电防护结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101217234B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8300370B2 (en) * | 2008-11-14 | 2012-10-30 | Mediatek Inc. | ESD protection circuit and circuitry of IC applying the ESD protection circuit |
| CN101767229B (zh) * | 2008-12-30 | 2012-04-25 | 财团法人工业技术研究院 | 放电加工机节能放电电源 |
| CN101882612B (zh) * | 2009-05-07 | 2012-04-04 | 普诚科技股份有限公司 | 静电保护装置 |
| CN101626154B (zh) * | 2009-07-13 | 2011-12-07 | 浙江大学 | 集成电路esd全芯片防护电路 |
| WO2011015903A1 (en) * | 2009-08-06 | 2011-02-10 | Freescale Semiconductor, Inc. | Electronic device with protection circuit |
| CN101997304A (zh) * | 2009-08-26 | 2011-03-30 | 瑞鼎科技股份有限公司 | 静电防护电路 |
| CN101997305B (zh) * | 2009-08-26 | 2013-04-10 | 安凯(广州)微电子技术有限公司 | 一种反向电压保护电路及功率管装置 |
| CN103378089A (zh) * | 2012-04-28 | 2013-10-30 | 上海华虹Nec电子有限公司 | 一种高压静电保护结构 |
| CN106920792A (zh) * | 2015-12-28 | 2017-07-04 | 大唐恩智浦半导体有限公司 | 静电防护电路及其二极管触发保持可控硅整流器 |
| CN107968089A (zh) * | 2017-12-20 | 2018-04-27 | 广东美的制冷设备有限公司 | 静电防护电路、集成电路芯片及家用电器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867957B1 (en) * | 2002-10-09 | 2005-03-15 | Pericom Semiconductor Corp. | Stacked-NMOS-triggered SCR device for ESD-protection |
| CN1622325A (zh) * | 2003-11-27 | 2005-06-01 | 世界先进积体电路股份有限公司 | 高压集成电路的静电放电保护装置 |
| CN1841873A (zh) * | 2005-03-28 | 2006-10-04 | 台湾积体电路制造股份有限公司 | 静电放电防护电路及其布局 |
| CN1881126A (zh) * | 2005-06-15 | 2006-12-20 | 盛群半导体股份有限公司 | 功率集成电路及其静电放电(esd)防护方法 |
-
2007
- 2007-01-04 CN CN 200710001222 patent/CN101217234B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867957B1 (en) * | 2002-10-09 | 2005-03-15 | Pericom Semiconductor Corp. | Stacked-NMOS-triggered SCR device for ESD-protection |
| CN1622325A (zh) * | 2003-11-27 | 2005-06-01 | 世界先进积体电路股份有限公司 | 高压集成电路的静电放电保护装置 |
| CN1841873A (zh) * | 2005-03-28 | 2006-10-04 | 台湾积体电路制造股份有限公司 | 静电放电防护电路及其布局 |
| CN1881126A (zh) * | 2005-06-15 | 2006-12-20 | 盛群半导体股份有限公司 | 功率集成电路及其静电放电(esd)防护方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101217234A (zh) | 2008-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101217234B (zh) | 高压驱动集成电路的静电防护结构 | |
| US5677205A (en) | Method for forming electrostatic discharge protection device for integrated circuit | |
| CN107528304B (zh) | 瞬态电压保护电路、装置和方法 | |
| US20070284666A1 (en) | Local ESD Protection for Low-Capicitance Applications | |
| US20140085760A1 (en) | Active Clamp Protection Circuit For Power Semiconductor Device For High Frequency Switching | |
| US4811155A (en) | Protection circuit for a semiconductor integrated circuit having bipolar transistors | |
| JP2008538259A (ja) | 静電放電保護回路 | |
| KR100831269B1 (ko) | 반도체 집적회로 소자를 정전기 방전으로부터 보호하는장치 | |
| JP2006319330A (ja) | 静電気放電保護装置 | |
| EP3404713B1 (en) | Electrostatic discharge (esd) protection device and method for operating an esd protection device | |
| CN102738782A (zh) | 半导体集成电路的esd保护电路 | |
| CN103094893A (zh) | Led应用的cmos可调过电压esd和冲击电压保护 | |
| CN102195280A (zh) | 静电放电保护电路和半导体设备 | |
| CN103378091A (zh) | 提供多个保护级别的esd保护电路 | |
| CN104867922B (zh) | 半导体集成电路装置以及使用该装置的电子设备 | |
| US9425188B2 (en) | Active ESD protection circuit with blocking diode | |
| TW201440361A (zh) | 箝位電路及用於電過應力／突波／國際電機工業委員會之裝置 | |
| TWI718611B (zh) | 高電壓電路裝置及其環形電路布局 | |
| US7449750B2 (en) | Semiconductor protection device | |
| CN1241262C (zh) | 静电放电防护电路与相关的金属氧化半导体晶体管结构 | |
| JP2010287909A (ja) | 半導体装置および降伏電圧の決定方法 | |
| JP2006332144A (ja) | 集積回路 | |
| JP4906238B2 (ja) | 半導体装置 | |
| US10607949B2 (en) | Electrostatic discharge (ESD) protection for a high side driver circuit | |
| TWI309470B (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100519 Termination date: 20110104 |