CN103887306B - 高电压开漏极静电放电(esd)保护装置 - Google Patents

Abstract

本发明是揭露一种高电压开漏极静电放电(ESD)保护装置，包含一第一高电压N通道金氧半场效晶体管(HV NMOSFET)，其是连接一高电压焊垫与一低电压端，并接收高电压焊垫的高电压以正常运作。高电压焊垫与第一高电压N通道金氧半场效晶体管更连接一高电压静电放电(ESD)保护单元，其在正常操作下并不影响正常电路功能，但是，在高电压焊垫发生静电放电事件时，可以在接收高电压焊垫的静电放电电压后，有效率地释放此静电放电事件的静电放电电流。高电压静电放电保护单元与低电压端连接一电压箝位单元，其是经由高电压静电放电保护单元接收静电放电电压，以释放宣泄静电放电电流。

Description

高电压开漏极静电放电(ESD)保护装置

技术领域

本发明是有关一种保护装置，特别是关于一种高电压开漏极静电放电(ESD)保护装置。

背景技术

开漏极(open-drain)输入/输出(I/O)单元设计适用于施加在输入/输出焊垫的外部电压高于输入/输出单元数据库的内部供应电压的应用。对于高电压开漏极缓冲器而言，它不能包含由输入/输出焊垫连接至电源线的一高电压P通道金氧半场效晶体管(HVPMOSFET)，方能使输入/输出焊垫保持高于供应电压的电压。因此，开漏极缓冲器是难以具有优良的静电放电保护能力。

请参阅图1，传统多通道高电压开漏极缓冲器使用静电放电总线以降低开漏极缓冲器的尺寸，其中每一开漏极通道分享相同静电放电箝位元件10，以释放宣泄静电放电电流。如图2所示，当静电放电事件发生在开漏极输入/输出焊垫时，静电放电能量会通过高电压触发电路12有效地触发静电放电箝位元件10，以导通宣泄静电放电电流、具体提升静电放电保护能力。高电压触发电路12可由一电阻、一电容与一高电压互补式金氧半导体反向器所构成。高电压互补式金氧半导体反向器包含一高电压P通道金氧半场效晶体管与一高电压N通道金氧半场效晶体管(HV NMOSFET)。当静电放电事件发生时，高电压触发电路12会触发静电放电箝位元件10，使之完全导通，以提供一低阻抗的静电放电路径、释放宣泄静电放电电流。然而，原来的开漏极输入/输出单元不包含一由输入/输出焊垫连接至电源线的高电压P通道金氧半场效晶体管。所以，光罩层数目将会因为使用高电压互补式金氧半导体反向器的多余的高电压P通道金氧半场效晶体管而增加，此乃意指集成电路(IC)制程的成本也将提高。

因此，本发明是在针对上述的困扰，提出一种高电压开漏极静电放电保护装置，以解决现有技术所产生的问题。

发明内容

本发明的主要目的，在于提供一种高电压开漏极静电放电保护装置，其是安装一高电压静电放电保护单元于高电压焊垫与电压箝位单元之间。高电压静电放电保护单元不只可以在正常操作时阻挡施加在高电压焊垫的高电压，更可以在静电放电事件发生时，释放宣泄静电放电电流。开漏极静电放电保护装置仅包含高电压N通道金氧半场效晶体管，不需要任何高电压P通道金氧半场效晶体管。因此，不需要任何额外的光罩层，可以达到节省成本的需求。

为达上述目的，本发明提供一种高电压开漏极静电放电保护装置，包含一第一高电压N通道金氧半场效晶体管，其是连接一高电压焊垫与一低电压端，并接收该高电压焊垫的高电压以正常运作。高电压焊垫与第一高电压N通道金氧半场效晶体管更连接一高电压静电放电保护单元，其是在正常操作下阻挡高电压，且接收高电压焊垫的正静电放电电压或负静电放电电压，以在高电压焊垫发生静电放电事件时，分别释放一第一静电放电电流或一第二静电放电电流。高电压静电放电保护单元与低电压端连接一第一电压箝位单元，其是经由高电压静电放电保护单元接收正静电放电电压，以释放第一静电放电电流从高电压焊垫依序经由高电压静电放电保护单元与电压箝位单元，流至低电压端。或者，当高电压静电放电保护单元接收负静电放电电压时，第二静电放电电流从低电压端依序经由电压箝位单元与高电压静电放电保护单元，流至高电压焊垫。其中所述第一电压箝位单元更包含：一第一触发电路，其是连接所述高电压静电放电保护单元与所述低电压端，并经由所述高电压静电放电保护单元接收所述正静电放电电压，以产生一触发信号；以及一第一静电放电箝位元件，连接所述高电压静电放电保护单元、所述第一触发电路与所述低电压端，并接收所述触发信号而导通，则所述第一静电放电电流从所述高电压焊垫依序通过所述高电压静电放电保护单元与所述第一静电放电箝位元件，流至所述低电压端，又所述高电压静电放电保护单元接收所述负静电放电电压时，所述第二静电放电电流从所述低电压端依序通过所述第一静电放电箝位元件与所述高电压静电放电保护单元，流至所述高电压焊垫，或是从所述低电压端经由所述第一高电压N通道金氧半场效晶体管的寄生漏基反向接面二极管，流至所述高电压焊垫，以释放所述第二静电放电电流。

其中所述高电压静电放电保护单元更包含：一电阻；以及一第二高电压N通道金氧半场效晶体管，其漏极连接所述第一高电压N通道金氧半场效晶体管 与所述高电压焊垫，源极连接所述第一电压箝位单元与所述第二高电压N通道金氧半场效晶体管的基底，所述电阻的二端分别连接所述源极与所述第二高电压N通道金氧半场效晶体管的栅极，所述第二高电压N通道金氧半场效晶体管在所述漏极与所述栅极间有一寄生漏栅电容，在所述漏极与所述基底间有一寄生漏基反向接面二极管，所述寄生漏基反向接面二极管阻挡所述高电压，所述寄生漏栅电容与所述电阻接收所述正静电放电电压，以导通所述第二高电压N通道金氧半场效晶体管，则所述第二高电压N通道金氧半场效晶体管释放所述第一静电放电电流，又所述寄生漏基反向接面二极管接收所述负静电放电电压，以释放所述第二静电放电电流，或是从所述低电压端经由所述第一高电压N通道金氧半场效晶体管的寄生漏基反向接面二极管，流至所述高电压焊垫，以释放所述第二静电放电电流。

其中所述高电压静电放电保护单元为二极管时，所述二极管的阳极连接所述第一电压箝位单元，阴极连接所述第一高电压N通道金氧半场效晶体管与所述高电压焊垫。

其中所述高电压静电放电保护单元为具有一寄生NPN双载子接面晶体管(BJT)的场氧化元件(FOD)时，所述寄生NPN双载子接面晶体管具有一寄生集基空乏电容、一寄生集基反向接面二极管与一寄生基射电阻，所述场氧化元件的栅极与源极互相连接，漏极则连接所述第一高电压N通道金氧半场效晶体管与所述高电压焊垫，所述源极连接所述第一电压箝位单元，所述寄生集基反向接面二极管阻挡所述高电压，所述寄生集基空乏电容与所述寄生基射电阻接收所述正静电放电电压，则所述寄生NPN双载子接面晶体管会导通，以释放所述第一静电放电电流，又所述寄生集基反向接面二极管接收所述负静电放电电压，以释放所述第二静电放电电流，或是从所述低电压端经由所述第一高电压N通道金氧半场效晶体管的寄生漏基反向接面二极管，流至所述高电压焊垫，以释放所述第二静电放电电流。

其中所述高电压静电放电保护单元为具有一寄生PNP双载子接面晶体管的场氧化元件时，所述寄生PNP双载子接面晶体管具有一寄生基集空乏电容、一寄生基集反向接面二极管与一寄生基射电阻，所述场氧化元件的栅极与源极互相连接，漏极则连接所述第一电压箝位单元，所述源极连接所述第一高电压N通道金氧半场效晶体管与所述高电压焊垫，所述寄生基集反向接面二极管阻挡所述高电压，所述寄生基集空乏电容与所述寄生基射电阻接收所述正静电放电 电压，则所述寄生PNP双载子接面晶体管会导通，以释放所述第一静电放电电流，又所述寄生基集反向接面二极管接收所述负静电放电电压，以释放所述第二静电放电电流，或是从所述低电压端经由所述第一高电压N通道金氧半场效晶体管的寄生漏基反向接面二极管，流至所述高电压焊垫，以释放所述第二静电放电电流。

其中所述高电压静电放电保护单元为硅控整流器(SCR)时，其阴极连接所述第一电压箝位单元，阳极连接所述第一高电压N通道金氧半场效晶体管与所述高电压焊垫。其中所述硅控整流器为典型硅控整流器、修改横向式硅控整流器(MLSCR)或低电压触发式硅控整流器(LVTSCR)。

其中所述高电压静电放电保护单元为第二电压箝位单元时，其包含一第二触发电路与一第二静电放电箝位元件。

其中所述第一触发电路更包含：一电阻，其具有一第一端与一第二端，所述第一端连接所述高电压静电放电保护单元与所述第一静电放电箝位元件；一电容，其具有一第一电极与一第二电极，其是分别连接所述第二端与所述低电压端，所述电容与所述电阻通过所述高电压静电放电保护单元接收所述正静电放电电压，以在所述第一电极建立一低电压信号；一低电压P通道金氧半场效晶体管(LV PMOSFET)，其栅极连接所述第二端与所述第一电极，源极连接所述第一端、所述高电压静电放电保护单元与所述第一静电放电箝位元件；以及一第一低电压N通道金氧半场效晶体管，其栅极连接所述第二端与所述第一电极，源极连接所述第二电极、所述第一静电放电箝位元件与所述低电压端，漏极连接所述低电压P通道金氧半场效晶体管的漏极，所述低电压P通道金氧半场效晶体管与所述第一低电压N通道金氧半场效晶体管组成一互补式金氧半导体反向器，其是接收所述低电压信号以输出所述触发信号。

其中所述第一静电放电箝位元件为第二低电压N通道金氧半场效晶体管或第三高电压N通道金氧半场效晶体管，所述第二低电压N通道金氧半场效晶体管或所述第三高电压N通道金氧半场效晶体管的漏极连接所述第一触发电路与所述高电压静电放电保护单元，所述第二低电压N通道金氧半场效晶体管或所述第三高电压N通道金氧半场效晶体管的源极连接所述第一触发电路与所述低电压端，所述第二低电压N通道金氧半场效晶体管或所述第三高电压N通道金氧半场效晶体管的栅极连接所述第一触发电路，以接收所述触发信号进而释放所述第一静电放电电流。

其中所述第一电压箝位单元更包含：一电阻；以及一箝位N通道金氧半场效晶体管，其漏极连接所述高电压静电放电保护单元，源极连接所述低电压端，所述电阻的二端分别连接所述源极与所述箝位N通道金氧半场效晶体管的栅极，所述源极连接所述箝位N通道金氧半场效晶体管的基底，所述箝位N通道金氧半场效晶体管在所述漏极与所述栅极间有一寄生漏栅电容，所述寄生漏栅电容与所述电阻经由所述高电压静电放电保护单元接收所述正静电放电电压，以导通所述箝位N通道金氧半场效晶体管，则所述箝位N通道金氧半场效晶体管释放所述第一静电放电电流，又所述箝位N通道金氧半场效晶体管在所述漏极与所述基底间有一寄生漏基反向接面二极管，其是经由所述高电压静电放电保护单元接收所述负静电放电电压，以释放所述第二静电放电电流，或是从所述低电压端经由所述第一高电压N通道金氧半场效晶体管的寄生漏基反向接面二极管，流至所述高电压焊垫，以释放所述第二静电放电电流。其中所述箝位N通道金氧半场效晶体管为第三低电压N通道金氧半场效晶体管或第四高电压N通道金氧半场效晶体管。其中所述低电压端为接地电压。

兹为使贵审查委员对本发明的结构特征及所达成的功效更有进一步的了解与认识，谨佐以较佳的实施例图及配合详细的说明，说明如后：

附图说明

图1为先前技术的开漏极缓冲器的电路示意图。

图2为先前技术的具有高电压触发电路的高电压开漏极缓冲器的电路示意图。

图3为本发明的具有高电压静电放电保护单元与电压箝位单元的高电压开漏极静电放电保护装置的电路示意图。

图4为本发明的第一实施例电路示意图。

图5为本发明的第二实施例电路示意图。

图6为本发明的第三实施例电路示意图。

图7为本发明的第四实施例电路示意图。

图8为本发明的第五实施例电路示意图。

图9为本发明的第六实施例电路示意图。

图10为本发明的第七实施例电路示意图。

图11为本发明的第八实施例电路示意图。

图12为本发明的第九实施例电路示意图。

图13为本发明的第十实施例电路示意图。

图14为本发明的第十一实施例电路示意图。

图15为本发明的第十二实施例电路示意图。

附图标记说明：10-静电放电箝位元件；12-高电压触发电路；14-第一高电压N通道金氧半场效晶体管；16-高电压焊垫；18-高电压静电放电保护单元；20-第一电压箝位单元；22-电阻；24-第二高电压N通道金氧半场效晶体管；26-寄生漏基反向接面二极管；28-第一触发电路；30-第一静电放电箝位元件；32-电阻；34-电容；36-低电压P通道金氧半场效晶体管；38-第一低电压N通道金氧半场效晶体管；40-电阻；42-箝位N通道金氧半场效晶体管；44-寄生漏基反向接面二极管；46-二极管；48-场氧化元件；50-寄生NPN双载子接面晶体管；52-寄生基射电阻；54-场氧化元件；56-寄生PNP双载子接面晶体管；58-寄生基射电阻；60-硅控整流器；62-第二触发电路；64-第二静电放电箝位元件。

具体实施方式

请参阅图3，本发明包含一第一高电压N通道金氧半场效晶体管14，其连接一高电压焊垫16与一低电压端VSS，并接收高电压焊垫16的一高电压信号，以正常运作的，其中第一高电压N通道金氧半场效晶体管14的栅极在静电放电事件发生时为浮接的状态(正常操作状态则由驱动电路控制其导通或关闭)。高电压焊垫16与第一高电压N通道金氧半场效晶体管14连接一高电压静电放电保护单元18，其在正常操作时，是用以阻挡高电压；并在静电放电事件发生时，接收高电压焊垫16的正静电放电电压或负静电放电电压，以在静电放电事件发生于高电压焊垫16时，分别释放一第一静电放电电流或一第二静电放电电流。高电压静电放电保护单元18与低电压端VSS连接一第一电压箝位单元20，其是经由高电压静电放电保护单元18接收正静电放电电压，以释放第一静电放电电流。或者，当高电压焊垫16接收负静电放电电压时，第二静电放电电流从低电压端，依序通过第一电压箝位单元20与高电压静电放电保护单元18流往高电压焊垫16。

当高电压焊垫16面临正静电放电电压的电位时，高电压静电放电保护单元18与第一电压箝位单元20提供一静电放电路径，以释放第一静电放电电流，使其从高电压焊垫16流往低电压端VSS。

对此实施例的运作而言，在正常操作状态下，第一高电压N通道金氧半晶体管14接收高电压焊垫16的高电压。同时，高电压静电放电保护单元18阻挡此高电压，使第一电压箝位单元20不会被触发。当正静电放电电压出现在高电压焊垫16时，第一静电放电电流从高电压焊垫16，依序经由高电压静电放电保护单元18与第一电压箝位单元20，流往低电压端VSS。当负静电放电电压出现在高电压焊垫16时，第二静电放电电流从低电压端VSS，依序经由第一电压箝位单元20与高电压静电放电保护单元18，流往高电压焊垫16。或是第二静电放电电流从低电压端VSS经由第一高电压N通道金氧半场效晶体管14的寄生漏基反向接面二极管，流往高电压焊垫16。

高电压静电放电保护单元18可以用六种不同的泄流电路实现的，且第一电压箝位单元20亦可以二种箝位电路实现的。以下将介绍此些不同的泄流电路与箝位电路，其中低电压端是以接地电压为例。

首先介绍第一实施例。请参阅图4。高电压静电放电保护单元18包含一电阻22与一第二高电压N通道金氧半场效晶体管24。第二高电压N通道金氧半场效晶体管24具有一漏极，其连接第一高电压N通道金氧半场效晶体管14与高电压焊垫16，第二高电压N通道金氧半场效晶体管24的源极连接第一电压箝位单元20。电阻22的二端分别连接第二高电压N通道金氧半场效晶体管24的源极与栅极，且第二高电压N通道金氧半场效晶体管24的源极连接第二高电压N通道金氧半场效晶体管24的基底。第二高电压N通道金氧半场效晶体管24具有一寄生漏栅电容与一寄生漏基反向接面二极管26，此寄生漏栅电容位于第二高电压N通道金氧半场效晶体管24的漏极与栅极之间，寄生漏基反向接面二极管26则位于第二高电压N通道金氧半场效晶体管24的漏极与基底间。寄生漏基反向接面二极管26阻挡上述高电压或接收负静电放电电压，以释放第二静电放电电流。寄生漏栅电容与电阻22接收正静电放电电压，以导通第二高电压N通道金氧半场效晶体管24，使第二高电压N通道金氧半场效晶体管24释放第一静电放电电流。

第一电压箝位单元20包含一第一触发电路28，其是连接第二高电压N通道金氧半场效晶体管24的源极与低电压端。第一触发电路28经由第二高电压N通道金氧半场效晶体管24与电阻22接收正静电放电电压，以产生一触发信号。第二高电压N通道金氧半场效晶体管24、电阻22、第一触发电路28与低电压端皆连接一第一静电放电箝位元件30。第一静电放电箝位元件30接收触发信号 以导通的，使第一静电放电电流从高电压焊垫16，依序经过第二高电压N通道金氧半场效晶体管24与第一静电放电箝位元件30，流至低电压端。第一静电放电箝位元件30，为一N通道金氧半场效晶体管，例如第二低电压N通道金氧半场效晶体管或第三高电压N通道金氧半场效晶体管。此N通道金氧半场效晶体管的漏极连接第一触发电路28、第二高电压N通道金氧半场效晶体管24与电阻22，源极则连接第一触发电路28与低电压端，栅极则连接第一触发电路28，以接收触发信号，进而释放第一静电放电电流。当寄生漏基反向接面二极管26接收负静电放电电压时，第二静电放电电流从低电压端，依序经由第一静电放电箝位元件30与寄生漏基反向接面二极管26，流至高电压垫16。或是第二静电放电电流从低电压端VSS经由第一高电压N通道金氧半场效晶体管14的寄生漏基反向接面二极管，流往高电压焊垫16。

第一触发电路28包含一电阻32，其具一第一端与一第二端，其中第一端连接第二高电压N通道金氧半场效晶体管24的源极与第一静电放电箝位元件。另有一电容34具有一第一电极与一第二电极，其中第一电极与第二电极分别连接电阻32的第二端与低电压端，且电容34与电阻32经由第二高电压N通道金氧半场效晶体管24与电阻22接收正静电放电电压，以于第一电极建立低电压信号。电阻32的第二端与第一电极连接一低电压P通道金氧半场效晶体管36的栅极。低电压P通道金氧半场效晶体管36的源极连接电阻32的第一端、第二高电压N通道金氧半场效晶体管24的源极与第一静电放电箝位元件30。电阻32的第二端与第一电极连接一第一低电压N通道金氧半场效晶体管38的栅极。第一低电压N通道金氧半场效晶体管38的源极连接第二电极、第一静电放电箝位元件30与低电压端。第一低电压N通道金氧半场效晶体管38的漏极连接低电压P通道金氧半场效晶体管36的漏极，其中低电压P通道金氧半场效晶体管36与第一低电压N通道金氧半场效晶体管38是构成互补式金氧半导体反向器，其是接收第一电极的低电压信号以输出触发信号。

当第二高电压N通道金氧半场效晶体管24与第一静电放电箝位元件30面临正静电放电电压的电位时，第二高电压N通道金氧半场效晶体管24与第一静电放电箝位元件30提供静电放电路径，以释放第一静电放电电流从高电压焊垫16流至低电压端VSS。

以下介绍第一实施例的运作。第一高电压N通道金氧半场效晶体管14是接收高电压焊垫16的高电压以正常运作的。同时，寄生漏基反向接面二极管26 阻挡此高电压，使第一触发电路28与第一静电放电箝位元件30不会被触发。当正静电放电电压出现在高电压焊垫16时，电阻22接收正静电放电电压，以导通第二高电压N通道金氧半场效晶体管24，且电容34利用正静电放电电压，以于第一电极建立低电压信号。接着，低电压P通道金氧半场效晶体管36与第一低电压N通道金氧半场效晶体管38接收低电压信号以输出触发信号。第一静电放电箝位元件30接收触发信号以导通的，使第一静电放电电流从高电压焊垫16依序经由电阻22、第二高电压N通道金氧半场效晶体管24与第一静电放电箝位元件30，流至低电压端。当负静电放电电压出现于高电压焊垫16时，第二静电放电电流从低电压端依序经由第一静电放电箝位元件30与寄生漏基反向接面二极管26，流至高电压焊垫16。或是第二静电放电电流从低电压端VSS经由第一高电压N通道金氧半场效晶体管14的寄生漏基反向接面二极管，流往高电压焊垫16。

以下介绍第二实施例，请参阅图5。第二实施例与第一实施例差别在于第一电压箝位单元20的内部元件。第一电压箝位单元20包含一电阻40与一箝位N通道金氧半场效晶体管42，例如第三低电压N通道金氧半场效晶体管或第四高电压N通道金氧半场效晶体管。箝位N通道金氧半场效晶体管42的漏极连接电阻22与第二高电压N通道金氧半场效晶体管24，源极连接低电压端。电阻40的二端分别连接箝位N通道金氧半场效晶体管42的源极与栅极，且箝位N通道金氧半场效晶体管42的源极与基底互相连接。箝位N通道金氧半场效晶体管42于栅极与漏极间具有一寄生漏栅电容。寄生漏栅电容与电阻40经由第二高电压N通道金氧半场效晶体管24接收正静电放电电压，以导通箝位N通道金氧半场效晶体管42，使箝位N通道金氧半场效晶体管42与电阻40释放第一静电放电电流。此外，箝位N通道金氧半场效晶体管42于漏极与基底间具有一寄生漏基反向接面二极管44，当高电压焊垫16接收负静电放电电压时，第二静电放电电流从低电压端经由寄生漏基反向接面二极管44以及寄生漏基反向接面二极管26，释放至高电压焊垫16。

同样地，当第二高电压N通道金氧半场效晶体管24与箝位N通道金氧半晶体管42面临正静电放电电压的电位时，箝位N通道金氧半晶体管42能提供上述静电放电路径，以释放第一静电放电电流从高电压焊垫16流至低电压端VSS。

以下介绍第二实施例的运作。第一高电压N通道金氧半场效晶体管14是接收高电压焊垫16的高电压以正常运作的。同时，寄生漏基反向接面二极管26 阻挡此高电压，使箝位N通道金氧半场效晶体管42不会被触发。当正静电放电电压出现在高电压焊垫16时，电阻22与电阻40接收正静电放电电压，以分别导通第二高电压N通道金氧半场效晶体管24与箝位N通道金氧半场效晶体管42。接着，第一静电放电电流从高电压焊垫16依序经过电阻22、第二高电压N通道金氧半场效晶体管24、电阻40与箝位高电压N通道金氧半场效晶体管42，流至低电压端。当负静电放电电压出现于高电压焊垫16时，第二静电放电电流从低电压端依序经由寄生漏基反向接面二极管44与寄生漏基反向接面二极管26，流至高电压焊垫16。或是第二静电放电电流从低电压端VSS经由第一高电压N通道金氧半场效晶体管14的寄生漏基反向接面二极管，流往高电压焊垫16。

以下介绍第三实施例，请参阅图6。第三实施例与第一实施例差别在于高电压静电放电保护单元18的内部元件。在此实施例中，高电压静电放电保护单元18为一二极管46，其中二极管46的阳极连接电阻32、低电压P通道金氧半场效晶体管36的源极与作为第一静电放电箝位元件30的N通道金氧半场效晶体管的漏极，二极管46的阴极则连接第一高电压N通道金氧半场效晶体管14与高电压焊垫16。

当二极管46与第一静电放电箝位元件30面临正静电放电电压的电位时，二极管46能提供上述静电放路径，以释放第一静电放电电流从高电压焊垫16流至低电压端VSS。

以下介绍第三实施例的运作。第一高电压N通道金氧半场效晶体管14是接收高电压焊垫16的高电压以正常运作的。同时，二极管46阻挡此高电压，使第一触发电路28与第一静电放电箝位元件30不会被触发。当正静电放电电压出现在高电压焊垫16时，电容34利用正静电放电电压，以于第一电极建立低电压信号。接着，低电压P通道金氧半场效晶体管36与第一低电压N通道金氧半场效晶体管38接收低电压信号以输出触发信号。第一静电放电箝位元件30接收触发信号以导通的，使第一静电放电电流从高电压焊垫16依序经由二极管46与第一静电放电箝位元件30，流至低电压端。当负静电放电电压出现于高电压焊垫16时，第二静电放电电流从低电压端依序经由第一静电放电箝位元件30与二极管46，流至高电压焊垫16。或是第二静电放电电流从低电压端VSS经由第一高电压N通道金氧半场效晶体管14的寄生漏基反向接面二极管，流往高电压焊垫16。

以下介绍第四实施例，请参阅图7。第四实施例与第三实施例差别在于第一 电压箝位单元20的内部元件。第一电压箝位单元20包含一电阻40与一箝位N通道金氧半场效晶体管42，例如第三低电压N通道金氧半场效晶体管或第四高电压N通道金氧半场效晶体管。箝位N通道金氧半场效晶体管42的漏极连接二极管46的阳极，源极连接低电压端。电阻40的二端分别连接箝位N通道金氧半场效晶体管42的源极与栅极，且箝位N通道金氧半场效晶体管42的源极与基底互相连接。箝位N通道金氧半场效晶体管42于栅极与漏极间具有一寄生漏栅电容。寄生漏栅电容与电阻40经由二极管46接收正静电放电电压，以导通箝位N通道金氧半场效晶体管42，使箝位N通道金氧半场效晶体管42与电阻40释放第一静电放电电流。此外，箝位N通道金氧半场效晶体管42于漏极与基底间具有一寄生漏基反向接面二极管44，寄生漏基反向接面二极管44经由二极管46接收负静电放电电压，以释放第二静电放电电流。

同样地，当二极管46与箝位N通道金氧半晶体管42面临正静电放电电压的电位时，箝位N通道金氧半晶体管42能提供上述静电放电路径，以释放第一静电放电电流从高电压焊垫16流至低电压端VSS。

以下介绍第四实施例的运作。第一高电压N通道金氧半场效晶体管14是接收高电压焊垫16的高电压以正常运作的。同时，二极管46阻挡此高电压，使箝位N通道金氧半场效晶体管42不会被触发。当正静电放电电压出现在高电压焊垫16时，电阻40经由二极管46接收正静电放电电压，以导通箝位N通道金氧半场效晶体管42。接着，第一静电放电电流从高电压焊垫16依序经过二极管46、电阻40与箝位高电压N通道金氧半场效晶体管42，流至低电压端。当负静电放电电压出现于高电压焊垫16时，第二静电放电电流从低电压端依序经由寄生漏基反向接面二极管44与二极管46，流至高电压焊垫16。或是第二静电放电电流从低电压端VSS经由第一高电压N通道金氧半场效晶体管14的寄生漏基反向接面二极管，流往高电压焊垫16。

以下介绍第五实施例，请参阅图8。第五实施例与第一实施例差别在于高电压静电放电保护单元18的内部元件。在此实施例中，高电压静电放电保护单元18为一场氧化元件48，其具有一寄生NPN双载子接面晶体管50，其是具有一寄生集基空乏电容、一寄生集基反向接面二极管与一寄生基射电阻52，其中场氧化元件48的栅极与源极相互连接，漏极则连接第一高电压N通道场效晶体管14与高电压焊垫16，场氧化元件48的源极连接电阻32、低电压P通道金氧半场效晶体管36的源极与作为第一静电放电箝位元件30的N通道金氧半场效晶体 管的漏极。寄生集基反向接面二极管能阻挡高电压，且寄生集基空乏电容与寄生基射电阻52接收正静电放电电压，使寄生NPN双载子接面晶体管50得以导通，以释放第一静电放电电流。此外，场氧化元件48的寄生集基反向接面二极管接收负静电放电电压，以释放第二静电放电电流。

当场氧化元件48与第一静电放电箝位元件30面临正静电放电电压的电位时，场氧化元件48能提供上述静电放路径，以释放第一静电放电电流从高电压焊垫16流至低电压端VSS。

以下介绍第五实施例的运作。第一高电压N通道金氧半场效晶体管14是接收高电压焊垫16的高电压以正常运作的。同时，场氧化元件48的寄生集基反向接面二极管阻挡此高电压，使第一触发电路28与第一静电放电箝位元件30不会被触发。当正静电放电电压出现在高电压焊垫16时，场氧化元件48的寄生集基空乏电容与寄生基射电阻52接收正静电放电电压以导通NPN双载子接面晶体管50，且电容34利用正静电放电电压，以于第一电极建立低电压信号。接着，低电压P通道金氧半场效晶体管36与第一低电压N通道金氧半场效晶体管38接收低电压信号以输出触发信号。第一静电放电箝位元件30接收触发信号以导通的，使第一静电放电电流从高电压焊垫16依序经由寄生NPN双载子接面晶体管50与第一静电放电箝位元件30，流至低电压端。当负静电放电电压出现于高电压焊垫16时，第二静电放电电流从低电压端依序经由第一静电放电箝位元件30与场氧化元件48的寄生集基反向接面二极管，流至高电压焊垫16。或是第二静电放电电流从低电压端VSS经由第一高电压N通道金氧半场效晶体管14的寄生漏基反向接面二极管，流往高电压焊垫16。

以下介绍第六实施例，请参阅图9。第六实施例与第五实施例差别在于第一电压箝位单元20的内部元件。第一电压箝位单元20包含一电阻40与一箝位N通道金氧半场效晶体管42，例如第三低电压N通道金氧半场效晶体管或第四高电压N通道金氧半场效晶体管。箝位N通道金氧半场效晶体管42的漏极连接场氧化元件48的射极与寄生基射电阻52，源极连接低电压端。电阻40的二端分别连接箝位N通道金氧半场效晶体管42的源极与栅极，且箝位N通道金氧半场效晶体管42的源极与基底互相连接。箝位N通道金氧半场效晶体管42于栅极与漏极间具有一寄生漏栅电容。寄生漏栅电容与电阻40经由场氧化元件48接收正静电放电电压，以导通箝位N通道金氧半场效晶体管42，使箝位N通道金氧半场效晶体管42与电阻40释放第一静电放电电流。此外，箝位N通道金氧 半场效晶体管42于漏极与基底间具有一寄生漏基反向接面二极管44，寄生漏基反向接面二极管44经由场氧化元件48接收负静电放电电压，以释放第二静电放电电流。

同样地，当场氧化元件48与箝位N通道金氧半晶体管42面临正静电放电电压的电位时，箝位N通道金氧半晶体管42能提供上述静电放电路径，以释放第一静电放电电流从高电压焊垫16流至低电压端VSS。

以下介绍第六实施例的运作。第一高电压N通道金氧半场效晶体管14是接收高电压焊垫16的高电压以正常运作的。同时，场氧化元件48的寄生集基反向接面二极管阻挡此高电压，使箝位N通道金氧半场效晶体管42不会被触发。当正静电放电电压出现在高电压焊垫16时，场氧化元件48的寄生集基空乏电容与寄生基射电阻52接收正静电放电电压，以导通NPN双载子接面晶体管50，且电阻40经由场氧化元件48接收正静电放电电压，以导通箝位N通道金氧半场效晶体管42。接着，第一静电放电电流从高电压焊垫16依序经过寄生NPN双载子接面晶体管50、电阻40与箝位高电压N通道金氧半场效晶体管42，流至低电压端。当负静电放电电压出现于高电压焊垫16时，第二静电放电电流从低电压端依序经由寄生漏基反向接面二极管44与场氧化元件48的寄生集基反向接面二极管，流至高电压焊垫16。或是第二静电放电电流从低电压端VSS经由第一高电压N通道金氧半场效晶体管14的寄生漏基反向接面二极管，流往高电压焊垫16。

以下介绍第七实施例，请参阅图10。第七实施例与第一实施例差别在于高电压静电放电保护单元18的内部元件。在此实施例中，高电压静电放电保护单元18为一场氧化元件54，其具有一寄生PNP双载子接面晶体管56，其是具有一寄生基集空乏电容、一寄生基集反向接面二极管与一寄生基射电阻58，其中场氧化元件54的栅极与源极相互连接，源极则连接第一高电压N通道场效晶体管14与高电压焊垫16，场氧化元件54的漏极连接电阻32、低电压P通道金氧半场效晶体管36的源极与作为第一静电放电箝位元件30的N通道金氧半场效晶体管的漏极。寄生基集反向接面二极管能阻挡高电压，且寄生基集空乏电容与寄生基射电阻58接收正静电放电电压，使寄生PNP双载子接面晶体管56得以导通，以释放第一静电放电电流。此外，场氧化元件54的寄生基集反向接面二极管接收负静电放电电压，以释放第二静电放电电流。

当场氧化元件54与第一静电放电箝位元件30面临正静电放电电压的电位 时，场氧化元件54能提供上述静电放路径，以释放第一静电放电电流从高电压焊垫16流至低电压端VSS。

以下介绍第七实施例的运作。第一高电压N通道金氧半场效晶体管14是接收高电压焊垫16的高电压以正常运作的。同时，场氧化元件54的寄生基集反向接面二极管阻挡此高电压，使第一触发电路28与第一静电放电箝位元件30不会被触发。当正静电放电电压出现在高电压焊垫16时，场氧化元件54的寄生基集空乏电容与寄生基射电阻58接收正静电放电电压以导通PNP双载子接面晶体管56，且电容34利用正静电放电电压，以于第一电极建立低电压信号。接着，低电压P通道金氧半场效晶体管36与第一低电压N通道金氧半场效晶体管38接收低电压信号以输出触发信号。第一静电放电箝位元件30接收触发信号以导通的，使第一静电放电电流从高电压焊垫16依序经由寄生PNP双载子接面晶体管56与第一静电放电箝位元件30，流至低电压端。当负静电放电电压出现于高电压焊垫16时，第二静电放电电流从低电压端依序经由第一静电放电箝位元件30与场氧化元件54的寄生基集反向接面二极管，流至高电压焊垫16。或是第二静电放电电流从低电压端VSS经由第一高电压N通道金氧半场效晶体管14的寄生漏基反向接面二极管，流往高电压焊垫16。

以下介绍第八实施例，请参阅图11。第八实施例与第七实施例差别在于第一电压箝位单元20的内部元件。第一电压箝位单元20包含一电阻40与一箝位N通道金氧半场效晶体管42，例如第三低电压N通道金氧半场效晶体管或第四高电压N通道金氧半场效晶体管。箝位N通道金氧半场效晶体管42的漏极连接场氧化元件54的漏极，源极连接低电压端。电阻40的二端分别连接箝位N通道金氧半场效晶体管42的源极与栅极，且箝位N通道金氧半场效晶体管42的源极与基底互相连接。箝位N通道金氧半场效晶体管42于栅极与漏极间具有一寄生漏栅电容。寄生漏栅电容与电阻40经由场氧化元件54接收正静电放电电压，以导通箝位N通道金氧半场效晶体管42，使箝位N通道金氧半场效晶体管42与电阻40释放第一静电放电电流。此外，箝位N通道金氧半场效晶体管42于漏极与基底间具有一寄生漏基反向接面二极管44，寄生漏基反向接面二极管44经由场氧化元件54接收负静电放电电压，以释放第二静电放电电流。

同样地，当场氧化元件54与箝位N通道金氧半晶体管42面临正静电放电电压的电位时，箝位N通道金氧半晶体管42能提供上述静电放电路径，以释放第一静电放电电流从高电压焊垫16流至低电压端VSS。

以下介绍第八实施例的运作。第一高电压N通道金氧半场效晶体管14是接收高电压焊垫16的高电压以正常运作的。同时，场氧化元件54的寄生基集反向接面二极管阻挡此高电压，使箝位N通道金氧半场效晶体管42不会被触发。当正静电放电电压出现在高电压焊垫16时，场氧化元件54的寄生基集空乏电容与寄生基射电阻58接收正静电放电电压，以导通PNP双载子接面晶体管56，且电阻40经由场氧化元件54接收正静电放电电压，以导通箝位N通道金氧半场效晶体管42。接着，第一静电放电电流从高电压焊垫16依序经过寄生PNP双载子接面晶体管56、电阻40与箝位高电压N通道金氧半场效晶体管42，流至低电压端。当负静电放电电压出现于高电压焊垫16时，第二静电放电电流从低电压端依序经由寄生漏基反向接面二极管44与场氧化元件54的寄生基集反向接面二极管，流至高电压焊垫16。或是第二静电放电电流从低电压端VSS经由第一高电压N通道金氧半场效晶体管14的寄生漏基反向接面二极管，流往高电压焊垫16。

以下介绍第九实施例，请参阅图12。第九实施例与第一实施例差别在于高电压静电放电保护单元18的内部元件。在此实施例中，高电压静电放电保护单元18为一硅控整流器60，例如典型硅控整流器、修改横向式硅控整流器或低电压触发式硅控整流器。硅控整流器60的阴极连接电阻32、低电压P通道金氧半场效晶体管36的源极与作为第一静电放电箝位元件30的N通道金氧半场效晶体管的漏极，硅控整流器60的阳极则连接第一高电压N通道金氧半场效晶体管14与高电压焊垫16。

当硅控整流器60与第一静电放电箝位元件30面临正静电放电电压的电位时，硅控整流器60能提供上述静电放路径，以释放第一静电放电电流从高电压焊垫16流至低电压端VSS。

以下介绍第九实施例的运作。第一高电压N通道金氧半场效晶体管14是接收高电压焊垫16的高电压以正常运作的。同时，硅控整流器60阻挡此高电压，使第一触发电路28与第一静电放电箝位元件30不会被触发。当正静电放电电压出现在高电压焊垫16时，电容34利用正静电放电电压，以于第一电极建立低电压信号。接着，低电压P通道金氧半场效晶体管36与第一低电压N通道金氧半场效晶体管38接收低电压信号以输出触发信号。第一静电放电箝位元件30接收触发信号以导通的，使第一静电放电电流从高电压焊垫16依序经由硅控整流器60与第一静电放电箝位元件30，流至低电压端。当负静电放电电压出现于 高电压焊垫16时，第二静电放电电流从低电压端经由第一高电压N通道金氧半场效晶体管14的寄生漏基反向接面二极管，流至高电压焊垫16。

以下介绍第十实施例，请参阅图13。第十实施例与第九实施例差别在于第一电压箝位单元20的内部元件。第一电压箝位单元20包含一电阻40与一箝位N通道金氧半场效晶体管42，例如第三低电压N通道金氧半场效晶体管或第四高电压N通道金氧半场效晶体管。箝位N通道金氧半场效晶体管42的漏极连接硅控整流器60的阴极，源极连接低电压端。电阻40的二端分别连接箝位N通道金氧半场效晶体管42的源极与栅极，且箝位N通道金氧半场效晶体管42的源极与基底互相连接。箝位N通道金氧半场效晶体管42于栅极与漏极间具有一寄生漏栅电容。寄生漏栅电容与电阻40经由硅控整流器60接收正静电放电电压，以导通箝位N通道金氧半场效晶体管42，使箝位N通道金氧半场效晶体管42与电阻40释放第一静电放电电流。

同样地，当硅控整流器60与箝位N通道金氧半晶体管42面临正静电放电电压的电位时，箝位N通道金氧半晶体管42能提供上述静电放电路径，以释放第一静电放电电流从高电压焊垫16流至低电压端VSS。

以下介绍第十实施例的运作。第一高电压N通道金氧半场效晶体管14是接收高电压焊垫16的高电压以正常运作的。同时，硅控整流器60阻挡此高电压，使箝位N通道金氧半场效晶体管42不会被触发。当正静电放电电压出现在高电压焊垫16时，电阻40经由硅控整流器60接收正静电放电电压，以导通箝位N通道金氧半场效晶体管42。接着，第一静电放电电流从高电压焊垫16依序经过硅控整流器60、电阻40与箝位高电压N通道金氧半场效晶体管42，流至低电压端。当负静电放电电压出现于高电压焊垫16时，第二静电放电电流从低电压端VSS经由第一高电压N通道金氧半场效晶体管14的寄生漏基反向接面二极管，流往高电压焊垫16。

以下介绍第十一实施例，请参阅图14。第十一实施例与第一实施例差别在于高电压静电放电保护单元18的内部元件。在此实施例中，高电压静电放电保护单元18为包含一第二触发电路62与一第二静电放电箝位元件64的一第二电压箝位单元，其中第二触发电路62与第二静电放电箝位元件64连接第一高电压N通道金氧半场效晶体管14、高电压焊垫16、电阻32、低电压P通道金氧半场效晶体管36的源极与作为第一静电放电箝位元件30的N通道金氧半场效晶体管的漏极。且，第二触发电路62与第二静电放电箝位元件64彼此连接。第二静电放电箝位元件64能阻挡高电压焊垫16的高电压，或接收负静电放电电压以释放第二静电放电电流。此外，第二触发电路62能接收正静电放电电压，以导通第二静电放电箝位元件64，进而释放第一静电放电电流。

当第二静电放电箝位元件64与第一静电放电箝位元件30面临正静电放电电压的电位时，第二静电放电箝位元件64能提供上述静电放路径，以释放第一静电放电电流从高电压焊垫16流至低电压端VSS。

以下介绍第十一实施例的运作。第一高电压N通道金氧半场效晶体管14是接收高电压焊垫16的高电压以正常运作的。同时，第二静电放电箝位元件64阻挡此高电压，使第一触发电路28与第一静电放电箝位元件30不会被触发。当正静电放电电压出现在高电压焊垫16时，第二触发电路62接收正静电放电电压，以导通第二静电放电箝位元件64，且电容34利用正静电放电电压，以于第一电极建立低电压信号。接着，低电压P通道金氧半场效晶体管36与第一低电压N通道金氧半场效晶体管38接收低电压信号以输出触发信号。第一静电放电箝位元件30接收触发信号以导通的，使第一静电放电电流从高电压焊垫16依序经由第二静电放电箝位元件64与第一静电放电箝位元件30，流至低电压端。当负静电放电电压出现于高电压焊垫16时，第二静电放电电流从低电压端依序经由第一静电放电箝位元件30与第二静电放电箝位元件64，流至高电压焊垫16。或是第二静电放电电流从低电压端VSS经由第一高电压N通道金氧半场效晶体管14的寄生漏基反向接面二极管，流往高电压焊垫16。

以下介绍第十二实施例，请参阅图15。第十二实施例与第十一实施例差别在于第一电压箝位单元20的内部元件。第一电压箝位单元20包含一电阻40与一箝位N通道金氧半场效晶体管42，例如第三低电压N通道金氧半场效晶体管或第四高电压N通道金氧半场效晶体管。箝位N通道金氧半场效晶体管42的漏极连接第二触发电路62与第二静电放电箝位元件64，源极连接低电压端。电阻40的二端分别连接箝位N通道金氧半场效晶体管42的源极与栅极，且箝位N通道金氧半场效晶体管42的源极与基底互相连接。箝位N通道金氧半场效晶体管42于栅极与漏极间具有一寄生漏栅电容。寄生漏栅电容与电阻40经由第二静电放电箝位元件64接收正静电放电电压，以导通箝位N通道金氧半场效晶体管42，使箝位N通道金氧半场效晶体管42与电阻40释放第一静电放电电流。此外，箝位N通道金氧半场效晶体管42于漏极与基底间具有一寄生漏基反向接面二极管44，寄生漏基反向接面二极管44经由第二静电放电箝位元件64接收负静电 放电电压，以释放第二静电放电电流。

同样地，当第二静电放电箝位元件64与箝位N通道金氧半晶体管42面临正静电放电电压的电位时，箝位N通道金氧半晶体管42能提供上述静电放电路径，以释放第一静电放电电流从高电压焊垫16流至低电压端VSS。

以下介绍第十二实施例的运作。第一高电压N通道金氧半场效晶体管14是接收高电压焊垫16的高电压以正常运作的。同时，第二静电放电箝位元件64阻挡此高电压，使箝位N通道金氧半场效晶体管42不会被触发。当正静电放电电压出现在高电压焊垫16时，第二触发电路62与电阻40接收正静电放电电压，以导通第二静电放电箝位元件64与箝位N通道金氧半场效晶体管42。接着，第一静电放电电流从高电压焊垫16依序经过第二静电放电箝位元件64、电阻40与箝位高电压N通道金氧半场效晶体管42，流至低电压端。当负静电放电电压出现于高电压焊垫16时，第二静电放电电流从低电压端依序经由寄生漏基反向接面二极管44与第二静电放电箝位元件64，流至高电压焊垫16。或是第二静电放电电流从低电压端VSS经由第一高电压N通道金氧半场效晶体管14的寄生漏基反向接面二极管，流往高电压焊垫16。

在上述实施例中，没有使用任何高电压P通道金氧半场效晶体管，也不需要额外的高电压P通道金氧半场效晶体管的光罩层。换言之，本发明具有低制造成本。

综上所述，本发明仅包含高电压N通道金氧半场效晶体管以达到低成本需求。

以上所述者，仅为本发明一较佳实施例而已，并非用来限定本发明实施的范围，故举凡依本发明申请专利范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的申请专利范围内。

Claims (14)

1.一种高电压开漏极静电放电保护装置，其特征在于，包含：

一第一高电压N通道金氧半场效晶体管，其连接一高电压焊垫与一低电压端，并接收该高电压焊垫的高电压以正常运作；

一高电压静电放电保护单元，其连接该高电压焊垫与该第一高电压N通道金氧半场效晶体管，并阻挡该高电压，且接收该高电压焊垫的正静电放电电压或负静电放电电压，以在该高电压焊垫发生静电放电事件时，分别释放一第一静电放电电流或一第二静电放电电流；以及

一第一电压箝位单元，连接该高电压静电放电保护单元与该低电压端，并经由该高电压静电放电保护单元接收该正静电放电电压，以释放该第一静电放电电流。

2.根据权利要求1所述的高电压开漏极静电放电保护装置，其特征在于，该第一电压箝位单元更包含：

一第一触发电路，其连接该高电压静电放电保护单元与该低电压端，并经由该高电压静电放电保护单元接收该正静电放电电压，以产生一触发信号；以及

一第一静电放电箝位元件，连接该高电压静电放电保护单元、该第一触发电路与该低电压端，并接收该触发信号以导通，则该第一静电放电电流从该高电压焊垫依序通过该高电压静电放电保护单元与该第一静电放电箝位元件，流至该低电压端，又该高电压静电放电保护单元接收该负静电放电电压时，该第二静电放电电流从该低电压端依序通过该第一静电放电箝位元件与该高电压静电放电保护单元，流至该高电压焊垫，或是从该低电压端经由该第一高电压N通道金氧半场效晶体管的寄生漏基反向接面二极管，流至该高电压焊垫，以释放该第二静电放电电流。

3.根据权利要求1所述的高电压开漏极静电放电保护装置，其特征在于，该高电压静电放电保护单元更包含：

一电阻；以及

一第二高电压N通道金氧半场效晶体管，其漏极连接该第一高电压N通道金氧半场效晶体管与该高电压焊垫，源极连接该第一电压箝位单元，该电阻的二端分别连接该源极与该第二高电压N通道金氧半场效晶体管的栅极，该源极连接该第二高电压N通道金氧半场效晶体管的基底，该第二高电压N通道金氧半场效晶体管在该漏极与该栅极间有一寄生漏栅电容，在该漏极与该基底间有一寄生漏基反向接面二极管，该寄生漏基反向接面二极管阻挡该高电压，该寄生漏栅电容与该电阻接收该正静电放电电压，以导通该第二高电压N通道金氧半场效晶体管，则该第二高电压N通道金氧半场效晶体管释放该第一静电放电电流，又该寄生漏基反向接面二极管接收该负静电放电电压，以释放该第二静电放电电流，或是从该低电压端经由该第一高电压N通道金氧半场效晶体管的寄生漏基反向接面二极管，流至该高电压焊垫，以释放该第二静电放电电流。

4.根据权利要求1所述的高电压开漏极静电放电保护装置，其特征在于，该高电压静电放电保护单元为二极管时，该二极管的阳极连接该第一电压箝位单元，阴极连接该第一高电压N通道金氧半场效晶体管与该高电压焊垫。

5.根据权利要求1所述的高电压开漏极静电放电保护装置，其特征在于，该高电压静电放电保护单元为具有一寄生NPN双载子接面晶体管的场氧化元件，该寄生NPN双载子接面晶体管具有一寄生集基空乏电容、一寄生集基反向接面二极管与一寄生基射电阻，该场氧化元件的栅极与源极互相连接，漏极则连接该第一高电压N通道金氧半场效晶体管与该高电压焊垫，该源极连接该第一电压箝位单元，该寄生集基反向接面二极管阻挡该高电压，该寄生集基空乏电容与该寄生基射电阻接收该正静电放电电压，则该寄生NPN双载子接面晶体管会导通，以释放该第一静电放电电流，又该寄生集基反向接面二极管接收该负静电放电电压，以释放该第二静电放电电流，或是从该低电压端经由该第一高电压N通道金氧半场效晶体管的寄生漏基反向接面二极管，流至该高电压焊垫，以释放该第二静电放电电流。

6.根据权利要求1所述的高电压开漏极静电放电保护装置，其特征在于，该高电压静电放电保护单元为具有一寄生PNP双载子接面晶体管的场氧化元件，该寄生PNP双载子接面晶体管具有一寄生基集空乏电容、一寄生基集反向接面二极管与一寄生基射电阻，该场氧化元件的栅极与源极互相连接，漏极则连接该第一电压箝位单元，该源极连接该第一高电压N通道金氧半场效晶体管与该高电压焊垫，该寄生基集反向接面二极管阻挡该高电压，该寄生基集空乏电容与该寄生基射电阻接收该正静电放电电压，则该寄生PNP双载子接面晶体管会导通，以释放该第一静电放电电流，又该寄生基集反向接面二极管接收该负静电放电电压，以释放该第二静电放电电流，或是从该低电压端经由该第一高电压N通道金氧半场效晶体管的寄生漏基反向接面二极管，流至该高电压焊垫，以释放该第二静电放电电流。

7.根据权利要求1所述的高电压开漏极静电放电保护装置，其特征在于，该高电压静电放电保护单元为硅控整流器，其阴极连接该第一电压箝位单元，阳极连接该第一高电压N通道金氧半场效晶体管与该高电压焊垫。

8.根据权利要求7所述的高电压开漏极静电放电保护装置，其特征在于，该硅控整流器为典型硅控整流器、修改横向式硅控整流器或低电压触发式硅控整流器。

9.根据权利要求1所述的高电压开漏极静电放电保护装置，其特征在于，该高电压静电放电保护单元为第二电压箝位单元，其包含一第二触发电路与一第二静电放电箝位元件。

10.根据权利要求2所述的高电压开漏极静电放电保护装置，其特征在于，该第一触发电路更包含：

一电阻，其具有一第一端与一第二端，该第一端连接该高电压静电放电保护单元与该第一静电放电箝位元件；

一电容，其具有一第一电极与一第二电极，其分别连接该第二端与该低电压端，该电容与该电阻通过该高电压静电放电保护单元接收该正静电放电电压，以在该第一电极建立一低电压信号；

一低电压P通道金氧半场效晶体管，其栅极连接该第二端与该第一电极，源极连接该第一端、该高电压静电放电保护单元与该第一静电放电箝位元件；以及

一第一低电压N通道金氧半场效晶体管，其栅极连接该第二端与该第一电极，源极连接该第二电极、该第一静电放电箝位元件与该低电压端，漏极连接该低电压P通道金氧半场效晶体管的漏极，该低电压P通道金氧半场效晶体管与该第一低电压N通道金氧半场效晶体管组成一互补式金氧半导体反向器，其是接收该低电压信号以输出该触发信号。

11.根据权利要求2所述的高电压开漏极静电放电保护装置，其特征在于，该第一静电放电箝位元件为第二低电压N通道金氧半场效晶体管或第三高电压N通道金氧半场效晶体管，该第二低电压N通道金氧半场效晶体管或该第三高电压N通道金氧半场效晶体管的漏极连接该第一触发电路与该高电压静电放电保护单元，该第二低电压N通道金氧半场效晶体管或该第三高电压N通道金氧半场效晶体管的源极连接该第一触发电路与该低电压端，该第二低电压N通道金氧半场效晶体管或该第三高电压N通道金氧半场效晶体管的栅极连接该第一触发电路，以接收该触发信号进而释放该第一静电放电电流。

12.根据权利要求1所述的高电压开漏极静电放电保护装置，其特征在于，该第一电压箝位单元更包含：

一电阻；以及

一箝位N通道金氧半场效晶体管，其漏极连接该高电压静电放电保护单元，源极连接该低电压端，该电阻的二端分别连接该源极与该箝位N通道金氧半场效晶体管的栅极，该源极连接该箝位N通道金氧半场效晶体管的基底，该箝位N通道金氧半场效晶体管在该漏极与该栅极间有一寄生漏栅电容，该寄生漏栅电容与该电阻经由该高电压静电放电保护单元接收该正静电放电电压，以导通该箝位N通道金氧半场效晶体管，则该箝位N通道金氧半场效晶体管释放该第一静电放电电流，又该箝位N通道金氧半场效晶体管在该漏极与该基底间有一寄生漏基反向接面二极管，其是经由该高电压静电放电保护单元接收该负静电放电电压，以释放该第二静电放电电流，或是从该低电压端经由该第一高电压N通道金氧半场效晶体管的寄生漏基反向接面二极管，流至该高电压焊垫，以释放该第二静电放电电流。

13.根据权利要求12所述的高电压开漏极静电放电保护装置，其特征在于，该箝位N通道金氧半场效晶体管为第三低电压N通道金氧半场效晶体管或第四高电压N通道金氧半场效晶体管。

14.根据权利要求1所述的高电压开漏极静电放电保护装置，其特征在于，该低电压端为接地电压。