TWI580000B - 靜電放電防護電路 - Google Patents

Description

靜電放電防護電路

本發明係關於一種靜電放電防護電路，尤指一種用於保護電性連接至至少二電源線組之積體電路之靜電放電防護電路。

隨著科技進步，積體電路製程技術也隨之不斷精進，因此各種電子電路可集積/成形於單一晶片上。目前積體電路晶片可區分為核心電路與輸入/輸出電路，並且核心電路與輸入/輸出電路分別使用不同大小之電壓源來驅動。為了要使核心電路與輸入/輸出電路能接收外界的電壓源，積體電路晶片上會設有導電的核心電源接墊以及輸入/輸出電源接墊。

然而，當晶片在封裝、測試、運輸、加工、等過程中，這些接墊也很容易因為與外界的靜電電源接觸，而將靜電的不當電力傳導至晶片內部，並進而導致晶片內部電路的損毀，這種現象即為所謂的靜電放電(electrostatic discharge，ESD)。因此，用來保護積體電路晶片免受靜電放電損害之靜電放電防護電路(ESD protection circuit)，也因此隨著積體電路製程之進步而變得更加重要。

請參考第1圖，第1圖為習知用於保護使用兩組電源線組之積體電路之靜電放電防護電路的電路示意圖。如第1圖所示，各組電源線組10分別具有一高壓電源線10a與一低壓電源線10b，並且靜電放電事件可能發生在各高壓電源線10a與各低壓電源線10b，且流向其他高壓電源線10a與低壓電源線10b。為了保護使用此兩組電源線組10之積體電路，習知靜電放電防護電路12係電性連接至此兩組電源線組10，且包括四電源箝制電路14，分別電性連接於各高壓電源線10a與各低壓電源線10b之間。並且，各電源箝制電路14分別包含有一電容16、一電阻18、一第一N型金氧半導體(NMOS)電晶體20、一第二N型金氧半導體電晶體22以及一二極體24。各電容16分別電性連接於相對應之高壓電源線10a與各第一N型金氧半導體電晶體20之閘極之間，且各電阻18分別電性連接於相對應之低壓電源線10b與各第一N型金氧半導體電晶體20之閘極之間。藉此，於各電源箝制電路14中，當靜電放電發生在高壓電源線10a時，由電容16與電阻18所構成之阻容電路可提供一高壓電位至第一N型金氧半導體電晶體20之閘極，以開啟第一N型金氧半導體電晶體20。此外，各第一N型金氧半導體電晶體20之汲極與源極分別電性連接至相對應之高壓電源線10a與各第二N型金氧半導體電晶體22之基極，因此當第一N型金氧半導體電晶體20被開啟時，發生在高壓電源線10a之靜電可通過第一N型金氧半導體電晶體20，而觸發第二N型金氧半導體電晶體22，使第二N型金氧半導體電晶體22被開啟。各第二N型金氧半導體電晶體22之汲極與源極分別電性連接至相對應之高壓電源線10a與低壓電源線10b，且各第二N型金氧半導體電晶體22之閘極電性連接至相對應之低壓電源線10b。當第二N型金氧半導體電晶體22被開啟時，發生在高壓電源線10a之靜電可通過第二N型金氧半導體電晶體22，而導引至低壓電源線10b，藉此可將高壓電源線10a之靜電導引至低壓電源線10b。另外，各二極體24之陽極與陰極分別電性連接至相對應之低壓電源線10b與高壓電源線10a，使低壓電源線10b之靜電可被導引至高壓電源線10a。

由此可知，各高壓電源線10a與各低壓電源線10b之間需電性連接一電源箝制電路14來導引發生在各高壓電源線10a之靜電，並且各電源箝制電路14需設置一電容16與一電阻18，作為偵測電路來偵測發生在各高壓電源線10a之靜電，以提供高電位至第一N型金氧半導體電晶體20之閘極。因此，以兩組電源線組10為例，需四個電源箝制電路14來加以保護。而當電源線組10之組數增加至三組時，電源箝制電路14之數量則需增加至九個，因此亦須增加九個電容16與九個電阻18來作為偵測電路。然而，於習知積體電路晶片中，電容16與電阻18佔積體電路晶片一定比例之面積，因此當積體電路晶片所需之電源線組10之數量越多時，靜電放電防護電路12之電容16與電阻18的數量亦須越多，進而限制積體電路晶片之大小。

有鑑於此，減少靜電放電防護電路之電容與電阻之數量實為業界之一重要議題。

本發明之主要目的之一在於提供一種靜電放電防護電路，以減少電容與電阻的數量。

為達上述之目的，本發明提供一種靜電放電防護電路，電性連接至至少二電源線組。電源線組包括一第一高壓電源線、一第一低壓電源線、一第二高壓電源線以及一第二低壓電源線。靜電放電防護電路包含有一靜電放電偵測電路以及複數個電源箝制電路。靜電放電偵測電路電性連接至第一高壓電源線、第二高壓電源線以及第一低壓電源線與第二低壓電源線之至少一者，用於偵測第一高壓電源線之靜電與第二高壓電源線之靜電，且靜電放電偵測電路包含有一第一觸發單元與一第二觸發單元，分別電性連接至第一高壓電源線與第二高壓電源線。電源箝制電路電性連接至電源線組，且分別具有一觸發點，其中觸發點電性連接至第一觸發單元與第二觸發單元。

本發明之靜電放電防護電路藉由將單一個靜電放電偵測電路設置於各電源箝制電路之外可避免因電源箝制電路之數量增加而限制積體電路之大小。

請參考第2圖，第2圖為本發明第一較佳實施例之靜電放電防護電路之電路示意圖。如第2圖所示，靜電放電防護電路100係電性連接至至少二電源線組102、104，以用於保護發生在電源線組102之各種靜電放電模式。電源線組102、104包括一第一電源線組102與一第二電源線組104，其中第一電源線組102具有一第一高壓電源線102a與一第一低壓電源線102b，且第二電源線組104具有一第二高壓電源線104a以及一第二低壓電源線104b。於本實施例中，第一高壓電源線102a提供一第一電壓，例如：2.5伏特或3.3伏特，且第一低壓電源線102b則為一接地端，使第一電源線組102可用於驅動輸入/輸出(I/O)電路。第二高壓電源線104a提供一第二電壓，例如：1.0伏特，且第二低壓電源線104b為另一接地端，使第一電壓大於第二電壓，藉此第二電源線組104可用於驅動耐壓較輸入/輸出電路低之核心電路。本發明之第一高壓電源線102a與第二高壓電源線104a並不限於提供上述電壓。並且，靜電放電防護電路100包括一靜電放電偵測電路106以及複數個電源箝制電路108，其中各電源箝制電路108分別具有一觸發點(trigger node)110，且各電源箝制電路108分別用於釋放發生在第一高壓電源線102a與第二高壓電源線104a之靜電至第一低壓電源線102b與第二低壓電源線104b。靜電放電偵測電路106電性連接至第一高壓電源線102a、第二高壓電源線104a、第一低壓電源線102b與第二低壓電源線104b之至少一者以及各觸發點110，以用於偵測發生在第一高壓電源線102a之一靜電放電事件與發生在第二高壓電源線104a之另一靜電放電事件。另外，靜電放電防護電路100另包括一連接線112，用於電性連接靜電放電偵測電路106與各電源箝制電路108之觸發點110，使靜電放電偵測電路106所產生之觸發訊號可傳遞至各電源箝制電路108，並開啟各電源箝制電路108。

請參考第3圖，且一併參考第2圖。第3圖為本發明第一較佳實施例之靜電放電偵測電路之示意圖。如第2圖與第3圖所示，靜電放電偵測電路106包括一第一觸發單元114以及一第二觸發單元116。第一觸發單元114與第二觸發單元116直接彼此電性連接。第一觸發單元114電性連接至第一高壓電源線102a與觸發點110，並於靜電放電偵測電路106偵測到發生在第一高壓電源線102a之靜電放電事件時提供一第一觸發訊號至連接線112，使電性連接至連接線112之電源箝制電路108可被第一觸發訊號觸發而開啟，進而提供靜電放電路徑釋放發生在第一高壓電源線102a之靜電。另外，第二觸發單元116電性連接至第二高壓電源線104a與觸發點110，並於靜電放電偵測電路106偵測到發生在第二高壓電源線104a之靜電放電事件時提供一第二觸發訊號至連接線112，使電性連接至連接線112之電源箝制電路108可被第二觸發訊號觸發而開啟，進而提供靜電放電路徑釋放第二高壓電源線104a之靜電。於本實施例中，第一觸發單元114與第二觸發單元116可分別為一第一N型金氧半導體(NMOS)電晶體118。其中，各第一N型金屬半導體電晶體118之閘極G彼此電性連接，各第一N型金屬半導體電晶體118之汲極D分別電性連接至第一高壓電源線102a與第二高壓電源線104a，且各第一N型金氧半導體電晶體118之源極S電性連接至連接線112，以電性連接至各觸發點110。並且，靜電放電偵測電路106另包括一第一電容120、一第二電容122以及一第一電阻124，以用於偵測發生在第一高壓電源線102a之靜電放電事件與發生在第二高壓電源線104a之靜電放電事件。第一電容120電性連接於第一高壓 電源線102a與第一N型金氧半導體電晶體118之閘極G之間，且第二電容122電性連接於第二高壓電源線104a與第一N型金氧半導體電晶體118之閘極G之間，而第一電阻124電性連接於各第一N型金氧半導體電晶體118之閘極G與第二低壓電源線104b之間。於本發明之其他實施例中，第一電阻124亦可電性連接於第一N型金氧半導體電晶體118之閘極G與第一低壓電源線102b之間。或者，靜電放電偵測電路106除了第一電阻124電性連接於第一N型金氧半導體電晶體118之閘極G與第二低壓電源線104b之間外亦可另包括一電阻，電性連接於第一N型金氧半導體電晶體118之閘極G與第一低壓電源線102b之間。

由此可知，第一電容120與第一電阻124構成一阻容電路(RC circuit)，電性連接於第一高壓電源線102a與第二低壓電源線104b之間，因此當靜電放電事件發生在第一高壓電源線102a時，靜電會透過第一電容120提升各第一N型金氧半導體電晶體118之閘極G的電位，進而開啟第一N型金氧半導體電晶體118。藉此，靜電可從第一高壓電源線102a導引至連接線112，以進一步觸發各電源箝制電路118。同樣地，第二電容122亦與第一電阻124構成另一阻容電路，電性連接於第二高壓電源線104a與第二低壓電源線104b之間，因此當靜電放電事件發生在第二高壓電源線104a時，各第一N型金氧半導體電晶體118會被開啟。藉此，靜電可從第二高壓電源線104a導引至連接線112，以進一步觸發各電源箝制電路108。另外，本實施例之靜電放電偵測電路106另包括一第一二極體125， 且第一二極體125之陽極與陰極分別電性連接至第二高壓電源線104a與第一高壓電源線102a，以用於提升第二高壓電源線104a之靜電放電能力，並有效地保護承受電壓能力較低之核心電路免於靜電破壞。

於本發明之其他實施例中，靜電放電防護電路100另可包括二二極體，其中一者之陽極與陰極分別電性連接至第一高壓電源線102a與第二高壓電源線104a，且其中另一者之陽極與陰極分別電性連接至第二高壓電源線104a與第一高壓電源線102a，使第一高壓電源線102a或第二高壓電源線104a之靜電可導引至第二高壓電源線104a或第一高壓電源線102a。另外，靜電放電防護電路100亦另可包括二二極體，其中一者之陽極與陰極分別電性連接至第一低壓電源線102b與第二低壓電源線104b，且其中另一者之陽極與陰極分別電性連接至第二低壓電源線104b與第一低壓電源線102b，以第一低壓電源線102b或第二低壓電源線104b之靜電可導引至第二低壓電源線104b或第一低壓電源線102b。

請參考第4圖，且一併參考第2圖，第4圖為本發明第一較佳實施例之電源箝制電路之示意圖。如第2圖與第4圖所示，本實施例之電源箝制電路108包括一第一電源箝制電路108a、一第二電源箝制電路108b、一第三電源箝制電路108c以及一第四電源箝制電路108d。第一電源箝制電路108a電性連接於第一高壓電源線102a與第一低壓電源線102b之間，用於提供二靜電放電路徑，分別從第一 高壓電源線102a至第一低壓電源線102b與從第一低壓電源線102b至第一高壓電源線102a。第二電源箝制電路108b電性連接於第一高壓電源線102a與第二低壓電源線104b之間，用於提供二靜電放電路徑，分別從第一高壓電源線102a至第二低壓電源線104b與從第二低壓電源線104b至第一高壓電源線102a。第三電源箝制電路108c電性連接於第二高壓電源線104a與第一低壓電源線102b之間，用於提供二靜電放電路徑，分別從第二高壓電源線104a至第一低壓電源線102b與從第一低壓電源線102b至第二高壓電源線104a。第四電源箝制電路108d電性連接於第二高壓電源線104a與第二低壓電源線104b之間，用於提供二靜電放電路徑，分別從第二高壓電源線104a至第二低壓電源線104b與從第二低壓電源線104b至第二高壓電源線104a。藉此，第一電源箝制電路108a、一第二電源箝制電路108b、一第三電源箝制電路108c以及一第四電源箝制電路108d可保護電性連接於第一高壓電源線102a、第一低壓電源線102b、第二高壓電源線104a以及第二低壓電源線104b的積體電路。

第一電源箝制電路108a包含有一第三金氧半導體電晶體126以及一第二二極體128，且第二電源箝制電路108b包含有一第四金氧半導體電晶體130以及一第三二極體132。第三電源箝制電路108c包含有一第五金氧半導體電晶體134以及一第四二極體136，且第四電源箝制電路108d包含有一第六金氧半導體電晶體138以及一第五二極體140。於本實施例中，第三金氧半導體電晶體126、第四金 氧半導體電晶體130、第五金氧半導體電晶體134與第六金氧半導體電晶體138係為N型金氧半導體電晶體。並且，第三N型金氧半導體電晶體126之源極S與閘極G電性連接至第一低壓電源線102b，且第三N型金氧半導體電晶體126之汲極D電性連接至第一高壓電源線102a。第四N型金氧半導體電晶體130之源極S與閘極G電性連接至第二低壓電源線104b，且第四N型金氧半導體電晶體130之汲極D電性連接至第一高壓電源線102a。第五N型金氧半導體電晶體134之源極S與閘極G電性連接至第一低壓電源線102b，且第五N型金氧半導體電晶體134之汲極D電性連接至第二高壓電源線104a。第六N型金氧半導體電晶體138之源極S與閘極G電性連接至第二低壓電源線104b，且第六N型金氧半導體電晶體138之汲極D電性連接至第二高壓電源線104a。藉此，第一高壓電源線102a之靜電可經由開啟第三N型金氧半導體電晶體126與第四N型金氧半導體電晶體130釋放至第一低壓電源線102b與第二低壓電源線104b，且第二高壓電源線104a之靜電可經由開啟第五N型金氧半導體電晶體134與第六N型金氧半導體電晶體138釋放至第一低壓電源線102b與第二低壓電源線104b。本發明之第三金氧半導體電晶體126、第四金氧半導體電晶體130、第五金氧半導體電晶體134與第六金氧半導體電晶體138並不限為N型金氧半導體電晶體，亦可為P型金氧半導體(PMOS)電晶體，且其電性連接方式係為將各P型金氧半導體電晶體之源極與閘極電性連接至相對應之高壓電源線，而其汲極則電性連接至相對應之低壓電源線。

於本實施例中，第一電源箝制電路108a之觸發點110係為第三N型金氧半導體電晶體126之基極B，第二電源箝制電路108b之觸發點110為第四N型金氧半導體電晶體130之基極B，第三電源箝制電路108c之觸發點110為第五N型金氧半導體電晶體134之基極B，且第四電源箝制電路108d之觸發點110為第六金氧半導體電晶體138之基極B。亦即，第三N型金氧半導體電晶體126、第四N型金氧半導體電晶體130、第五N型金氧半導體電晶體134以及第六N型金氧半導體電晶體138係為基體觸發之電晶體，但不以此為限。並且，第三N型金氧半導體電晶體126與第四N型金氧半導體電晶體130係設計為用於承受第一高壓電源線102a所提供之第一電壓，亦即為了避免電性連接至相同電壓之核心電路受到靜電破壞，第三N型金氧半導體電晶體126與第四N型金氧半導體電晶體130之閘極氧化層之厚度係為相同，且需配合第一高壓電源線102a所提供之第一電壓來做設計。同樣地，第五N型金氧半導體電晶體134與第六N型金氧半導體電晶體138係設計為用於承受第二高壓電源線104a所提供之第二電壓。亦即，為了避免電性連接至相同電壓之輸入/輸出電路受到靜電破壞，第五N型金氧半導體電晶體134與第六N型金氧半導體電晶體138之閘極氧化層之厚度需配合第二高壓電源線104a所提供之第二電壓來做設計。

另外，第二二極體128之陽極與陰極分別電性連接至第一低壓電源線102b與第一高壓電源線102a，第三二極體132之陽極與陰極分別電性連接至第二低壓電源線104b與第一高壓電源線102a，第 四二極體136之陽極與陰極分別電性連接至第一低壓電源線102b與第二高壓電源線104a，且第五二極體140之陽極與陰極分別電性連接至第二低壓電源線104b與第二高壓電源線104a。藉此，第一低壓電源線102b之靜電可分別經由第二二極體128與第四二極體136釋放至第一高壓電源線102a與第二高壓電源線104a，且第二低壓電源線104b之靜電可分別經由第三二極體132與第五二極體140釋放至第一高壓電源線102a與第二高壓電源線104a。

由上述可知，本實施例之靜電放電防護電路100電性連接於至少二電源線組102、104，且將單一的靜電放電偵測電路106設置於各電源箝制電路108之外，藉此可避免因電源箝制電路108之數量增加而限制積體電路之大小。並且，本實施例之單一靜電放電偵測電路106係針對各電源線組102、104分別設置第一觸發單元114與第二觸發單元116來產生觸發訊號，並藉由連接線112將觸發訊號傳遞至各電源箝制電路108，因此可開啟各電源箝制電路108，以進行靜電放電，並同時保護電性連接至不同電壓之核心電路與輸入/輸出電路。

本發明之靜電放電偵測電路與電源箝制電路並不以上述實施例為限。下文將繼續揭示本發明之其它實施例或變化形，然為了簡化說明並突顯各實施例或變化形之間的差異，下文中使用相同標號標注相同元件，並不再對重覆部分作贅述。

請參考第5圖，第5圖為本發明第二較佳實施例之靜電放電偵測電路之示意圖。如第5圖所示，相較於第一較佳實施例，本實施例之第一觸發單元114與第二觸發單元116係分別為一反相器150，且各反相器150具有一輸入端150a以及一輸出端150b。並且，各反相器150之輸入端150a彼此電性連接，且各反相器150之輸出端150b電性連接至連接線112。此外，本實施例之靜電放電偵測電路152包括一第三電容154、一第二電阻156以及一第三電阻158，其中第三電容154電性連接於輸入端150a與第二低壓電源線104b之間，第二電阻156電性連接於第一高壓電源線102a與輸入端150a之間，且第三電阻158電性連接於第二高壓電源線104a與輸入端150a之間。

為了清楚說明本實施例之反相器，請參考第6圖，且一併參考第5圖。第6圖為本發明第二較佳實施例之靜電放電偵測電路之一實施態樣。如第5圖與第6圖所示，本實施態樣之各反相器150分別包括一P型金氧半導體電晶體160以及一第二N型金氧半導體電晶體162。其中，各P型金氧半導體電晶體160之閘極G分別與各第二N型金氧半導體電晶體162之閘極G電性連接，且各P型金氧半導體電晶體160之閘極G彼此電性連接，並作為各輸入端150a。藉此，第三電容154電性連接於各P型金氧半導體電晶體160之閘極G與第二低壓電源線104b之間，第二電阻156電性連接於第一高壓電源線102a與P型金氧半導體電晶體160之閘極G之間，且第三電阻158電性連接於第二高壓電源線104a與P型金氧半導體電晶體 160之閘極G之間。各P型金氧半導體電晶體160之汲極D分別電性連接至各第二N型金氧半導體電晶體162之汲極D，並分別作為各輸出端150b，且各P型金氧半導體電晶體160之汲極D分別電性連接至連接線112。此外，各P型金氧半導體電晶體160之源極S分別電性連接至第一高壓電源線102a與第二高壓電源線104a，且各第二N型金氧半導體電晶體162之源極S分別電性連接至第二低壓電源線104b。於本發明之其他實施例中，第三電容154亦可電性連接於P型金氧半導體電晶體160之閘極G與第一低壓電源線102b之間，且各第二N型金氧半導體電晶體162之源極S則電性連接至第一低壓電源線102b。

於本實施例中，當靜電放電事件發生在第一高壓電源線102a時，各P型金氧半導體電晶體160之閘極G的電位係處於低電位，因此開啟各P型金氧半導體電晶體160。藉此，電性連接至第一高壓電源線102a之P型金屬半導體電晶體160可將靜電導引至連接線112，以進一步觸發各電源箝制電路108。同樣地，當靜電放電事件發生在第二高壓電源線104a時，各P型金氧半導體電晶體160之閘極G處於低電位而被開啟，以將第二高壓電源線104a之靜電導引至連接線112，因此觸發各電源箝制電路108。

請參考第7圖，第7圖為本發明第二較佳實施例之電源箝制電路之示意圖。如第7圖所示，相較於第一較佳實施例，本實施例之第一電源箝制電路108a之觸發點110係為第三N型金氧半導體電晶 體126之閘極G，且第二電源箝制電路108b之觸發點110為第四N型金氧半導體電晶體130之閘極G。並且，本實施例之第三電源箝制電路108c之觸發點110為第五N型金氧半導體電晶體134之閘極G，且第四電源箝制電路108d之觸發點110為第六N型金氧半導體電晶體138之閘極G。

此外，本發明之靜電放電防護電路並不限於上述實施例，於本發明之其他實施例中，靜電放電防護電路亦可由第一較佳實施例之靜電放電偵測電路與第二較佳實施例之電源箝制電路所構成，或者靜電放電防護電路可由第二較佳實施例之靜電放電偵測電路與第一較佳實施例之電源箝制電路所構成。

另外，本發明並不限於僅適用於兩組電源線組，亦可適用於複數組電源線組。請參考第8圖，第8圖為本發明第三較佳實施例之靜電放電防護電路之示意圖。如第8圖所示，相較於第一較佳實施例，本實施例之電源線組另包括一第三電源線組170，且第三電源線組170具有一第三高壓電源線170a與一第三低壓電源線170b。於本實施例之靜電放電防護電路172中，靜電放電偵測電路174另包括一第三觸發單元176以及一第四電容178，且第三觸發單元176為一第七金氧半導體電晶體180，其中第七金氧半導體電晶體180可為N型金氧半導體電晶體，但不限於此。第七N型金氧半導體電晶體180之閘極G電性連接至各第一N型金氧半導體電晶體118之閘極G，且第七N型金氧半導體電晶體180之汲極D與源極S分別電性 連接至第三高壓電源線170a與連接線112。並且，第四電容178電性連接於第七N型金氧半導體電晶體180之閘極G與第三高壓電源線170a之間。此外，本實施例之電源箝制電路108另包括一第五電源箝制電路108e、一第六電源箝制電路108f、一第七電源箝制電路108g、一第八電源箝制電路108h以及一第九電源箝制電路108i，分別電性連接於第一高壓電源線102a與第三低壓電源線170b之間、第二高壓電源線104a與第三低壓電源線170b之間、第三高壓電源線170a與第一低壓電源線102b之間、第三高壓電源線170a與第二低壓電源線104b之間以及第三高壓電源線170a與第三低壓電源線170b之間。由於本實施例之各電源箝制電路亦分別包括一N型金氧半導體電晶體與一二極體，與第一較佳實施例之差異僅在於電連接於不同之高壓電源線與低壓電源線之間，因此在此不再贅述。

於本發明之其他實施例中，第一電阻124亦可電性連接於第一N型金氧半導體電晶體118之閘極G與第一低壓電源線102b之間，或電性連接於第一N型金氧半導體電晶體118之閘極G與第三低壓電源線170b之間。或者，靜電放電偵測電路106除了第一電阻124電性連接於第一N型金氧半導體電晶體118之閘極G與第二低壓電源線104b之間外亦可另包括至少一電阻，電性連接於第一N型金氧半導體電晶體118之閘極G與第一低壓電源線102b之間或第一N型金氧半導體電晶體118之閘極G與第三低壓電源線170b之間。或者，靜電放電偵測電路106除了第一電阻124電性連接於第一N型金氧半導體電晶體118之閘極G與第二低壓電源線104b之間外 亦可另包括二電阻，分別電性連接於第一N型金氧半導體電晶體118之閘極G與第一低壓電源線102b之間與第一N型金氧半導體電晶體118之閘極G與第三低壓電源線170b之間。

由此可知，相較於第一較佳實施例，本實施例之電源線組僅多加一組，但靜電放電防護電路需增加五個電源箝制電路來保護電性連接至電源線組之積體電路。

本實施例之靜電放電防護電路將靜電放電偵測電路設置於各電源箝制電路之外，且僅於單一的靜電放電偵測電路中另增加一金氧半導體電晶體與一電容即可用於觸發各電源箝制電路，因此可減少於各電源箝制電路中設置靜電放電偵測電路所需增加之面積。

綜上所述，本發明之靜電放電防護電路藉由將單一個靜電放電偵測電路設置於各電源箝制電路之外可避免因電源箝制電路之數量增加而限制積體電路之大小。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10‧‧‧電源線組

10a‧‧‧高壓電源線

10b‧‧‧低壓電源線

12‧‧‧靜電放電防護電路

14‧‧‧電源箝制電路

16‧‧‧電容

18‧‧‧電阻

20‧‧‧第一N型金氧半導體電晶體

22‧‧‧第二N型金氧半導體電晶體

24‧‧‧二極體

100‧‧‧靜電放電防護電路

102‧‧‧第一電源線組

102a‧‧‧第一高壓電源線

102b‧‧‧第一低壓電源線

104‧‧‧第二電源線組

104a‧‧‧第二高壓電源線

104b‧‧‧第二低壓電源線

106‧‧‧靜電放電偵測電路

108‧‧‧電源箝制電路

108a‧‧‧第一電源箝制電路

108b‧‧‧第二電源箝制電路

108c‧‧‧第三電源箝制電路

108d‧‧‧第四電源箝制電路

108e‧‧‧第五電源箝制電路

108f‧‧‧第六電源箝制電路

108g‧‧‧第七電源箝制電路

108h‧‧‧第八電源箝制電路

108i‧‧‧第九電源箝制電路

110‧‧‧觸發點

112‧‧‧連接線

114‧‧‧第一觸發單元

116‧‧‧第二觸發單元

118‧‧‧第一N型金氧半導體電晶體

120‧‧‧第一電容

122‧‧‧第二電容

124‧‧‧第一電阻

125‧‧‧第一二極體

126‧‧‧第三金氧半導體電晶體

128‧‧‧第二二極體

130‧‧‧第四金氧半導體電晶體

132‧‧‧第三二極體

134‧‧‧第五金氧半導體電晶體

136‧‧‧第四二極體

138‧‧‧第六金氧半導體電晶體

140‧‧‧第五二極體

150‧‧‧反相器

150a‧‧‧輸入端

150b‧‧‧輸出端

152‧‧‧靜電放電偵測電路

154‧‧‧第三電容

156‧‧‧第二電阻

158‧‧‧第三電阻

160‧‧‧P型金氧半導體電晶體

162‧‧‧第二N型金氧半導體電晶體

170‧‧‧第三電源線組

170a‧‧‧第三高壓電源線

170b‧‧‧第三低壓電源線

172‧‧‧靜電放電防護電路

174‧‧‧靜電放電偵測電路

176‧‧‧第三觸發單元

178‧‧‧第四電容

180‧‧‧第七金氧半導體電晶體

B‧‧‧基極

D‧‧‧汲極

G‧‧‧閘極

S‧‧‧源極

第1圖為習知用於保護使用兩組電源之積體電路之靜電放電防護電路的電路示意圖。

第2圖為本發明第一較佳實施例之靜電放電防護電路之方塊示意圖。

第3圖為本發明第一較佳實施例之靜電放電偵測電路之示意圖。

第4圖為本發明第一較佳實施例之電源箝制電路之示意圖。

第5圖為本發明第二較佳實施例之靜電放電偵測電路之示意圖。

第6圖為本發明第二較佳實施例之靜電放電偵測電路之一實施態樣。

第7圖為本發明第二較佳實施例之電源箝制電路之示意圖。

第8圖為本發明第三較佳實施例之靜電放電防護電路之示意圖。

100．．．靜電放電防護電路

102．．．第一電源線組

102a．．．第一高壓電源線

102b．．．第一低壓電源線

104．．．第二電源線組

104a．．．第二高壓電源線

104b．．．第二低壓電源線

106．．．靜電放電偵測電路

108．．．電源箝制電路

110．．．觸發點

112．．．連接線

Claims (19)

1. 一種靜電放電防護電路，電性連接至至少二電源線組，該等電源線組包括一第一高壓電源線、一第一低壓電源線、一第二高壓電源線以及一第二低壓電源線，且該靜電放電防護電路包含有：一靜電放電偵測電路，電性連接至該第一高壓電源線、該第二高壓電源線以及該第一低壓電源線與該第二低壓電源線之至少一者，用於偵測發生在該第一高壓電源線之一靜電放電事件與發生在該第二高壓電源線之另一靜電放電事件，且該靜電放電偵測電路包含有一第一觸發單元與一第二觸發單元，分別電性連接至該第一高壓電源線與該第二高壓電源線，其中該第一觸發單元與該第二觸發單元直接彼此電性連接；以及複數個電源箝制電路電性連接至該等電源線組，且分別具有一觸發點，其中該等觸發點電性連接至該第一觸發單元與該第二觸發單元。
2. 如請求項1所述之靜電放電防護電路，其中該第一觸發單元與該第二觸發單元分別為一第一N型金氧半導體電晶體，該等第一N型金氧半導體電晶體之閘極彼此電性連接，各該第一N型金氧半導體電晶體之汲極分別電性連接至該第一高壓電源線與該第二高壓電源線，且該等第一N型金氧半導體電晶體之源極電性連接至該等觸發點。
3. 如請求項2所述之靜電放電防護電路，其中該靜電放電偵測電路另包括一第一電容、一第二電容以及一第一電阻，該第一電容電性連接於該第一高壓電源線與該等第一N型金氧半導體電晶體之閘極之間，該第二電容電性連接於該第二高壓電源線與該等第一N型金氧半導體電晶體之閘極之間，且該第一電阻電性連接於該第二低壓電源線與該等第一N型金氧半導體電晶體之閘極之間。
4. 如請求項1所述之靜電放電防護電路，其中該靜電放電偵測電路另包括一第一二極體，且該第一二極體之陽極與陰極分別電性連接至該第二高壓電源線與該第一高壓電源線。
5. 如請求項1所述之靜電放電防護電路，其中該第一觸發單元與該第二觸發單元分別為一反相器，且各該反相器具有一輸入端。
6. 如請求項5所述之靜電放電防護電路，其中各該反相器分別包括一P型金氧半導體電晶體以及一第二N型金氧半導體電晶體，該等P型金氧半導體電晶體之閘極與該等第二N型金氧半導體電晶體之閘極電性連接至該等輸入端，且該等P型金氧半導體電晶體之源極分別電性連接至該第一高壓電源線與該第二高壓電源線。
7. 如請求項5所述之靜電放電防護電路，其中該靜電放電偵測電路另包括一第三電容、一第二電阻以及一第三電阻，該第三電容電性連接於該等輸入端與該第二低壓電源線之間，且該第二電阻與 該第三電阻分別電性連接於該第一高壓電源線與該等輸入端之間以及該第二高壓電源線與該等輸入端之間。
8. 如請求項1所述之靜電放電防護電路，其中該等電源箝制電路包括：一第一電源箝制電路，電性連接於該第一高壓電源線與該第一低壓電源線之間；一第二電源箝制電路，電性連接於該第一高壓電源線與該第二低壓電源線之間；一第三電源箝制電路，電性連接於該第二高壓電源線與該第一低壓電源線之間；以及一第四電源箝制電路，電性連接於該第二高壓電源線與該第二低壓電源線之間。
9. 如請求項8所述之靜電放電防護電路，其中該第一電源箝制電路包含有一第三金氧半導體電晶體以及一第二二極體，該第二電源箝制電路包含有一第四金氧半導體電晶體以及一第三二極體，且該第三金氧半導體電晶體與該第四金氧半導體電晶體係用於承受該第一高壓電源線所提供之一第一電壓。
10. 如請求項9所述之靜電放電防護電路，其中該第一電源箝制電路之該觸發點為該第三金氧半導體電晶體之基極，且該第二電源箝制電路之該觸發點為該第四金氧半導體電晶體之基極。
11. 如請求項9所述之靜電放電防護電路，其中該第一電源箝制電路之該觸發點為該第三金氧半導體電晶體之閘極，且該第二電源箝制電路之該觸發點為該第四金氧半導體電晶體之閘極。
12. 如請求項9所述之靜電放電防護電路，其中該第二二極體之陰極與陽極分別電性連接至該第一高壓電源線與該第一低壓電源線，且該第三二極體之陰極與陽極分別電性連接至該第一高壓電源線與該第二低壓電源線。
13. 如請求項8所述之靜電放電防護電路，其中該第三電源箝制電路包含有一第五金氧半導體電晶體以及一第四二極體，該第四電源箝制電路包含有一第六金氧半導體電晶體以及一第五二極體，且該第五金氧半導體電晶體與該第六金氧半導體電晶體係用於承受該第二高壓電源線所提供之一第二電壓。
14. 如請求項13所述之靜電放電防護電路，其中該第三電源箝制電路之該觸發點為該第五金氧半導體電晶體之基極，且該第四電源箝制電路之該觸發點為該第六金氧半導體電晶體之基極。
15. 如請求項13所述之靜電放電防護電路，其中該第三電源箝制電路之該觸發點為該第五金氧半導體電晶體之閘極，且該第四電源箝制電路之該觸發點為該第六金氧半導體電晶體之閘極。
16. 如請求項13所述之靜電放電防護電路，其中該第四二極體之陰極與陽極分別電性連接至該第二高壓電源線與該第一低壓電源線，且該第五二極體之陰極與陽極分別電性連接於該第二高壓電源線與該第二低壓電源線。
17. 如請求項1所述之靜電放電防護電路，另包括一連接線，電性連接該靜電放電偵測電路與該等觸發點。
18. 如請求項1所述之靜電放電防護電路，其中該至少二電源線組另包括一第三高壓電源線以及一第三低壓電源線，且該靜電放電偵測電路另包括一第三觸發單元，電性連接至該第三高壓電源線與該等觸發點。
19. 一種靜電放電防護電路，包含有：一靜電放電偵測電路，包含有二觸發單元，用於控制二電源線組，該等觸發單元直接彼此電性連接；以及複數個電源箝制電路，電性連接至該靜電放電偵測電路，各該電源箝制電路分別具有一觸發點，且該等觸發點電性連接至該等觸發單元。