CN102034808A - 一种esd保护装置 - Google Patents

Abstract

本发明公开了一种ESD保护装置，包括：晶闸管，所述晶闸管包括寄生PNP管和寄生NPN管，寄生PNP管的发射极连接到阳极接线柱，其基极通过N阱寄生电阻连接到阳极接线柱，寄生NPN管的发射极连接到阴极接线柱，其基极通过P阱寄生电阻连接到阴极接线柱，晶闸管还包括位于所述P阱的P⁺阱接触，P⁺阱接触连接寄生NPN管的基极；耗尽型MOS管，所述MOS管的栅极加偏压，MOS管的漏极通过与漏极相连的阱电阻连接到阳极接线柱，MOS管的源极连接所述P⁺阱接触。本发明的ESD保护装置触发电压低，能够快速泄放ESD电流、消除ESD的过高电压，有效保护内部电路。

Description

一种ESD保护装置

技术领域

本发明涉及半导体集成电路的保护电路设计领域，尤其是涉及一种ESD保护装置。

背景技术

在集成电路芯片的制造、封装和使用过程中，都会出现ESD(E1ectro Static Discharge，静电放电)现象。ESD表现为瞬间的高压脉冲，这种瞬间释放的大量电荷极有可能破坏集成电路内部的功能器件。因此，通常在内部电路和外部信号源或电源之间设置一个保护装置。

目前，常用的保护装置采用晶闸管。由一个晶闸管构成的保护装置如图1所示，其中左侧P⁺、N阱、右侧P阱、N⁺组成了一个晶闸管，左侧的N⁺和P⁺共同连接到阳极接线柱，右侧的N⁺和P⁺共同连接到阴极接线柱，阴影部分表示STI(Shallow Trench Isolation，浅槽隔离)。所述保护装置的等效电路如虚线部分所示，寄生PNP三极管T1’(由左侧P⁺、N阱和右侧P阱组成)的基极通过N阱寄生电阻Rn’连接到阳极接线柱30’，以提供发射极与基极之间的压降；寄生NPN三极管T2’(由N阱、右侧P阱和N⁺组成)的基极通过P阱寄生电阻Rp’连接到阴极接线柱40’，以提供基极与发射极之间的压降。

在阳极上出现一个ESD脉冲后，当该ESD电压高到一定程度时，N阱和P阱构成的反向p-n结被击穿，产生一个漏电流流入P阱，此电流流经所述P阱寄生电阻Rp’并在其两端产生电压降，使得T2’的基极和发射极处于正偏，T2’开始导通。一旦T2’导通后，有电流流入T2’的集电极，此电流流经N阱寄生电阻Rn’并在其两端同样产生电压降，使得T1’的发射极和基极正偏，因此T1’也随之导通。如此一个正反馈触发机制使得整个晶闸管结构得以导通，泄放ESD电流、消除ESD的过高电压，保护内部电路。

但是，晶闸管构成的保护装置触发电压(导通电压)，取决于N阱和P阱构成的反向p-n结发生击穿时加在阳极的电压，一般该保护装置的导通电压都高于内部电路的栅氧化层击穿电压，栅氧化层被击穿时保护装置还未导通，无法真正起到保护内部电路的作用。

发明内容

本发明解决的问题是提供一种ESD保护装置，以解决现有ESD保护装置触发电压过高、无法对内部电路进行有效保护的问题。

为解决上述问题，本发明提供了一种ESD保护装置，所述装置位于P衬底上，包括：

晶闸管，所述晶闸管包括寄生PNP管和寄生NPN管；所述寄生PNP管的发射极连接到阳极接线柱，其基极通过第一N阱的寄生电阻连接到阳极接线柱；所述寄生NPN管的发射极连接到阴极接线柱，其基极通过P阱寄生电阻连接到阴极接线柱；所述晶闸管还包括位于所述P阱的P⁺阱接触，所述P⁺阱接触连接所述寄生NPN管的基极；

耗尽型NMOS管，所述NMOS管的栅极加负偏压；所述NMOS管的漏极通过第二N阱的寄生电阻连接到所述阳极接线柱；所述NMOS管的源极连接所述P⁺阱接触，以使ESD电流经过第二N阱的寄生电阻和所述NMOS管后流入所述寄生NPN管的基极，通过P阱寄生电阻，提高所述寄生NPN管基极和发射极的压降，促进所述寄生NPN管导通；寄生NPN管导通后，其集电极电流使得寄生PNP管的发射极和基极发生正偏，促使寄生PNP管导通，最终使得整个晶闸管导通放电。

优选的，所述第一N阱和第二N阱相连接，所述第一N阱寄生电阻和第二N阱寄生电阻通过同一个N⁺阱接触连接到所述阳极接线柱。

本发明还提供了一种ESD保护装置，所述装置位于N衬底上，包括：

晶闸管，所述晶闸管包括寄生PNP管和寄生NPN管；所述寄生PNP管的发射极连接到阳极接线柱，其基极通过N阱寄生电阻连接到阳极接线柱；所述寄生NPN管的发射极连接到阴极接线柱，其基极通过第一P阱的寄生电阻连接到阴极接线柱；所述晶闸管还包括位于所述第一P阱的P⁺阱接触，所述P⁺阱接触连接所述寄生NPN管的基极；

耗尽型PMOS管，所述PMOS管的栅极加正偏压；所述PMOS管的漏极通过第二P阱的寄生电阻连接到所述阳极接线柱；所述PMOS管的源极连接所述P⁺阱接触，以使ESD电流经过第二P阱的寄生电阻和所述PMOS管后流入所述寄生NPN管的基极，通过第一P阱的寄生电阻，提高所述寄生NPN管基极和发射极的压降，促进所述寄生NPN管导通；寄生NPN管导通后，其集电极电流使得寄生PNP管的发射极和基极也发生正偏，促使寄生PNP管导通，最终使得整个晶闸管导通放电。

与现有技术相比，本发明具有以下优点：

本发明的ESD保护装置，通过增加一个耗尽型MOS管，使得在ESD电压较低时所述ESD保护装置的晶闸管导通，快速泄放ESD电流、消除ESD的过高电压，有效保护内部电路。

附图说明

图1是现有ESD保护装置的结构示意图；

图2是本发明ESD保护装置的第一实施例的一个结构示意图；

图3是本发明ESD保护装置的第一实施例的另一个结构示意图；

图4是本发明ESD保护装置的第二实施例的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明实施例作进一步详细的说明。

第一实施例

本实施例的ESD保护装置如图2所示，所述装置位于P衬底上，包括晶闸管10和耗尽型NMOS管20。

所述晶闸管10包括寄生PNP管T1和寄生NPN管T2；所述寄生PNP管T1的发射极连接到阳极接线柱30，其基极通过第一N阱的寄生电阻Rn1连接到阳极接线柱30；所述寄生NPN管T2的发射极连接到阴极接线柱40，其基极通过P阱寄生电阻Rp连接到阴极接线柱40；所述晶闸管10还包括位于所述P阱的P⁺阱接触，所述P⁺阱接触连接所述寄生NPN管T2的基极。如图2所示，优选的，所述P⁺阱接触位于所述晶闸管10的第一N阱的P⁺和P阱的N⁺之间。

所述NMOS管20的栅极加负偏压，可以使用引线从集成电路上其他使用负偏压的器件处引导过来一个负偏压，也可以单独设置一个提供负偏压的电源，本发明对此不做限定。所述NMOS管20的漏极通过第二N阱的寄生电阻Rn2连接到阳极接线柱30；在NMOS管20和阳极接线柱30之间增加第二N阱，是利用Rn2帮助NMOS管20限流，防止ESD发生时NMOS管20被烧坏。所述NMOS管20的源极连接所述P⁺阱接触，以使ESD电流经过Rn2和所述NMOS管20后流入所述寄生NPN管T2的基极，通过P阱寄生电阻Rp，提高所述寄生NPN管T2基极和发射极的压降，促进所述寄生NPN管导通。寄生NPN管T2导通后，其集电极电流可以使得寄生PNP管T1的发射极和基极也发生正偏，促使寄生PNP管T1导通，最终使得整个晶闸管10导通放电。

由于本发明ESD保护装置中的晶闸管10和NMOS管20在制造工艺中彼此独立，因此在集成电路板上的布置不受限制，可以依照集成电路板的实际版图情况分别布置晶闸管10和NMOS管20，使用比较灵活；并且，本发明的晶闸管10和NMOS管20的制造与普通晶闸管和耗尽型NMOS管的制造工艺流程相同，不需改变生产线，节约了生产带有本发明ESD保护装置的成本。

集成电路在使用本发明的ESD保护装置工作的过程中，有两种应用情况：

1)无ESD发生：负偏压的电源电路正常工作，耗尽型NMOS管20的栅极加有负偏压，NMOS管20关闭，无电流通过NMOS管20的源极和漏极，不会增加整个集成电路的功耗。

2)有ESD发生：负偏压的电源电路不工作或工作不正常，会使NMOS的栅极悬空或变成正偏压，NMOS管20自然导通，ESD电流从阳极接线柱通过Rn2、NMOS管20的漏极和源极后，注入晶闸管10的P⁺阱接触下面的P阱；P阱即为所述寄生NPN管T2的基极，由此，在ESD电压较低时，就可以使T2的基极和发射极正偏，促进T2的导通，再通过正反馈触发机制使T1导通，实现在阳极接线柱30上的ESD电压较低时触发晶闸管10，保护内部电路。

为了降低ESD保护装置在集成电路板上的占用面积，优选的，所述装置的晶闸管10和NMOS管20采用如图3所示的布置方法，第一N阱和第二N阱相连接，第一N阱寄生电阻Rn1和第二N阱寄生电阻Rn2通过同一个N⁺阱接触连接到所述阳极接线柱30。

本发明ESD保护装置与现有的ESD保护装置在性能上的对比测试结果请参见表1，从表1可以看出，本发明的ESD保护装置的触发电压明显低于现有ESD保护装置的触发电压；而且随着宽度的增加，本发明ESD保护装置的第二击穿电流也高于现有ESD保护装置的第二击穿电流(第二击穿电流是表征ESD保护能力的参数，第二击穿电流越大，该ESD保护装置的保护能力越强)。

表1

本实施例的ESD保护装置，通过增加一个栅极接负偏压的耗尽型NMOS管，使得在ESD电压较低时所述ESD保护装置的晶闸管导通，快速泄放ESD电流、消除ESD的过高电压，有效保护内部电路；通过将ESD保护装置的晶闸管的第一N阱和NMOS管的第二N阱相连，降低ESD保护装置在集成电路上的占用面积。

第二实施例

本实施例的ESD保护装置如图4所示，所述装置位于N衬底上，包括晶闸管50和耗尽型PMOS管60。

所述晶闸管50包括寄生PNP管T3和寄生NPN管T4；所述寄生PNP管T3的发射极连接到阳极接线柱30，其基极通过N阱寄生电阻Rn连接到阳极接线柱30；所述寄生NPN管T4的发射极连接到阴极接线柱40，其基极通过第一P阱的寄生电阻Rp1连接到阴极接线柱40；所述晶闸管50还包括位于所述第一P阱的P⁺阱接触，所述P⁺阱接触连接所述寄生NPN管T4的基极。

所述PMOS管60的栅极加正偏压；所述PMOS管60的漏极通过第二P阱的寄生电阻Rp2连接到所述阳极接线柱30；所述PMOS管60的源极连接所述P⁺阱接触，以使ESD电流经过Rp2和所述PMOS管60后流入所述寄生NPN管T4的基极，通过Rp1，提高所述寄生NPN管T4基极和发射极的压降，促进所述寄生NPN管T4导通。寄生NPN管T4导通后，其集电极电流可以使得寄生PNP管T3的发射极和基极也发生正偏，促使寄生PNP管T3导通，最终使得整个晶闸管50导通放电。

本实施例的ESD保护装置，通过增加一个栅极接正偏压的耗尽型PMOS管，使得在ESD电压较低时所述ESD保护装置的晶闸管导通，快速泄放ESD电流、消除ESD的过高电压，有效保护内部电路；所述增加的PMOS管可以设置于集成电路上的任意位置，方便灵活。

由于本实施例与第一实施例相似内容较多，因此介绍的比较简略，相似之处请参见第一实施例，此处不再赘述。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (3)

1.一种ESD保护装置，其特征在于，所述装置位于P衬底上，包括：晶闸管，所述晶闸管包括寄生PNP管和寄生NPN管；所述寄生PNP管的发射极连接到阳极接线柱，其基极通过第一N阱的寄生电阻连接到阳极接线柱；所述寄生NPN管的发射极连接到阴极接线柱，其基极通过P阱寄生电阻连接到阴极接线柱；所述晶闸管还包括位于所述P阱的P⁺阱接触，所述P⁺阱接触连接所述寄生NPN管的基极；

耗尽型NMOS管，所述NMOS管的栅极加负偏压；所述NMOS管的漏极通过第二N阱的寄生电阻连接到所述阳极接线柱；所述NMOS管的源极连接所述P⁺阱接触，以使ESD电流经过第二N阱的寄生电阻和所述NMOS管后流入所述寄生NPN管的基极，通过P阱寄生电阻，提高所述寄生NPN管基极和发射极的压降，促进所述寄生NPN管导通；寄生NPN管导通后，其集电极电流使得寄生PNP管的发射极和基极发生正偏，促使寄生PNP管导通，最终使得整个晶闸管导通放电。

2.如权利要求1所述的装置，其特征在于，所述第一N阱和第二N阱相连接，所述第一N阱寄生电阻和第二N阱寄生电阻通过同一个N⁺阱接触连接到所述阳极接线柱。

3.一种ESD保护装置，其特征在于，所述装置位于N衬底上，包括：晶闸管，所述晶闸管包括寄生PNP管和寄生NPN管；所述寄生PNP管的发射极连接到阳极接线柱，其基极通过N阱寄生电阻连接到阳极接线柱；所述寄生NPN管的发射极连接到阴极接线柱，其基极通过第一P阱的寄生电阻连接到阴极接线柱；所述晶闸管还包括位于所述第一P阱的P⁺阱接触，所述P⁺阱接触连接所述寄生NPN管的基极；

耗尽型PMOS管，所述PMOS管的栅极加正偏压；所述PMOS管的漏极通过第二P阱的寄生电阻连接到所述阳极接线柱；所述PMOS管的源极连接所述P⁺阱接触，以使ESD电流经过第二P阱的寄生电阻和所述PMOS管后流入所述寄生NPN管的基极，通过第一P阱的寄生电阻，提高所述寄生NPN管基极和发射极的压降，促进所述寄生NPN管导通；寄生NPN管导通后，其集电极电流使得寄生PNP管的发射极和基极也发生正偏，促使寄生PNP管导通，最终使得整个晶闸管导通放电。

Images