CN101409444A - 改善esd防护器件均匀导通的方法 - Google Patents

改善esd防护器件均匀导通的方法 Download PDF

Info

Publication number
CN101409444A
CN101409444A CN 200710133873 CN200710133873A CN101409444A CN 101409444 A CN101409444 A CN 101409444A CN 200710133873 CN200710133873 CN 200710133873 CN 200710133873 A CN200710133873 A CN 200710133873A CN 101409444 A CN101409444 A CN 101409444A
Authority
CN
China
Prior art keywords
protective device
esd protective
mos transistor
improving
esd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200710133873
Other languages
English (en)
Inventor
石俊
夏洪旭
王政烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hejian Technology Suzhou Co Ltd
Original Assignee
Hejian Technology Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hejian Technology Suzhou Co Ltd filed Critical Hejian Technology Suzhou Co Ltd
Priority to CN 200710133873 priority Critical patent/CN101409444A/zh
Publication of CN101409444A publication Critical patent/CN101409444A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示一种改善ESD防护器件均匀导通的方法，适用于集成电路中静电放电(ESD)防护器件的特性改进，其中所述的MOS晶体管具有多个相互并联的指状元件，各指状元件分别关联于一个寄生三极管，且各寄生三极管的集电极(即MOS晶体管的漏极)通过共漏极线耦接于工作电位端或集成电路的I/O端，寄生三极管的发射极(即MOS晶体管的源极)与MOS晶体管的栅极、衬底共同连接于公共接地电位端。其特征为：在所述的ESD防护器件中，MOS晶体管的衬底端还串联有一高阻值装置，进而将其与上述源极、栅极一起耦接到公共接地电位端。藉此可以降低Gated_MOSFET的触发电压，使得大尺寸的防护器件能够更均匀的导通，提高器件的ESD防护能力，进一步节省电路设计面积，降低开发成本。

Description

改善ESD防护器件均匀导通的方法
技术领域
本发明涉及一种静电放电防护电路，特别涉及一种改善ESD防护器件均匀导通的方法。
背景技术
随着半导体工艺制程的日益先进，静电放电(ElectroStatic Discharge)问题受到越来越多设计者的重视。在电路设计中，可以用来做ESD防护器件的有：电阻、二极管、三极管、金氧半场效应晶体管及硅控整流器等等。在种类繁多的ESD防护器件中，Gated_MOSFET由于其易于设计且防护能力较佳，应用最为广泛。
特别地，在骤回崩溃机制下，N型金氧半晶体管(以下简称NMOS)是为一种有效的静电放电防护装置。当静电放电发生时，骤回崩溃机制会致使NMOS传导一个大的静电放电电流(ESD current)于其漏极与源极之间。为了承受足够高的静电放电电流以达到集成电路对静电放电的防护规格，该NMOS器件经常具有较大尺寸，而大尺寸的NMOS组件在集成电路布局上，一般都是制成多指状结构。这些NMOS的所有多指状元件在静电放电条件下，由于各个寄生三极管的导通时间不同，经常只有其中少数指状元件的寄生三极管先导通来排放瞬间的静电放电电流，而其他指状元件的寄生三级管均未启动来协助排放ESD电流，因此该先导通的指状元件有可能会先被ESD电流烧毁，这就导致具有大尺寸的NMOS组件的ESD耐受力没有随着器件尺寸的增大而等比提高。因此，如何促使大尺寸的NMOS多指状元件能够均匀导通来共同排放ESD电流，成为ESD防护器件设计上的挑战。
形象地说，如图1为传统的NMOS静电放电防护器件的布局剖视图；如图2为图1器件的等效电路示意图。图1中以含六个指状元件的NMOS晶体管为例，该NMOS晶体管的漏极耦接到工作电位端(VDD)或集成电路的I/O端，，而其栅极与源极则连同衬底端一起耦接到公共接地电位端(VSS)，所有寄生三极管皆为并联连接。当作为ESD防护器件的Gated_NMOSFET漏端加大的正向偏压时，其主要是通过寄生三极管的导通进行ESD放电电流的排放的。然而，由于衬底P阱本身存在阻值，所以不同的寄生三级管基极之间存在一定的电阻，且通常其阻值相近，即图中R1、R2和R3所示。由于上述寄生电阻的存在使得各节点之间存在一定的电压差，导致在ESD防护过程中通常处于中间部分的指状元件会先导通，即本图1例中寄生三极管Q3，Q4。当有少量指状元件导通时，由于三极管本身的负阻效应会钳制NMOSFET漏极电压在一个相对较小的电压值，阻止其它指状元件继续导通，直至漏极电压重新达到寄生三极管的触发电压，如此重复直至所有指状元件全部导通，或者达到器件本身的二次击穿电流而损坏器件。一般情况下，在少数几个指状元件导通后就可使得电流达到器件二次击穿的电流值，那么在整个ESD事件中，大部分指状元件处于关闭状态，这样一来即使NMOSFET本身尺寸很大，但是其ESD防护耐受力并没有得到明显的改善，反而成为电路高集成度实现的负累，所以在选用Gated_NMOSFET作为ESD防护器件时，如何在增大器件尺寸的同时使得所有指状元件能够均匀导通非常关键。
发明内容
本发明的首要目的，在于提供一种ESD防护器件均匀导通功能特性的改善方法，以增加其ESD防护的耐受力。
本发明的另一个目的，还在于通过创新设计的高阻值装置的简单可调性，用以调控ESD防护器件的触发电压值，使其灵活应对于不同的电路设计。
为达成上述目的，本发明提出的一种改善方法为：
所述的MOS晶体管具有多个相互并联的指状元件，各指状元件分别关联于一个寄生三极管，且各寄生三极管的集电极(即MOS晶体管的漏极)通过共漏极线耦接于工作电位端或集成电路的I/O端，寄生三极管的发射极(即MOS晶体管的源极)与MOS晶体管的栅极、衬底共同连接于公共接地电位端。其特征在于：在所述的ESD防护器件中，MOS晶体管的衬底端还串联有一高阻值装置，进而将其与上述源极、栅极一起耦接到公共接地电位端。
进一步地，所述的ESD防护器件为N沟道场效应管、P沟道场效应管及具有近似版图布局方式与工作原理的PNP或NPN三极管。
更进一步地，所述的高阻值装置为一电阻，其阻值远大于各指状元件间关联的寄生电阻的阻值。
再进一步地，所述的高阻值装置为一二极管，且该二极管的阳极与公共接地电位端相耦接，阴极与该ESD防护器件的衬底端相耦接。
本发明提供的改善ESD防护器件均匀导通的方法，其有益效果为：
首先，采用串联高阻值装置的方法，可以降低Gated_MOSFET的触发电压，使得大尺寸的防护器件能够更均匀的导通，提高器件的ESD防护能力，进一步节省电路设计面积，降低开发成本。
其次，通过附加电阻值或二极管特性的调整，可以按需灵活调控器件的触发电压值，使得在不同的电路设计中，发挥最大的ESD防护能力。
附图说明
图1是现有技术Gated_NMOSFET的ESD防护器件的布局剖视图；
图2是现有技术的ESD防护器件中等效电路示意图；
图3是本发明改善均匀导通的方法在高电阻实施下的ESD防护器件的布局剖视图；
图4是图3的等效电路示意图；
图5是本发明改善均匀导通的方法在二极管实施下的ESD防护器件的布局剖视图；
图6是图5的等效电路示意图；
图7是ESD防护器件均匀导通改善前后各节点电压曲线的对比示意图。
上述实施例附图中各附图标记的含义为：
1P型或N型衬底                2P阱
3MOS晶体管栅极               4寄生三极管
5寄生电阻                    6共栅极线
7共漏极线
S    源极                    D    漏极
G    栅极                    B    衬底端
VSS  公共接地电位端          VDD  工作电位端
R1～R3各相邻节点间的阻值
V1～V6与各节点相对应的电压
具体实施方式
为使本发明的上述目的、特征和优点能更明显易理解，下文特例举两个较佳实施例，并配合所附图示，作详细说明如下：
本发明揭露一种改善ESD防护器件均匀导通的方法，其中所述的MOS晶体管具有多个相互并联的指状元件，各指状元件分别关联于一个寄生三极管，且各寄生三极管的集电极(即MOS晶体管的漏极)通过共漏极线耦接于工作电位端或集成电路的I/O端，寄生三极管的发射极(即MOS晶体管的源极)与MOS晶体管的栅极、衬底共同连接于公共接地电位端。其特征为：在所述的ESD防护器件中，MOS晶体管的衬底端还串联有一高阻值装置，进而将其与上述源极、栅极一起耦接到公共接地电位端。
第一实施例
如图3为本发明改善均匀导通的方法在高电阻实施下的ESD防护器件的布局剖视图；如图4为图3器件的等效电路示意图。图3中同样以含六个指状元件的NMOS晶体管为例，其中NMOS晶体管最下端为P型或N型衬底1，且具有多个相互并联的指状元件，分别并联结合于P阱2，该指状元件分别关联于一个寄生三级管4。由图中所示可以看出，这些并联的寄生三极管的集电极(即NMOS晶体管的漏极D)通过共漏极线7耦接于工作电位端VDD或集成电路的I/O端，而其源极S、栅极G与衬底端B则藉由共栅极线6一起耦接于公共接地电位端VSS。如背景技术中提及，由于P阱2本身存在阻值，所以不同的寄生三级管基极之间存在一定的电阻，且通常其阻值相近，即图中R1、R2和R3所示。对比于图1可见，本ESD防护器件的实施图例中，NMOS晶体管的衬底端B还串联有一电阻R，进而将该衬底端B与上述源极S、栅极G一起耦接到公共接地电位端VSS。其中，该串联电阻R的阻值远大于各指状元件间关联的寄生电阻的阻值。
该ESD防护器件于实际运作情形下，当向漏端D施加正向偏压时，由于串联电阻R的阻值远大于各指状元件关联的寄生电阻的阻值，其分压效应使得处于不同位置的寄生三极管其基极电压值非常相近，从而使得ESD防护器件能够更均匀的倒通，并且可以有效降低NMOSFET的触发电压。
如图7所示的ESD防护器件均匀导通改善前后各节点电压曲线的对比示意图。由图可以清楚地看出，不同的串联电阻阻值(其中r2＞r1)会不同程度的改善各不同寄生三极管基极节点的电压差，使得大尺寸的NMOSFET能够更均匀的倒通。这一实验的对比示意图，证明了本发明的改良方案为切实可行，能真正达成其创作的目的。
第二实施例
如图5为本发明改善均匀导通的方法在二极管实施下的ESD防护器件的布局剖视图；如图6为图5器件的等效电路示意图。图中与第一实施例相同的部分这里将不再描述，然而区别于上述实施例，本实施例的特别之处是用一二极管取代上述高阻值电阻R，且该二极管的阳极与公共接地电位端VSS相耦接，阴极与该ESD防护器件的衬底端相耦接。当NMOSFET晶体管的漏极加正向偏压时，该二极管处于反向截止状态，这一高阻值装置由于其击穿电压相对较高，因此同样可以使得处于不同位置的寄生三级管其基极电压值非常接近，并且有效降低NMOSFET的触发电压，实现本发明的目的。
本发明改善ESD防护器件均匀导通的方法，其应用除了可以有效改善ESD防护器件均匀导通，高效排放ESD电流外，由于附加电阻及二极管特性的可调性，使得ESD防护器件的触发电压值变得可以调控，从而使其在不同的电路设计中，得到更深入的功能发挥。另外，由于三极管本身作为ESD防护器件时，其电路连接方式、版图布局方式以及工作原理均同Gated_MOSFET相类似，所以本发明的改进方案同样适用于NPN或PNP三极管。
以上仅是本发明的具体范例，对本案保护范围不构成任何限制。凡采用等同变换或者等效替换而形成的技术方案，均落在本发明权利保护范围之内。

Claims (7)

1.一种改善ESD防护器件均匀导通的方法，适用于集成电路中静电放电(ESD)防护器件的特性改进，其中所述的MOS晶体管具有多个相互并联的指状元件，各指状元件分别关联于一个寄生三极管，且各寄生三极管的集电极(即MOS晶体管的漏极)通过共漏极线耦接于工作电位端或集成电路的I/O端，寄生三极管的发射极(即MOS晶体管的源极)与MOS晶体管的栅极及衬底共同连接于公共接地电位端，其特征在于：在所述的ESD防护器件中，MOS晶体管的衬底端还串联有一高阻值装置，进而将其与上述源极、栅极一起耦接到公共接地电位端。
2.根据权利要求1所述的改善ESD防护器件均匀导通的方法，其特征在于：所述的ESD防护器件为N沟道场效应管。
3.根据权利要求1所述的改善ESD防护器件均匀导通的方法，其特征在于：所述的ESD防护器件为P沟道场效应管。
4.根据权利要求1所述的改善ESD防护器件均匀导通的方法，其特征在于：所述的ESD防护器件为PNP三极管。
5.根据权利要求1所述的改善ESD防护器件均匀导通的方法，其特征在于：所述的ESD防护器件为NPN三极管。
6.根据权利要求1所述的改善ESD防护器件均匀导通的方法，其特征在于：所述的高阻值装置为一电阻，其阻值远大于各指状元件间关联的寄生电阻的阻值。
7.根据权利要求1所述的改善ESD防护器件均匀导通的方法，其特征在于：所述的高阻值装置为一二极管，且该二极管的阳极与公共接地电位端相耦接，阴极与该ESD防护器件的衬底端相耦接。
CN 200710133873 2007-10-11 2007-10-11 改善esd防护器件均匀导通的方法 Pending CN101409444A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710133873 CN101409444A (zh) 2007-10-11 2007-10-11 改善esd防护器件均匀导通的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710133873 CN101409444A (zh) 2007-10-11 2007-10-11 改善esd防护器件均匀导通的方法

Publications (1)

Publication Number Publication Date
CN101409444A true CN101409444A (zh) 2009-04-15

Family

ID=40572300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710133873 Pending CN101409444A (zh) 2007-10-11 2007-10-11 改善esd防护器件均匀导通的方法

Country Status (1)

Country Link
CN (1) CN101409444A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315217A (zh) * 2010-06-29 2012-01-11 上海宏力半导体制造有限公司 多指条形ggnmos、静电保护电路
CN102054840B (zh) * 2009-11-05 2012-08-01 上海宏力半导体制造有限公司 静电放电保护装置
CN103151351A (zh) * 2013-03-29 2013-06-12 西安电子科技大学 运用动态衬底电阻技术的自衬底触发esd保护器件及应用
CN104600126A (zh) * 2013-10-31 2015-05-06 无锡华润华晶微电子有限公司 一种超势垒自偏置整流二极管
CN110517618A (zh) * 2018-05-22 2019-11-29 联咏科技股份有限公司 显示器仪器及其数据驱动集成电路
CN114374405A (zh) * 2021-12-24 2022-04-19 芯耀辉科技有限公司 静电防护电路、射频模组和无线通信设备

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054840B (zh) * 2009-11-05 2012-08-01 上海宏力半导体制造有限公司 静电放电保护装置
CN102315217A (zh) * 2010-06-29 2012-01-11 上海宏力半导体制造有限公司 多指条形ggnmos、静电保护电路
CN102315217B (zh) * 2010-06-29 2015-01-21 上海华虹宏力半导体制造有限公司 多指条形ggnmos、静电保护电路
CN103151351A (zh) * 2013-03-29 2013-06-12 西安电子科技大学 运用动态衬底电阻技术的自衬底触发esd保护器件及应用
CN104600126A (zh) * 2013-10-31 2015-05-06 无锡华润华晶微电子有限公司 一种超势垒自偏置整流二极管
CN104600126B (zh) * 2013-10-31 2017-10-24 无锡华润华晶微电子有限公司 一种超势垒自偏置整流二极管
CN110517618A (zh) * 2018-05-22 2019-11-29 联咏科技股份有限公司 显示器仪器及其数据驱动集成电路
CN110517618B (zh) * 2018-05-22 2022-12-27 联咏科技股份有限公司 显示器仪器及其数据驱动集成电路
CN114374405A (zh) * 2021-12-24 2022-04-19 芯耀辉科技有限公司 静电防护电路、射频模组和无线通信设备

Similar Documents

Publication Publication Date Title
CN101039027B (zh) 改进的静电放电保护电路
US20100090283A1 (en) Electro Static Discharge Protection Device
US10447033B2 (en) High holding voltage clamp
US7714356B2 (en) Design structure for uniform triggering of multifinger semiconductor devices with tunable trigger voltage
US7787226B2 (en) Electrostatic protective circuit and semiconductor device
CN104867910A (zh) 静电放电保护电路及半导体元件
CN102456687A (zh) 半导体esd器件和方法
CN101409444A (zh) 改善esd防护器件均匀导通的方法
KR101592102B1 (ko) 저전압용 정전기 방전 보호소자
US7541235B2 (en) Method for providing a programmable electrostatic discharge (ESD) protection device
CN101826523A (zh) 一种栅控二极管触发的可控硅整流式静电释放保护电路结构
CN111933639A (zh) 一种用于高压容限电路的静电保护结构
KR100971431B1 (ko) 정전기 보호 장치
CN109841615A (zh) 一种过电压摆幅静电放电防护器件及电路
US20220310589A1 (en) Integrated circuit device and method for esd protection
CN103985710A (zh) 一种双向scr结构的esd防护器件
Huang et al. An SCR-incorporated BJT device for robust ESD protection with high latchup immunity in high-voltage technology
KR101524408B1 (ko) 정전기 방전 보호소자
CN108538831B (zh) 一种用于输入输出端口和电源钳位的scr器件
CN100411166C (zh) 静电放电保护电路及其控制方法
CN100590872C (zh) 低触发电压晶闸管静电保护结构
CN107466426B (zh) 一种基于mos场效应晶体管的滤波电路及芯片
CN205231059U (zh) 静电防护电路及其二极管触发保持可控硅整流器
CN102034808B (zh) 一种esd保护装置
Concannon et al. ESD protection of double-diffusion devices in submicron CMOS processes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090415