CN101192606A - 静电放电防护电路 - Google Patents
静电放电防护电路 Download PDFInfo
- Publication number
- CN101192606A CN101192606A CNA2007101963730A CN200710196373A CN101192606A CN 101192606 A CN101192606 A CN 101192606A CN A2007101963730 A CNA2007101963730 A CN A2007101963730A CN 200710196373 A CN200710196373 A CN 200710196373A CN 101192606 A CN101192606 A CN 101192606A
- Authority
- CN
- China
- Prior art keywords
- esd
- protection circuit
- resistance
- assembly
- less important
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 29
- 206010003497 Asphyxia Diseases 0.000 claims description 12
- 230000003071 parasitic effect Effects 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000003068 static effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种ESD防护电路，连接于一输入垫以及一内部电路。静电放电防护电路包括主要ESD防护组件、第一电阻及次要组件。主要ESD防护组件连接于输入垫，用以箝制输入垫之电压。第一电阻具有一第一端用以连接输入垫，以及一第二端用以连接至内部电路。次要组件连接至第一电阻之第二端以及主要ESD防护组件，用以箝制内部电路之电压。当ESD事件发生时，次要组件首先导通以接收一ESD电流，并据以提供一触发电流以导通主要ESD防护组件。
Description
技术领域
本发明涉及一种静电放电(electrostatic discharge，ESD)防护电路，且特别涉及一种基板触发(substrate-triggered)之静电防护电路。
背景技术
图1是传统基板触发之ESD防护电路方框图。请参照图1，输入垫(inputpad)110接收一外部信号S并传送至内部电路120，例如是输入缓存器。ESD防护电路100连接于输入垫110与内部电路120之间，用以防止内部电路120遭受ESD损害。ESD防护电路100包括主要(primary)组件102，电阻R以及次要(secondary)组件104。电阻R连接于输入垫110及内部电路120之间用以分隔输入垫110与内部电路120的电压。主要组件102连接至输入垫110以及电阻R之一端，用以箝制输入垫110之电压，且次要组件104连接至内部电路120以及电阻R之另一端，用以箝制内部电路120之电压。
主要组件102更包括基板泵(substrate pump)102a以及主要ESD防护组件102b，例如是具有寄生双极结晶体管(bipolar junction transistor，BJT)的场晶体管。主要ESD防护电路102b连接至输入垫110以及电阻R。基板泵102a连接至输入垫110以及主要ESD防护组件102b以箝制主要ESD防护组件102b的基板电压。
当ESD电流进入输入垫110时，输入垫110之电压快速上升，且次要组件104首先导通以箝制住内部电路120之电压。输入垫110的电压持续上升直到基板泵102a导通并将ESD电流导入主要ESD防护组件102b以提高其基板电位。由于基板电位升高而加速主要ESD防护组件102b的导通并可更有效率地排放大部份的ESD电流。
然而，基板泵102a一般由RC电路或RC耦接反相器所组成。为了能从输入垫110耦接足够的电压至主要ESD防护组件102b本体，便需使用大面积的RC电路或RC耦接反相器，因而增加了产品成本。在某些应用中，基板泵102a系利用栅极接地n型金属氧化物半导体(n-type metal oxidesemiconductor，NMOS)晶体管实现。由于栅极辅助(gate-aided)效应，栅极接地NMOS晶体管会于主要ESD组件102b导通之前先导通。此时如果防护电路102b没有立刻导通的话，NMOS晶体管便会烧坏造成整个基板泵102a损坏。
发明内容
本发明涉及一种ESD防护电路。当ESD事件发生时，次要组件首先导通以接收ESD电流并据以提供触发电流来导通主要ESD防护组件而不需要使用传统的基板泵。因此可达到较佳的ESD防护效果同时降低ESD防护电路的使用面积及成本。
根据本发明的第一方面，提出一种ESD防护电路，此电路连接于一输入垫以及一内部电路。静电放电防护电路包括：主要ESD防护组件、第一电阻及次要组件。主要ESD防护组件连接于输入垫，用以箝制输入垫的电压。第一电阻具有一第一端用以连接输入垫，以及一第二端用以连接至内部电路。次要组件连接至第一电阻的第二端以及主要ESD防护组件，用以箝制内部电路的电压。当ESD事件发生时，次要组件首先导通以接收一ESD电流，并据以提供一触发电流以导通主要ESD防护组件。
根据本发明的第二方面，提出一种ESD防护电路，此电路连接于一输入垫以及一内部电路之间。ESD防护电路包括反馈组件、第一电阻以及次要组件。反馈组件具有一基板并连接至输入垫，用以箝制输入垫的电压，其中反馈组件至少形成一寄生BJT。第一电阻具有第一端用以连接输入垫以及第二端用以连接内部电路。次要组件连接至第一电阻的第二端以及反馈组件的基板，用以箝制内部电路的电压。当ESD事件发生时，次要组件首先导通以接收一ESD电流并据以提供一触发电流以导通反馈组件之BJT。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
附图说明
图1是传统基板触发的ESD防护电路方框图。
图2绘示依照本发明一较佳实施例的一种ESD防护电路图。
图3绘示依照本发明较佳实施例之另一ESD防护电路图。
图4绘示依照本发明较佳实施例之再一ESD防护电路图。
主要组件符号说明：
100、200、300、400：ESD防护电路
110、210、310：输入垫
120、220、320：内部电路
102：主要组件
102a：基板泵
102b、202：主要ESD防护组件
104、204：次要组件
具体实施方式
请参照图1，其绘示依照本发明一较佳实施例的一种ESD防护电路图。ESD防护电路200，例如是一种基板触发式防护电路，连接于输入垫(或输入/输出(I/O)垫)210与内部电路220之间，用以防止内部电路220遭受ESD损害。例如，内部电路220为一输入缓存器、信道闸或输出驱动器。ESD防护电路200包括主要ESD防护组件202、第一电阻R1以及次要组件204。主要ESD防护组件202连接至输入垫210，用以箝制输入垫210之电压。第一电阻R1具有第一端E1用以连接输入垫210以及第二端E2用以连接内部电路220。此外，次要组件204连接至第一电阻R1之第二端E2以及主要ESD防护组件202，用以箝制内部电路220之电压。
在本实施例中，主要ESD防护电路202系为一反馈(snapback)组件，例如是具有寄生BJT之场氧化(field oxide)组件202，而次要组件204系为一栅极接地NMOS晶体管N2。栅极接地NMOS晶体管N2之源极连接NMOS晶体管N1之基板B，例如是寄生BJT之基极。
本发明的ESD防护电路200的主要特点在于第一电阻R1与次要组件204直接用作主要ESD防护组件的一种基板泵而不需要额外耦接基板泵，且电阻R1及次要组件204系I/O垫电路的必要组件，因此不需占用额外面积。因此可降低ESD防护电路的面积及成本。
由于栅极辅助效应，栅极接地NMOS晶体管N2的击穿电压远低于场氧化组件202的击穿电压。因此，当ESD事件发生时，次要组件204会先导通以接收ESD电流I并将ESD电流I输出为一触发电流以更均匀地导通NMOS晶体管N1的BJT，有助于提高主要ESD防护组件202的导通效能。
第一电阻R1可限制流入次要组件204的ESD电流I以避免其损害次要组件204。此外，第一电阻R1系分隔输入垫210与内部电路220的电压以防止内部电路损坏。第一电阻R1的电阻值系较佳地大于200欧姆。
请参照图3，其绘示依照本发明较佳实施例的另一ESD防护电路图。不同于图1的ESD防护电路200，ESD防护电路300更包括连接于第一电阻R1第二端E2与内部电路220之间的第二电阻R2。第一电阻R1较佳地具有电阻值介于30欧姆至50欧姆之间。第一电阻R1系用以限制流入次要组件204的ESD电流I以避免次要组件204的损坏。第二电阻R2与第一电阻R1的电阻值总和较佳地大于200欧姆，可分隔输入垫210以及内部电路220的电压以防止内部电路损坏。
因此，当ESD事件发生时，不仅次要组件204可以较佳地受到ESD防护，而且主要ESD防护组件202也因为不需使用额外基板泵来触发次要组件204而有较佳的导通表现。因此可降低ESD防护电路300的面积及成本。
本发明虽以ESD事件中导通的次要组件204输出ESD电流I作为触发电流以导通反馈组件的BJT为例作说明，ESD防护电路200(300)的导通次要组件204也可以根据ESD电流I而输出一触发电流以导通主要ESD防护组件202。只要次要组件204可以在ESD事件中提高主要ESD防护组件202的电位以达到较佳的导通表现，皆不脱离本发明的技术范围。
另外，主要ESD防护组件202与次要组件204并不限于分别是场氧化组件202与栅极接地NMOS晶体管N2。例如图4所示的ESD防护电路400，主要ESD防护组件202包括级联式NMOS晶体管N3及N4，而次要组件204则包括RC耦接的级联式NMOS晶体管N5及N6，且NMOS晶体管N6的源极耦接至NMOS晶体管N3及N4的基板(即寄生BJT的基极)。由于NMOS晶体管N5与RC耦接电路之二极管连接栅极(diode-connected gate)效应，次要组件204的导通电压可远低于主要ESD防护组件202的导通电压。因此，次要组件204会先导通并提高主要ESD防护组件202的电位以增加其导通效能。
本发明上述实施例所揭露的ESD防护电路具有下列之优点：
1.在ESD防护电路中，次要组件用来提高主要ESD防护组件的基板电位，使得主要ESD防护组件可以更均匀且有效率地导通。
2.在ESD防护电路中，电阻用来限制流入次要组件的ESD电流以避免次要组件的损坏。
3.所有的组件包括主要ESD防护组件、次要组件及电阻皆为I/O垫原有的组件。因此，与已知利用额外基板泵触发主要ESD防护组件相比，本发明的作法确可降低ESD防护电路的面积及成本。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域的普通技术人员，在不脱离本发明的精神和范围内，应当可作各种修改与润饰。因此，本发明的保护范围应当以权利要求书限定的范围为准。
Claims (10)
1.一种静电放电ESD防护电路，连接于一输入垫以及一内部电路，该静电放电防护电路包括：
一主要ESD防护组件，连接于该输入垫，用以箝制该输入垫的电压；
一第一电阻，具有一第一端用以连接该输入垫，以及一第二端用以连接至该内部电路；以及
一次要组件，连接至该第一电阻的该第二端以及该主要ESD防护组件，用以箝制该内部电路的电压；
其中，当一ESD事件发生时，该次要组件首先导通以接收一ESD电流，并据以提供一触发电流以导通该主要ESD防护组件。
2.如权利要求1所述的防护电路，其中该主要ESD防护电路更包括一反馈组件，该反馈组件具有一寄生双极结晶体管BJT，且该次要组件连接至该反馈组件的一基板。
3.如权利要求2所述的防护电路，其中该反馈组件系为一场氧化组件，该次要组件系为一栅极接地n型金属氧化物半导体NMOS晶体管，且该栅极接地NMOS晶体管的一源极连接至该反馈组件的该基板。
4.如权利要求2所述的防护电路，其中该反馈组件包括级联式NMOS晶体管，该次要组件包括RC耦接的级联式NMOS晶体管，且该些RC耦接的级联式晶体管的一源极连接至该反馈组件的该基板。
5.如权利要求2所述的防护电路，其中当该ESD事件发生时，该次要组件系根据该ESD电流来提供该触发电流至该反馈组件的该基板以导通该BJT。
6.如权利要求1所述的防护电路，其中当该ESD事件发生时，导通该次要组件将该ESD电流输出为该触发电流以导通该主要ESD防护电路。
7.如权利要求1所述的防护电路，更包括一第二电阻，连接于该第一电阻的该第二端以及该内部电路之间。
8.如权利要求7所述的防护电路，其中该第一电阻的电阻值介于30欧姆至50欧姆，且该第一电阻与该第二电阻的电阻值总和大于200欧姆。
9.如权利要求1所述的防护电路，其中该第一电阻的电阻值大于200欧姆。
10.如权利要求1所述的防护电路，其中该输入垫系为一输入/输出I/O垫。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/565,675 US7719805B2 (en) | 2006-12-01 | 2006-12-01 | ESD protection circuit |
| US11/565,675 | 2006-12-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101192606A true CN101192606A (zh) | 2008-06-04 |
| CN100524756C CN100524756C (zh) | 2009-08-05 |
Family
ID=39494432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101963730A Active CN100524756C (zh) | 2006-12-01 | 2007-11-30 | 静电放电防护电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7719805B2 (zh) |
| CN (1) | CN100524756C (zh) |
| TW (1) | TWI330883B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185771A (zh) * | 2015-07-30 | 2015-12-23 | 上海华虹宏力半导体制造有限公司 | 用于esd保护的触发电路 |
| CN105895629A (zh) * | 2015-02-12 | 2016-08-24 | 台湾积体电路制造股份有限公司 | 采用栅极浮置方案的esd保护系统及其控制电路 |
| WO2018053991A1 (zh) * | 2016-09-26 | 2018-03-29 | 深圳市汇顶科技股份有限公司 | 应用于集成电路之静电放电防护电路 |
| US10134725B2 (en) | 2016-09-26 | 2018-11-20 | Shenzhen GOODIX Technology Co., Ltd. | Electrostatic discharge protection circuit applied in integrated circuit |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8315024B2 (en) * | 2009-09-16 | 2012-11-20 | Infineon Technologies Ag | Electrostatic discharge protection circuit, integrated circuit and method of protecting circuitry from an electrostatic discharge voltage |
| US8304838B1 (en) * | 2011-08-23 | 2012-11-06 | Amazing Microelectronics Corp. | Electrostatic discharge protection device structure |
| US8681461B2 (en) | 2012-03-26 | 2014-03-25 | Intel Mobile Communications GmbH | Selective current pumping to enhance low-voltage ESD clamping using high voltage devices |
| US8654491B2 (en) | 2012-04-02 | 2014-02-18 | Intel Mobile Communications GmbH | Low voltage ESD clamping using high voltage devices |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465768B1 (en) * | 2001-08-22 | 2002-10-15 | United Microelectronics Corp. | MOS structure with improved substrate-triggered effect for on-chip ESD protection |
-
2006
- 2006-12-01 US US11/565,675 patent/US7719805B2/en active Active
-
2007
- 2007-04-23 TW TW096114314A patent/TWI330883B/zh active
- 2007-11-30 CN CNB2007101963730A patent/CN100524756C/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105895629A (zh) * | 2015-02-12 | 2016-08-24 | 台湾积体电路制造股份有限公司 | 采用栅极浮置方案的esd保护系统及其控制电路 |
| CN105895629B (zh) * | 2015-02-12 | 2019-04-12 | 台湾积体电路制造股份有限公司 | 采用栅极浮置方案的esd保护系统及其控制电路 |
| CN105185771A (zh) * | 2015-07-30 | 2015-12-23 | 上海华虹宏力半导体制造有限公司 | 用于esd保护的触发电路 |
| WO2018053991A1 (zh) * | 2016-09-26 | 2018-03-29 | 深圳市汇顶科技股份有限公司 | 应用于集成电路之静电放电防护电路 |
| US10134725B2 (en) | 2016-09-26 | 2018-11-20 | Shenzhen GOODIX Technology Co., Ltd. | Electrostatic discharge protection circuit applied in integrated circuit |
| CN109478549A (zh) * | 2016-09-26 | 2019-03-15 | 深圳市汇顶科技股份有限公司 | 应用于集成电路之静电放电防护电路 |
| CN109478549B (zh) * | 2016-09-26 | 2021-05-11 | 深圳市汇顶科技股份有限公司 | 应用于集成电路之静电放电防护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200826273A (en) | 2008-06-16 |
| US20080128816A1 (en) | 2008-06-05 |
| CN100524756C (zh) | 2009-08-05 |
| TWI330883B (en) | 2010-09-21 |
| US7719805B2 (en) | 2010-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100524756C (zh) | 静电放电防护电路 | |
| US7889470B2 (en) | ESD protection circuit with active triggering | |
| US8049250B2 (en) | Circuit and method for power clamp triggered dual SCR ESD protection | |
| US7518164B2 (en) | Current-triggered low turn-on voltage SCR | |
| JP5955924B2 (ja) | 静電放電保護回路 | |
| US8427796B2 (en) | High voltage, high frequency ESD protection circuit for RF ICs | |
| US7817386B2 (en) | ESD protection circuit for IC with separated power domains | |
| US6867461B1 (en) | ESD protection circuit | |
| US7859807B2 (en) | ESD protection circuit and method thereof | |
| US20140054643A1 (en) | Electrostatic discharge protection device | |
| US10826290B2 (en) | Electrostatic discharge (ESD) protection for use with an internal floating ESD rail | |
| CN108807376B (zh) | 一种低压mos辅助触发scr的双向瞬态电压抑制器 | |
| TW201222780A (en) | A smoke-free ESD protection structure used in integrated circuit devices | |
| WO2007112770A1 (en) | Discharge protection apparatus and method of protecting an electronic device | |
| CN110198029A (zh) | 一种芯片电源过压及反接保护电路及方法 | |
| US9425188B2 (en) | Active ESD protection circuit with blocking diode | |
| US11742657B2 (en) | Electrostatic discharge protection circuit | |
| CN100397638C (zh) | 功率芯片的静电放电保护电路 | |
| US7760477B1 (en) | CDM performance of high speed CLK inputs | |
| US20200243512A1 (en) | Nmos transistor with bulk dynamically coupled to drain | |
| US20090168281A1 (en) | Electrostatic discharge leading circuit | |
| CN114156851A (zh) | 一种多耦合触发强鲁棒性静电浪涌过压过流防护集成电路 | |
| CN109979929B (zh) | 一种高压静电放电钳位保护元件及集成电路芯片 | |
| CN107946299B (zh) | 一种负载开关及电子设备 | |
| US10607949B2 (en) | Electrostatic discharge (ESD) protection for a high side driver circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |