动态侦测静电保护电路结构
技术领域
本发明涉及一种静电保护电路结构,特别是涉及一种动态侦测静电保护电路结构。
背景技术
在静电泄放电路中,在金属-氧化物-半导体场效应管(MOSFET)的栅极耦合适当的偏置电压,有利于降低MOSFET管寄生三极管的触发电压;而且在多叉指型MOSFET结构中,还有利于各叉指导通的均匀性。图1、2所示电路是目前广泛使用的电阻、电容组成的动态侦测静电泄放电路。在图1所示的电路中,静电可以直接通过电阻、电容(RC)耦合一定的偏置电压到静电泄放MOSFET管的栅极。然而,静电泄放MOSFET管的栅极电容往往可能影响电阻、电容组成的侦测电路中电容值大小的设置。图2所示的电路在图1电路中插入了一级反相器,从而将电阻、电容与静电泄放MOSFET管隔离开来。而反相器的尺寸大小比静电泄放MOSFET管小很多,因此反相器的栅电容对电阻、电容组成的侦测电路中电容值大小的设置影响小得多。图2所示的电路结构,利用PMOS和NMOS的阈值电压控制对静电泄放器件ESDNMOS的栅极电容的充电或放电,从而控制静电泄放器件ESDNMOS的栅极电压,改善各叉指导通均匀性。
发明内容
本发明要解决的技术问题是提供一种动态侦测静电保护电路结构,不仅可以灵活设置静电泄放器件ESDNMOS的栅极电容的充电或放电控制电压Vref,而且对于侦测电路中电阻和电容的位置设置也可以更灵活。
为解决上述技术问题,本发明的动态侦测静电保护电路结构采用的第一种技术方案是,其包括:并联接在静电端和接地端之间的动态侦测电路、中间隔离电路、静电泄放电路;所述动态侦测电路由电阻和电容串接组成;所述中间隔离电路用于隔离动态侦测电路和静电泄放电路,并驱动静电泄放电路;所述静电泄放电路由ESD NMOS管构成;中间隔离电路的输入端与动态侦测电路电连接,其输出端与静电泄放电路的输入端电连接;其中:所述中间隔离电路由误差放大器构成,利用误差放大器的参考电压Vref来控制对静电泄放电路的栅极电容进行充电或放电;
所述误差放大器的反相输入端与动态侦测电路的电阻R和电容C的节点连接,误差放大器的正相输入端接参考电压Vref;
所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻R1、齐纳二极管Zener或普通二极管Diode形成,误差放大器的正相输入端与电阻R1、齐纳二极管Zener或普通二极管Diode的节点电连接。
所述动态侦测静电保护电路结构采用的第二种技术方案,其与第一种技术方案的不同点在于:所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻R1、PNP三极管或NPN三极管形成,误差放大器的正相输入端与电阻R1、PNP三极管或NPN三极管的节点电连接。
所述动态侦测静电保护电路结构采用的第三种技术方案是,其包括:并接在静电端和接地端之间的动态侦测电路、中间隔离电路、静电泄放电路;所述动态侦测电路由电阻和电容串接组成;所述中间隔离电路用于隔离动态侦测电路和静电泄放电路,并驱动静电泄放电路;所述静电泄放电路由ESD NMOS管构成;中间隔离电路的输入端与动态侦测电路电连接,其输出端与静电泄放电路的输入端电连接;其特征在于:所述中间隔离电路由误差放大器构成,利用误差放大器的参考电压Vref来控制对静电泄放电路的栅极电容进行充电或放电;
所述误差放大器的正相输入端与动态侦测电路的电阻R和电容C的节点连接,误差放大器的反相输入端接参考电压Vref;
所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻R1、齐纳二极管Zener或普通二极管Diode形成,误差放大器的反相输入端与电阻R1、齐纳二极管Zener或普通二极管Diode的节点电连接。
所述动态侦测静电保护电路结构采用的第四种技术方案,其与第三种技术方案的不同点在于:所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻R1、PNP三极管或NPN三极管形成,误差放大器的反相输入端与电阻R1、PNP三极管或NPN三极管的节点电连接。
由于采用上述结构,所述误差放大器不仅可以将静电泄放器件ESDNMOS与动态侦测电路隔离开,减小尺寸较大的静电泄放器件ESDNMOS的栅电容对动态侦测电路中电容值选取的影响,还利用误差放大器的参考电压Vref来控制对静电泄放器件ESDNMOS的栅极电容的充电或放电,从而控制静电泄放器件ESDNMOS的栅极电压,改善各叉指导通均匀性。
本发明不仅可以灵活设置参考电压Vref,而且对于动态侦测电路的电阻R和电容C可以有很多组合。在版图布局时,电阻R和电容C的位置摆放也可以更加灵活。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是现有的由电阻电容组成的动态侦测静电保护电路图;
图2是现有的由电阻电容、反相器组成的动态侦测静电保护电路图;
图3是本发明的动态侦测静电保护电路实施例一的电路图;
图4是本发明的动态侦测静电保护电路实施例二的电路图;
图5是本发明的动态侦测静电保护电路实施例三的电路图;
图6是本发明的动态侦测静电保护电路实施例四的电路图;
图7是本发明的动态侦测静电保护电路实施例五的电路图;
图8是本发明的动态侦测静电保护电路实施例六的电路图;
图9是本发明的动态侦测静电保护电路实施例七的电路图;
图10是本发明的动态侦测静电保护电路实施例八的电路图;
图11是本发明的动态侦测静电保护电路实施例九的电路图;
图12是本发明的动态侦测静电保护电路实施例十的电路图。
具体实施方式
本发明利用误差放大器不仅可以将静电泄放器件ESDNMOS与动态侦测电路隔离开,减小尺寸较大的静电泄放器件ESDNMOS的栅电容对动态侦测电路中电容值选取的影响,还利用误差放大器的参考电压Vref来控制对静电泄放器件ESDNMOS的栅极电容的充电或放电,从而控制静电泄放器件ESDNMOS的栅极电压,改善各叉指导通均匀性。
本发明不仅可以灵活设置参考电压Vref,而且对于动态侦测电路的电阻R和电容C可以有很多组合。在版图布局时,电阻R和电容C的位置摆放也可以更加灵活。下面结合实施例进行具体说明:
实施例一
如图3所示,本发明的动态侦测静电保护电路结构,包括并联接在静电端和接地端之间的动态侦测电路、中间隔离电路、静电泄放电路。所述动态侦测电路由电阻R和电容C串接组成。所述中间隔离电路用于隔离动态侦测电路和静电泄放电路,并驱动静电泄放电路。所述静电泄放电路由ESD NMOS管构成。所述中间隔离电路由误差放大器构成,该误差放大器的输出端与静电泄放电路的ESD NMOS管栅极电连接;误差放大器的反相输入端与动态侦测电路的电阻R和电容C的节点连接,误差放大器的正相输入端接参考电压Vref。利用误差放大器的参考电压Vref来控制对静电泄放器件ESD NMOS管的栅极电容进行充电或放电。
当静电脉冲到来时,电容C将误差放大器的输入负端耦合到低于参考电压Vref时,误差放大器的输出端将静电泄放器件ESD NMOS管的栅极拉高到一定电压,从而降低静电泄放器件ESD NMOS管的触发电压,同时提高其静电泄放时的导通均匀性。
实施例二
参见图4所示,它与图3所示实施例一的电路区别在于,误差放大器的正相输入端与动态侦测电路的电阻R和电容C的节点连接,误差放大器的反相输入端接参考电压Vref。利用误差放大器的参考电压Vref来控制对静电泄放器件ESD NMOS管的栅极电容进行充电或放电。
当静电脉冲到来时,电容C将误差放大器的正相输入端耦合到高于参考电压Vref时,误差放大器的输出端将静电泄放器件ESD NMOS管的栅极拉高到一定电压,从而降低静电泄放器件ESD NMOS管的触发电压,同时提高其静电泄放时的导通均匀性。
实施例三
参见图5,它与图3所示实施例一的电路区别在于,所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻R1、齐纳二极管Zener形成,误差放大器的正相输入端与电阻R1、齐纳二极管Zener的节点电连接。
当静电脉冲到来时,电容C将误差放大器的反相输入耦合到低于齐纳二极管Zener电压时,误差放大器的输出端将静电泄放器件ESD NMOS管的栅极拉高到一定电压,从而降低静电泄放器件ESD NMOS管的触发电压,同时提高其静电泄放时的导通均匀性。
实施例四
参见图6,它与图4所示实施例二的电路区别在于,所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻R1、齐纳二极管Zener形成,误差放大器的反相输入端与电阻R1、齐纳二极管Zener的节点电连接。
当静电脉冲到来时,电容C将误差放大器的正相输入端耦合到高于齐纳二极管Zener的电压时,误差放大器的输出端将静电泄放器件ESD NMOS管的栅极拉高到一定电压,从而降低静电泄放器件ESD NMOS管的触发电压,同时提高其静电泄放时的导通均匀性。
实施例五
参见图7,它与图3所示实施例一的电路区别在于,所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻R1、PNP三极管形成,误差放大器的正相输入端与电阻R1、PNP三极管的节点电连接。
当静电脉冲到来时,电容C将误差放大器的反相输入端耦合到低于PNP三极管的发射极-基极电压时,误差放大器的输出端将静电泄放器件ESD NMOS管的栅极拉高到一定电压,从而降低静电泄放器件ESD NMOS管的触发电压,同时提高其静电泄放时的导通均匀性。
实施例六
参见图8,它与图4所示实施例二的电路区别在于,所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻R1、PNP三极管,误差放大器的反相输入端与电阻R1、PNP三极管的节点电连接。
当静电脉冲到来时,电容C将误差放大器的正相输入端耦合到高于PNP三极管的发射极-基极电压时,误差放大器的输出端将静电泄放器件ESD NMOS管的栅极拉高到一定电压,从而降低静电泄放器件ESD NMOS管的触发电压,同时提高其静电泄放时的导通均匀性。
实施例七
参见图9,它与图3所示实施例一的电路区别在于,所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻R1、NPN三极管形成,误差放大器的正相输入端与电阻R1、NPN三极管的节点电连接。
当静电脉冲到来时,电容C将误差放大器的反相输入端耦合到低于NPN三极管的基极-发射极电压时,误差放大器的输出端将静电泄放器件ESD NMOS管的栅极拉高到一定电压,从而降低静电泄放器件ESD NMOS管的触发电压,同时提高其静电泄放时的导通均匀性。
实施例八
参见图10,它与图4所示实施例二的电路区别在于,所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻R1、NPN三极管形成,误差放大器的反相输入端与电阻R1、NPN三极管的节点电连接。
当静电脉冲到来时,电容C将误差放大器的正相输入端耦合到高于NPN三极管的基极-发射极电压时,误差放大器的输出端将静电泄放器件ESD NMOS管的栅极拉高到一定电压,从而降低静电泄放器件ESD NMOS管的触发电压,同时提高其静电泄放时的导通均匀性。
实施例九
参见图11,它与图3所示实施例一的电路区别在于,所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻R1、普通二极管Diode形成,误差放大器的正相输入端与电阻R1、普通二极管Diode的节点电连接。
当静电脉冲到来时,电容C将误差放大器的反相输入端耦合到低于普通二极管Diode的正向导通电压时,误差放大器的输出端将静电泄放器件ESD NMOS管的栅极拉高到一定电压,从而降低静电泄放器件ESD NMOS管的触发电压,同时提高其静电泄放时的导通均匀性。
实施例十
参见图12,它与图4所示实施例二的电路区别在于,所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻R1、普通二极管Diode形成,误差放大器的反相输入端与电阻R1、普通二极管Diode的节点电连接。
当静电脉冲到来时,电容C将误差放大器的正相输入端耦合到高于普通二极管Diode的正向导通电压时,误差放大器的输出端将静电泄放器件ESD NMOS管的栅极拉高到一定电压,从而降低静电泄放器件ESD NMOS管的触发电压,同时提高其静电泄放时的导通均匀性。