CN1460203A - 侦测集成电路受到非所欲的破坏的电路布置及方法 - Google Patents

侦测集成电路受到非所欲的破坏的电路布置及方法 Download PDF

Info

Publication number
CN1460203A
CN1460203A CN01815463A CN01815463A CN1460203A CN 1460203 A CN1460203 A CN 1460203A CN 01815463 A CN01815463 A CN 01815463A CN 01815463 A CN01815463 A CN 01815463A CN 1460203 A CN1460203 A CN 1460203A
Authority
CN
China
Prior art keywords
circuit
signal
signal line
double lead
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01815463A
Other languages
English (en)
Other versions
CN1199092C (zh
Inventor
B·加梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1460203A publication Critical patent/CN1460203A/zh
Application granted granted Critical
Publication of CN1199092C publication Critical patent/CN1199092C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dc Digital Transmission (AREA)
  • Noise Elimination (AREA)

Abstract

本发明提出一种用来侦测集成电路是否受到非所欲的破坏的电路布置，此种电路布置具有一个发出时钟脉冲信号的信号线路及至少一组用来将位编码的双引线，而且此信号线路及至少一组双引线系位于集成电路的第一个电路功能块及第二个电路功能块之间。此信号线路及至少一组双引线与一个检波电路连接，此检波电路会依据信号线路及至少一组双引线的信号改变集成电路的作用流程。这个检波电路也可以被用来侦测集成电路的制造错误。

Description

侦测集成电路受到非所欲的破坏的电路布置及方法
技术领域
本发明系一种用来侦测集成电路受到非所欲的破坏的电路布置。此处所述集成电路具有一条发出时钟脉冲信号的信号线路，以及至少一组用来编码位用的双引线，而且此信号线路及至少一组双引线系错接在集成电路的第一个电路功能块和第二个电路功能块之间。
背景技术
许多电路(例如用在微处理器、安全凭证、或是其它数据处理单元的电路)都需要经过特殊的安全处理，使其对防止物理性的破坏及数据被监听都能达到很高的安全水准。在以“逆转工程技术”(Reverse Engineering)对集成电路进行分析时，是可能会对集成电路造成此类的物理性破坏的。这种分析对集成电路的分析功能的作用方式，以及教据处理功能的作用方式或流程都可能造成影响。
目前在实务上已经有多种至少能够增加此类分析的困难度的方法。
例如一种已知的方法是利用一种所谓的“防护罩”(shield)将集成电路覆盖住。这种防护罩是由至少两道位于集成电路上方、且通常是矩形曲线状的线路所构成。如果一个数据分析电路侦测到这些线路发生断路或短路，便会将集成电路转换到一个安全状态。此种安全状态可能是启动一个复位(Reset)动作，或是消除记忆内容。
另外一种已知的方法可以侦测到罩在集成电路上的塑料外壳是否被移除。当塑料外壳被移除时，发生在两条导线路径之间的电容变化会被侦测到。为了具备这种侦测功能，需在塑料外壳内设置许多个传感器。
还有另外一种已知的方法是侦测覆盖在芯片表面上的一个钝化层是否被移除。
为了防止密码分析性破坏的发生，应用在高安全性要求领域的集成电路通常是以一种已知的“Dual-Rail with Precharge”电路技术来制造。使用这种技术时，每一个位都要用两条补偿线路来编码。在第一个时钟脉冲阶段，即所谓的“预先充电阶段”(Precharge Phase)，这两条补偿线路会波预先充电(逻辑1或高)，这样先前储存的数据就会被清除。在第二个时钟脉冲阶段，即所谓的“计值阶段”(Precharge Phase)，这两条补偿线路中的一条会被放电(逻辑0或低)，并在下一个时钟脉冲边沿被计算求值。
以上所有侦测方法的目的均在于防止对集成电路导线路径的存取动作。一旦这种防护措施被跨过，经由集成电路导线路径传送的数据就有可能受到分析或处理。例如经由施加一个电压或是将线路完全分开等方式都可能使数据受到分析的情况出现。
发明内容
本发明的目的是提出一种侦测集成电路受到非所欲的破坏的电路布置及方法，也就是提出一种更好的保护集成电路的方法。
具有本发明的权利要求1的特征的电路布置及具有本发明的权利要求4的特征的方法即可达到本发明的目的。从属于权利要求1及4的其它权利要求均为本发明之电路布置及方法的其它有利实施方式。
集成电路使用前述的“Dual-Rail with Precharge”电路技术，也就是说以两条双引线对一个位进行来编码。因此集成电路会具有许多双引线。本发明的采取的方式是，有一条发出时钟脉冲信号的脉冲线路及至少一组与检波电路连接的双引线，这个检波电路会依据信号线路及至少一组双引线传来的信号改变集成电路的作用流程。
另外有两种可行方式，一种是使至少一组双引线的每一条线路均直接与检波电路连接，另外一种是使双引线经由一多路转换器与检波电路连接。但不论是采用这两种可行方式中的那一种，信号线路均与检波电路连接。
本发明的电路布置是使“Dual-Rail with Precharge”电路技术的5种有效状态相对应于5种禁止状态的有效逻辑状态。一旦检波电路侦测到这些状态，在必要时就可以改变集成电路的作用流程。
除了侦测禁止状态，以确保受保护的电路在运转时不致受到物理性的破坏(例如受到探测针、FIB“Focued Ion Beam”、光处理、温度处理、电压处理的破坏)外，本发明的电路布置在制造测试阶段(也就是电路的自我测试阶段)就可以开始运转，以便侦测出如Stuck-At-One、Stuck-At-Zero等制造错误。由于假定在集成电路的制造过程中并未受到物理性的破坏，因此当双引线出现无效值即表示集成电路发生功能错误，例如短路。
由于只需要另外增加一个由双引线及发出时钟脉冲信号的信号线路构成的检波电路，因此本发明的电路布置的一个优点是构造方式极为简单。
下面以一个实际的操作过程说明本发明之电路布置的作用方式。
在信号线路处于第一个信号值的情况下，一组双引线的两条线路会受到相同信号电平的侦测。在信号线路处于第二个信号值的情况下，一组双引线的两条线路会受到不同信号电平的侦测，当侦测结果与预期的值不同时，集成电路的作用流程就会彼改变。
换句话说，在出现5种禁止状态(本文后面会详细说明这5种状态)中的任何一种的情况下，就会引起集成电路的一种作用流程。本发明的方法是用来监控双引线的两条线路的充电状态(信号电平)，这个监控禁止状态的动作可以利用一张状态表或有效表的方式来呈现。由于以电路技术来制作有效表属于一种标准程序，因此不在此作一详细的说明。
理论上可自由选择将预充电阶段设定为第一个信号值逻辑0或逻辑1。
最好是将预充电阶段定为信号线路的第一个信号值逻辑0。在此情况下，状态表就具有和“Dual-Rail with Precharge”电路技术相同的一般进行方式。
当信号线路为第一个信号值时，双引线的两条线路的信号电平均为逻辑0或均为逻辑1。经由这两种状态中的任一种状态均可确定一有效的“预充电”。剩下的其它3种状态则定义禁止状态。
同样的，信号线路的第二个信号值为逻辑1或逻辑0。因此原则上第二个信号值会与信号线路的第一个信号值互补。
当信号线路为第二个信号值时，双引线的第一条线路的信号值为逻辑0或逻辑1，而第二条线略的信号电平则为逻辑1或逻辑0，因此二者是互补的。
因此当出现在双引线的两条线路上的信号线路的第二个信号值相同时，就会出现禁止状态。因这种方式所产生的禁止状态共有5种。
附图说明
下面配合附图对本发明的作用方式做进一的说明：
图1：本发明之电路布置的第一种实施方式。
图2：本发明之电路布置的第二种实施方式。
图3：信号线路及两条双引线的信号变化曲线。
图4-7：4张状态表。
图1显示本发明之侦测集成电路受到非所欲的破坏的电路布置的第一种实0方式。图1中的集成电路分为电路功能块A和电路功能块B，介于二个功能块之间为导线路径(1-5)。导线路径(1)代表发出时钟脉冲信号的信号线路“时钟”。导线路径(2-4)则分别代表两组引线的线路(L1.1，L2.1)及(L1.n，L2.n)。因此这种实施方式可以在电路功能块A和电路功能块B之传输二位。这种实施方式并不仅限于只能有两组双引线，理论上在电路功能块A和电路功能块B之间可以设置任意数量的双引线。
按照本发明的方式，导线路径的监控是由检波电路(11)负责。如导线路径(6-10)所示，介于电路功能块A和电路功能块B之间的信号线路(1-5)均与检波电路(11)连接。当禁止状态出现时，检波电路(11)可以经由线路(12)发出警报，这样集成电路就可以被重新起动，或是使重要的安全数据被清除。
另外还可以经由信号线路(13)选择将检波电路(11)打开或关闭。
在图1所示的第一种实施方式中，信号线路(1-5)均直接与检波电路(11)连接。而在图2所示的第二种实施方式中，只有发出时钟脉冲信号的信号线路(1)经由信号线路(6)直接与检波电路(11)连接。双引线线路(L1.1，L2.1)及双引线(L1.n，L2.n)是经由一个多路转换器(14)与检波电路(11)连接。
图1的方式可以同时检查所有的双引线，图2的方式则是按顺序依次检查每一个禁止状态。由于多路转换器作用方式早已为业界所熟悉，因此在此无需详细说明多路转换器的作用方式。
图4-7的状态表有助于对本发明的电路布置的了解。状态表上第1行的数字代表可能出现的禁止状态。状态表上第2-4行的数字代表信号线路”时钟”及一组双引线的两条线路(在本例中为L1.k及L2.k)可能出现的状态。此处之虚拟参量k代表双引线1-n。状态表上最后一行的内容为受检波电路(11)监控的逻辑值。
在前面4个状态(状态编号1-4)期间，信号线路“时钟”处于所谓的预充电阶段。在这个阶段双引线的两条线路(L1.k，L2.k)必须具有相同的信号值。在图4及图6中，这种情况是出现在线路(L1.k，L2.k)的值均为逻辑1的时候；在图5及图7中，这种情况是出现在线路(L1.k，L2.k)的值均为逻辑0的时候。
在所谓的“计值阶段”(状态编号5-8)线路(L1.k，L2.k)不能具有相同的充电状态，否则即代表集成电路有错误或受到破坏。可以选择将状态编号(6)的逻辑值指定为逻辑0或逻辑1，而与此相应的状态编号(6)的逻辑值就会是逻辑1或逻辑0，也就是说状态编号(6)的逻辑值与状态编号(1)的逻辑值是互补关系。
由于预充电阶段是在信号线路“时钟”的逻辑值为0的时候被执行，因此将图4及图5的状态表应用于本发明的侦测方法是十分有利的。当然也可以如图6及图7的方式将执行预充电阶段的逻辑值设定为1，计值阶段的逻辑值设定为0。
图3显示信号线路“时钟”、第一组双引线的两条线路(L1.1，L1.2)、以及第二组双引线的两条线路(L1.n，L2.n)的信号变化曲线的一个例子。为了检查是否有出现禁止状态，也就是检查集成电路是否有错误或受到破坏，必须将信号线路的信号及一组双引线的信号作一比较。图3显示的信号变化曲线是根据状态表(4)计算出来的。从图3可看出，由于第二条线路(L2.1)在“预充电阶段”具有不同的信号值，因此第一组双引线在信号线路“时钟”的第一个信号值期间(脉冲阶段T0)就已经有一个错误存在。由于脉冲阶段(T7)及脉冲阶段(T9)，第一组双引线的两条线路的信号状态均具有相同的充电状态，而根据图4的状态表是禁止这种情况出现的，因此在“计值阶段”期间的脉冲阶段(T7)及脉冲阶段(T9)也各有一个错误存在。其它错误则出现在脉冲阶段(T10)。
从图3可看出，在与图4的状态表比较后发现，第n组双引线的信号变化曲线不存在任何错误。

Claims (8)

1.一种用于侦测集成电路(A，B)是否受到非所欲的破坏的电路布置，此种电路布置具有：
-一个发出时钟脉冲信号的信号线路(1)，
-至少一组来将位编码的双引线(2，3；4，5)，
并且，所述信号线路(1)及所述至少一组双引线(2，3；4，5)位于集成电路的第一个电路功能块(A)及第二个电路功能块(B)之间，此种电路布置的特征在于：所述信号线路(1)及所述至少一组双引线(2，3；4，5)与一个检波电路(11)连接，这个检波电路(11)依据所述信号线路(1)及所述至少一组双引线(2，3；4，5)的信号改变所述集成电路的作用流程。
2.如权利要求1所述的电路布置，其特征在于：所述至少一组双引线(2，3；4，5)的每一条线路均直接与检波电路(11)连接。
3.如权利要求1所述的电路布置，其特征在于：所述双引线(2，3；4，5)经由一个多路转换器与检波电路连接。
4.一种用于侦测集成电路是否受到非所欲的破坏的方法，为了传输由此种方法所侦测的集成电路，在其第一个电路功能块及第二个电路功能块之间具有一组双引线(2，3；4，5)及发出时钟脉冲信号的信号线路(1)，所述方法的特征在于：
a)在信号线路(1)处于第一个信号值的情况下，一组双引线(2，3；4，5)的两条线路会受到相同信号电平的侦测；
b)在信号线路(1)处于第二个信号值的情况下，一组双引线(2，3；4，5)的两条线路会受到不同信号电平的侦测，
当步骤a)及/或步骤b)的侦测结果与预期的值不同时，集成电路的作用流程就会被改变。
5.如权利要求4所述的方法，其特征在于：所述信号线路(1)的第一个信号值为逻辑0或逻辑1。
6.如权利要求5所述的方法，其特征在于：所述双引线(2，3；4，5)的两条线路的信号电平均为逻辑0或逻辑1。
7.如权利要求4至6的其中任一项所述的方法，其特征在于：所述信号线路(1)的第二个信号值为逻辑1或逻辑0。
8.如权利要求7所述的方法，其特征在于：所述一组双引线(2，3；4，5)的第一条线路的信号电平为逻辑0或逻辑1，而第二条线路的信号电平为逻辑1或逻辑0。
CNB018154638A 2000-09-11 2001-08-30 侦测集成电路受到非所欲的破坏的电路及方法 Expired - Lifetime CN1199092C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10044837.2 2000-09-11
DE10044837A DE10044837C1 (de) 2000-09-11 2000-09-11 Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung

Publications (2)

Publication Number Publication Date
CN1460203A true CN1460203A (zh) 2003-12-03
CN1199092C CN1199092C (zh) 2005-04-27

Family

ID=7655776

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018154638A Expired - Lifetime CN1199092C (zh) 2000-09-11 2001-08-30 侦测集成电路受到非所欲的破坏的电路及方法

Country Status (13)

Country Link
US (1) US7106091B2 (zh)
EP (1) EP1334416B1 (zh)
JP (1) JP4094944B2 (zh)
KR (1) KR100508891B1 (zh)
CN (1) CN1199092C (zh)
AT (1) ATE293806T1 (zh)
BR (1) BR0113810A (zh)
DE (2) DE10044837C1 (zh)
MX (1) MXPA03002064A (zh)
RU (1) RU2251724C2 (zh)
TW (1) TW539935B (zh)
UA (1) UA72342C2 (zh)
WO (1) WO2002021241A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996125A (zh) * 2009-08-12 2011-03-30 意法半导体(胡希)公司 电子电路的活动性监测
CN101636662B (zh) * 2007-03-06 2012-10-10 罗伯特·博世有限公司 在集成电路内确定信号路径的不对称信号延迟的方法
CN103400078A (zh) * 2012-11-29 2013-11-20 深圳市新国都技术股份有限公司 一种电子设备的数据信息保护方法及其保护电路

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10155802B4 (de) * 2001-11-14 2006-03-02 Infineon Technologies Ag Halbleiterchip mit FIB-Schutz
DE10221657A1 (de) * 2002-05-15 2003-11-27 Infineon Technologies Ag Informationsmatrix
DE10254658A1 (de) * 2002-11-22 2004-06-03 Philips Intellectual Property & Standards Gmbh Mikrocontroller und zugeordnetes Verfahren zum Abarbeiten der Programmierung des Mikrocontrollers
DE10324049B4 (de) * 2003-05-27 2006-10-26 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Betreiben der integrierten Schaltung
DE10345240A1 (de) * 2003-09-29 2005-05-04 Infineon Technologies Ag Integrierte Schaltung mit Strahlungssensoranordnung
DE10347301B4 (de) 2003-10-08 2007-12-13 Infineon Technologies Ag Schaltung mit einem Bus mit mehreren Empfängern
FR2865828A1 (fr) * 2004-01-29 2005-08-05 St Microelectronics Sa Procede de securisation du mode de test d'un circuit integre par detection d'intrusion
FR2865827A1 (fr) * 2004-01-29 2005-08-05 St Microelectronics Sa Securisation du mode de test d'un circuit integre
ATE453145T1 (de) * 2004-02-24 2010-01-15 Nxp Bv Verfahren und einrichtung zum schützen einer integrierten schaltung mittels einbrucherkennung durch monte-carlo-analyse
DE102004014435A1 (de) * 2004-03-24 2005-11-17 Siemens Ag Anordnung mit einem integrierten Schaltkreis
DE102004020576B4 (de) * 2004-04-27 2007-03-15 Infineon Technologies Ag Datenverarbeitungsvorrichtung mit schaltbarer Ladungsneutralität und Verfahren zum Betreiben einer Dual-Rail-Schaltungskomponente
JP4815141B2 (ja) * 2005-03-29 2011-11-16 富士通株式会社 回路異常動作検出システム
FR2885417A1 (fr) * 2005-05-04 2006-11-10 St Microelectronics Sa Circuit integre comportant un mode de test securise par detection de l'etat chaine des cellules configurables du circuit integre
FR2888330B1 (fr) * 2005-07-08 2007-10-05 St Microelectronics Sa Circuit integre comportant un mode de test securise par detection de l'etat d'un signal de commande
US7577886B2 (en) 2005-07-08 2009-08-18 Stmicroelectronics, Sa Method for testing an electronic circuit comprising a test mode secured by the use of a signature, and associated electronic circuit
DE102005037357B3 (de) * 2005-08-08 2007-02-01 Infineon Technologies Ag Logikschaltung und Verfahren zum Berechnen eines maskierten Ergebnisoperanden
US7881465B2 (en) * 2005-08-08 2011-02-01 Infineon Technologies Ag Circuit and method for calculating a logic combination of two encrypted input operands
DE102005042790B4 (de) 2005-09-08 2010-11-18 Infineon Technologies Ag Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen
FR2897439A1 (fr) * 2006-02-15 2007-08-17 St Microelectronics Sa Circuit elelctronique comprenant un mode de test securise par l'utilisation d'un identifiant, et procede associe
KR101299602B1 (ko) 2007-03-27 2013-08-26 삼성전자주식회사 리버스 엔지니어링을 보호하는 집적회로
US8188860B2 (en) 2007-10-22 2012-05-29 Infineon Technologies Ag Secure sensor/actuator systems
US8195995B2 (en) 2008-07-02 2012-06-05 Infineon Technologies Ag Integrated circuit and method of protecting a circuit part of an integrated circuit
DE102008036422A1 (de) * 2008-08-05 2010-02-11 Infineon Technologies Ag Halbleiter-Chip mit Prüfeinrichtung
FR2935059B1 (fr) * 2008-08-12 2012-05-11 Groupe Des Ecoles De Telecommunications Get Ecole Nationale Superieure Des Telecommunications Enst Procede de detection d'anomalies dans un circuit de cryptographie protege par logique differentielle et circuit mettant en oeuvre un tel procede
FR2938953B1 (fr) * 2008-11-21 2011-03-11 Innova Card Dispositif de protection d'un boitier de circuit integre electronique contre les intrusions par voie physique ou chimique.
US8874926B1 (en) * 2012-03-08 2014-10-28 Sandia Corporation Increasing security in inter-chip communication
JP5954872B2 (ja) * 2012-09-20 2016-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
US9397666B2 (en) * 2014-07-22 2016-07-19 Winbond Electronics Corporation Fault protection for clock tree circuitry
EP2983102A1 (en) 2014-08-07 2016-02-10 EM Microelectronic-Marin SA Integrated circuit with distributed clock tampering detectors
EP3147830B1 (en) 2015-09-23 2020-11-18 Nxp B.V. Protecting an integrated circuit
FR3054344B1 (fr) * 2016-07-25 2018-09-07 Tiempo Circuit integre protege.
US10547461B2 (en) 2017-03-07 2020-01-28 Nxp B.V. Method and apparatus for binding stacked die using a physically unclonable function
US10839109B2 (en) 2018-11-14 2020-11-17 Massachusetts Institute Of Technology Integrated circuit (IC) portholes and related techniques

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
US5027397A (en) 1989-09-12 1991-06-25 International Business Machines Corporation Data protection by detection of intrusion into electronic assemblies
JPH0438793A (ja) * 1990-06-04 1992-02-07 Toshiba Corp データ転送制御回路およびこれを用いたダイナミック型半導体記憶装置
RU2106686C1 (ru) 1993-06-24 1998-03-10 Владимир Владимирович Волга Способ защиты от обращений к памяти эвм посторонних пользователей и устройство для его осуществления
US5377264A (en) * 1993-12-09 1994-12-27 Pitney Bowes Inc. Memory access protection circuit with encryption key
US5825878A (en) * 1996-09-20 1998-10-20 Vlsi Technology, Inc. Secure memory management unit for microprocessor
US5861662A (en) 1997-02-24 1999-01-19 General Instrument Corporation Anti-tamper bond wire shield for an integrated circuit
US6381692B1 (en) * 1997-07-16 2002-04-30 California Institute Of Technology Pipelined asynchronous processing
JP2002529928A (ja) 1998-11-05 2002-09-10 インフィネオン テクノロジース アクチエンゲゼルシャフト Ｉｃ集積回路用保護回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636662B (zh) * 2007-03-06 2012-10-10 罗伯特·博世有限公司 在集成电路内确定信号路径的不对称信号延迟的方法
CN101996125A (zh) * 2009-08-12 2011-03-30 意法半导体(胡希)公司 电子电路的活动性监测
CN101996125B (zh) * 2009-08-12 2015-10-14 意法半导体(鲁塞)公司 电子电路的活动性监测
CN103400078A (zh) * 2012-11-29 2013-11-20 深圳市新国都技术股份有限公司 一种电子设备的数据信息保护方法及其保护电路
WO2014082477A1 (zh) * 2012-11-29 2014-06-05 深圳市新国都技术股份有限公司 一种电子设备的数据信息保护方法及其保护电路
CN103400078B (zh) * 2012-11-29 2016-12-28 深圳市新国都技术股份有限公司 一种电子设备的数据信息保护方法及其保护电路
US9772922B2 (en) 2012-11-29 2017-09-26 Shenzhen Xinguodu Technology Co., Ltd. Protection method for data information about electronic device and protection circuit therefor

Also Published As

Publication number Publication date
JP4094944B2 (ja) 2008-06-04
TW539935B (en) 2003-07-01
BR0113810A (pt) 2004-01-13
US20030218475A1 (en) 2003-11-27
US7106091B2 (en) 2006-09-12
MXPA03002064A (es) 2003-10-06
RU2251724C2 (ru) 2005-05-10
EP1334416A2 (de) 2003-08-13
WO2002021241A3 (de) 2003-06-05
JP2004508630A (ja) 2004-03-18
CN1199092C (zh) 2005-04-27
KR20030032016A (ko) 2003-04-23
UA72342C2 (en) 2005-02-15
ATE293806T1 (de) 2005-05-15
DE10044837C1 (de) 2001-09-13
KR100508891B1 (ko) 2005-08-18
EP1334416B1 (de) 2005-04-20
DE50105977D1 (de) 2005-05-25
WO2002021241A2 (de) 2002-03-14

Similar Documents

Publication Publication Date Title
CN1199092C (zh) 侦测集成电路受到非所欲的破坏的电路及方法
EP1053518B1 (de) Schutzschaltung für eine integrierte schaltung
CN101647234B (zh) 用于安全的周期性传输待传输的处理数据的方法及系统
DE102012109665A1 (de) Manipulationserkennungsmaßnahmen zum Abschecken physischer Angriffe auf ein Sicherheits-ASIC
CN107271921A (zh) 一种电流采集方法、装置、电池管理系统及电动汽车
CN1245311A (zh) 用于保护秘密信息免遭分析破解的系统和程序
CN1737787A (zh) 总线耦合安全相关过程的方法和设备
JP2004507112A (ja) 基板内に形成された集積回路を保護するデバイス
DE102006001873A1 (de) Vorrichtung und Verfahren zum Überprüfen einer Fehlererkennungsfunktionaltität einer Speicherschaltung
CN105629154A (zh) 一种实现芯片顶层金属覆盖电路测试的方法及装置
JP2021518304A (ja) 車両用センサ装置およびセンサを監視する方法
JP6480498B2 (ja) 測定データメモリを備えた光電センサ及びメモリテスト方法
US20060090211A1 (en) Circuit arrangement and method for protecting electronic components against illicit manipulation
US7299154B1 (en) Method and apparatus for fast disturbance detection and classification
EP2780938A2 (en) Active shield with electrically configurable interconnections
CN1273704A (zh) 监视开关设备状态参数的方法及所属装置
CN107453759A (zh) 安全编码系统中数据延时发送安全处理方法
CN1430153A (zh) 用于保护电路数字部分的方法和设备
CN106716387A (zh) 存储器诊断电路
CN1103965C (zh) 半导体集成电路的监视电路
CN1043822C (zh) 袖珍故障保险接口及包含该接口的表决模块
CN110391187A (zh) 一种芯片的防攻击保护结构
CN1540525A (zh) 在集成电路卡中的安全保护装置
US20230094807A1 (en) Techniques for detecting an intrusion into a bus system
CN2613828Y (zh) 在集成电路卡中的安全保护装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050427

CX01 Expiry of patent term