CN1153111C - 防干扰操作的集成电路 - Google Patents
防干扰操作的集成电路 Download PDFInfo
- Publication number
- CN1153111C CN1153111C CNB008056080A CN00805608A CN1153111C CN 1153111 C CN1153111 C CN 1153111C CN B008056080 A CNB008056080 A CN B008056080A CN 00805608 A CN00805608 A CN 00805608A CN 1153111 C CN1153111 C CN 1153111C
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- network
- node
- theoretical value
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000284 extract Substances 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000009545 invasion Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/86—Secure or tamper-resistant housings
- G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Storage Device Security (AREA)
- Logic Circuits (AREA)
- Medicines Containing Material From Animals Or Micro-Organisms (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种集成电路，其中，具有需保护信息的电路由一个屏蔽层进行覆盖，而在该屏蔽层内构造了具有许多节点的网络。所述节点的一部分被连接到用于理论值-实际值比较的装置上。利用该装置并根据每个节点的特征输出电流进行检验。如果与该特征输出电流有偏差，则导致改变所述电路中所存储的、需要防止被干扰操作或分析的信息。
Description
本发明涉及一种集成电路，尤其是一种即便在使用现代分析和干扰设备时也能确保可靠地防止分析和干扰操作的集成电路。
近来，保护集成电路不被分析和干扰操作的意义越来越大。对此，需要防止集成电路中所包含的信息不被非法的第三方分析和改变。在本申请的范围内，概念“信息”应理解为其最宽的意义，譬如它可以包括数据、软件程序、控制线及其类似物等等。
迄今为止，保护紧要信息不被分析和干扰操作的普通方法在于，把该信息引入到所述集成电路的尽可能低的层中。利用这种方式至少可以防止对电路图进行光学分析。
另外，在上一层中利用电路所含的导线对隐藏在低层中的信息进行覆盖，这也是较普遍的。但很难全面和一致地实现这种覆盖。此外，利用诸如FIB等现代设备可以拿掉为覆盖所使用的导线，并对其进行重新连接，使得它们再也不能阻止故意的分析和干扰操作。如果在上一层中装设一个固有的、只为屏蔽紧要信息而采用的布线层，那么就能实现更好地保护。利用这种方式可以一致地掩藏载有信息的层。但还是有个问题，即利用诸如FIB等现代装配可以对该布线层进行干扰操作，并由此可能使其完全或部分地丧失保护作用。
因此本发明的任务在于提供一种集成电路，即便在使用现代分析或干扰工具的情况下，所述的集成电路也能够确保可靠地保护所述集成电路内所包含的信息。
该任务的解决方案由以下的集成电路来完成：
具体地讲，本发明涉及一种集成电路，它具有第一层，在其中构造了具有需保护信息的电路。该第一层在下文也被称作为信息层。此集成电路譬如可以构造在一种半导体芯片之内。在此，概念“层”不必理解成它是一种绝对平坦的平面。所述的集成电路另外还包括至少一个第二层，该第二层从可以从所述集成电路的外部达到所述信息层的一侧覆盖了所述的第一层。在下文被称为网络层的该第二层中构造了一个具有许多节点的网络。该网络被连接在至少一个电流源上。根据本发明，所述网络层的至少一部分节点被连接到一个装置上，以便对各个节点所传输的电流进行理论值-实际值比较。同时，如此来构造所述的网络，使得当从至少一个电流源向所述的网络馈入输入电流时，可以在与所述理论值-实际值比较装置相连的每个节点上生成并从此提取一个特征输出电流。如此来构造所述的理论值-实际值比较装置，使得当所述比较装置确定出与相应节点的特征输出电流存在偏差时，便促使改变所述第一层的电路中所存储的信息。其中所述用于传送输入信号值的至少一个电流源被连接到至少一个用于为相应节点计算期望输出信号的计算装置上，且所述的至少一个计算装置被连接在所述用于理论值-实际值比较的装置上。
因此在本发明的集成电路中，同样也采用了一个位于管理需保护信息的层之上的单独屏蔽层，这与现有技术是一样的。但与现有技术不同的是，在该屏蔽层中构造了一个网络，其节点至少部分地通过所述的理论值-实际值比较装置被连接到位于其下边的信息层的电路上。由至少一个电流源向该网络馈入输入电流，该电流流过所述的网络，并在各个节点上产生每个节点特有的输出电流。在与所述理论值-实际值比较装置相连的节点上提取该特征输出电流，然后利用该理论值-实际值比较装置检验每次提取的特征输出电流是否与各节点的期望输出电流相一致。如果不一致，则促使改变所述第一层的电路中所存储的信息。
如果为干扰操作或分析的目的而从外边入侵到所述的网络中，则会确定出理论值与实际值有偏差。通过本发明的网络层构造及其相互连接，这种来自外部的入侵总是会导致多个节点处的值发生改变。在尝试分析该电路时必须考虑和校正所述的复杂改变。由于所导致的改变太多，所以这在实际中是不可能的。因此，本发明的集成电路卓有成效地防止了分析和干扰操作。
优选地，如此来构造本发明集成电路的网络，使得在所述节点之间布置许多电阻和/或电容和/或电感。利用这种方式可以实现：根据由至少一个电流源产生的输入电流经哪个路径流过所述的网络以及它已流经哪些电阻、电容或电感来从每个节点上获得不同的节点特征输出电流。
在构造于半导体芯片内的集成电路中，可以优选地通过对半导体材料层进行掺杂来制造所述的网络。在此可以有利地采用多晶硅。此处的电阻值譬如可以通过所注入的材料的类型和/或浓度来控制。
尤其优选的是，所述的掺杂作为n掺杂中的n或p掺杂中的p来实现。于是，所产生的网络结构的区别只在于包围它们的平面的掺杂浓度。因此非常难以检测所述的网络。实际上也排除了对网络的光学分析，因为对于可能的干扰操作来说，识别接触点将变得非常困难。
根据本发明的一种优选实施方案，为了进一步加大需保护信息的分析和干扰操作难度，所述的电流源包括一种信号发生器，用于向所述的网络馈入变化的输入信号。输入信号的改变譬如可以是电流强度随时间进行变化。
尤其有利的是，所述至少一个电流源被连接到所述节点的至少一部分上。在该情形下，输入信号的变化也可以通过交替地在不同节点上馈入电流来实现。另外，所述输入的电流本身在此也可以附带地随时间进行变化。
根据一种尤其优选的实施方式，在本发明的集成电路中装设至少一个计算装置，用于针对在某个时间点上馈入所述网络的每个输入电流而为执行理论值-实际值比较的每个节点计算出每次所期望的输出信号。所述至少一个计算装置一方面被连接到所述的电流源上，以便传输各个输入信号值作为该计算的基础，另一方面该计算装置又被连接到所述的理论值-实际值比较装置上，以便向其输出所述计算出的理论值。
根据本发明，采用运算放大器作为用于理论值-实际值比较的优选装置。
如果所述用于理论值-实际值比较的装置确定出需检验的节点的实际值与理论值不一致，则在本发明的集成电路中导致改变所述第一层的电路中所存储的信息。尤其有利的是，所述的改变是重新设置所述的电路。于是，譬如可以清除自该电路投入运行以来的所有存储信息。从而排除了对该信息的分析和干扰操作。
下面将借助附图来详细讲述本发明集成电路的作用方式。
附图简要地示出了一个网络2的一部分，该网络构成了本发明集成电路的第二层或网络层。该网络层覆盖了第一层，而该第一层中构造了具有需保护信息的电路。
所述的网络2具有许多按各种方式相互连接的节点3。在各个节点3之间分别布置了在此具有不同电阻值的电阻5。
在此，用A1表示的节点上连接了电流源1，该电流源1中包含有信号发生器6。利用该装置在节点A1处给所述的网络馈入不同的输入信号。根据随时间变化的输入电流，在所述网络2的不同节点处髓时为各个节点获取其特征输出电流。对于每个节点，所述的特征输出电流是由单个电流的和组合而成的，所述的单个电流通过不同的路径流过所述具有不同电阻的网络，直至到达相应的节点。
在所述网络2的一些节点3处，对该节点上的期望输出电流和实际的输出电流进行理论值-实际值比较。在附图中该节点是用An表示的。该节点被连接在用作理论值-实际值比较装置的运算放大器4上。运算放大器4从计算装置7中获得所述的理论值，而该计算装置7又根据电流源所传送的输入信号值和在某一时间点输入到所述网络的输入电流来计算出节点An上的期望输出信号或期望输出电流。优选地，借助运算放大器4进行的该理论值-实际值比较是在某些时间间隔内连续地实现的。
如果通过入侵从外部对网络2进行干扰操作，那么，由于各个节点的复杂结网，即便是局部限制的入侵也会导致大面积的改变。于是可以确定出多个节点上的所述值发生改变。譬如，倘若运算放大器4在节点An上提取的输出信号与所计算出的输出信号不一致，那么在所示的情形下将会导致第一层的电路中的存储器8被清空。在需要保护的电路的其它区域可以进行相同或相似的改变。
总之，在本发明的集成电路中，网络中的多个节点上发生改变可以导致第一层电路中所存储的信息发生各种各样的变化。因此，即便是对本发明的集成电路实施极微小的入侵，实际上也不能推断出原始的电路图和其中所包含的信息。
Claims (8)
1.具有第一层和至少一个第二层的集成电路，在所述的第一层中构造了具有需保护信息的电路，所述的第二层从可以从所述集成电路的外部达到所述第一层的一侧覆盖了所述的第一层，而且在该第二层中构造了一个与至少一个电流源相连的、且具有许多节点(3)的网络(2)，
其特征在于：
所述节点的至少一部分被连接到装置(4)上，以便对相应节点所传输的电流进行理论值-实际值比较，
如此来构造所述的网络(2)，使得当从至少一个电流源(1)向所述的网络馈入输入电流时，在与所述理论值-实际值比较装置(4)相连的每个节点上可以提取一个特征输出电流，
而且，如此来构造所述的理论值-实际值比较装置(4)，使得当与相应节点的特征输出电流存在偏差时，便促使改变所述第一层的电路中所存储的信息，
其中所述用于传送输入信号值的至少一个电流源(1)被连接到至少一个用于为相应节点计算期望输出信号的计算装置(7)上，且所述的至少一个计算装置被连接在所述用于理论值-实际值比较的装置(4)上。
2.如权利要求1所述的集成电路，其特征在于：
在所述的网络(2)中，所述节点(3)之间布置有许多电阻(5)和/或电容和/或电感。
3.如权利要求2所述的集成电路，其特征在于：
通过对多晶硅层进行掺杂来制造所述的网络。
4.如权利要求3所述的集成电路，其特征在于：
所述的网络被构造为n掺杂中的n或p掺杂中的p。
5.如权利要求1~4之一所述的集成电路，其特征在于：
装设一个运算放大器作为用于理论值-实际值比较的装置(4)。
6.如权利要求1~4之一所述的集成电路，其特征在于：
所述至少一个电流源(1)包括一种信号发生器(6)，用于向所述的网络馈入变化的输入信号。
7.如权利要求1~4之一所述的集成电路，其特征在于：
所述用于馈入电流的至少一个电流源被连接到所述节点(3)的至少一部分上。
8.如权利要求1~4之一所述的集成电路，其特征在于：
如此来构造所述的理论值-实际值比较装置(4)，使得当确定与理论值有偏差时便促使重新设置所述的电路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP99106321A EP1041482A1 (de) | 1999-03-26 | 1999-03-26 | Manipulationssichere integrierte Schaltung |
| EP99106321.5 | 1999-03-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1345424A CN1345424A (zh) | 2002-04-17 |
| CN1153111C true CN1153111C (zh) | 2004-06-09 |
Family
ID=8237865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008056080A Expired - Fee Related CN1153111C (zh) | 1999-03-26 | 2000-03-01 | 防干扰操作的集成电路 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6657314B2 (zh) |
| EP (2) | EP1041482A1 (zh) |
| JP (1) | JP2002540520A (zh) |
| KR (1) | KR20020007344A (zh) |
| CN (1) | CN1153111C (zh) |
| AT (1) | ATE354125T1 (zh) |
| BR (1) | BR0009326A (zh) |
| DE (1) | DE50014067D1 (zh) |
| MX (1) | MXPA01009720A (zh) |
| RU (1) | RU2216779C2 (zh) |
| WO (1) | WO2000058807A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100383699C (zh) * | 2003-12-27 | 2008-04-23 | 鸿富锦精密工业（深圳）有限公司 | 中央处理器温度自动测试系统及方法 |
| DE102004014435A1 (de) | 2004-03-24 | 2005-11-17 | Siemens Ag | Anordnung mit einem integrierten Schaltkreis |
| US7519763B2 (en) * | 2004-10-21 | 2009-04-14 | International Business Machines Corporation | Apparatus, system, and method for deliberately preventing unauthorized access to data stored in a non-volatile memory device |
| US7281667B2 (en) * | 2005-04-14 | 2007-10-16 | International Business Machines Corporation | Method and structure for implementing secure multichip modules for encryption applications |
| US8552566B1 (en) * | 2008-05-30 | 2013-10-08 | Maxim Integrated Products, Inc. | Integrated circuit package having surface-mount blocking elements |
| DE102013112552B4 (de) * | 2013-11-14 | 2017-05-24 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zum Sichern einer Schaltungsanordnung gegen wiederholte Lichtangriffe |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8814471D0 (en) * | 1988-06-17 | 1988-07-20 | Gore & Ass | Security enclosure |
| US5053992A (en) * | 1990-10-04 | 1991-10-01 | General Instrument Corporation | Prevention of inspection of secret data stored in encapsulated integrated circuit chip |
| JP3048429B2 (ja) * | 1991-08-14 | 2000-06-05 | 株式会社東芝 | 半導体集積回路装置 |
| US5861662A (en) | 1997-02-24 | 1999-01-19 | General Instrument Corporation | Anti-tamper bond wire shield for an integrated circuit |
-
1999
- 1999-03-26 EP EP99106321A patent/EP1041482A1/de not_active Withdrawn
-
2000
- 2000-03-01 KR KR1020017012271A patent/KR20020007344A/ko active IP Right Grant
- 2000-03-01 AT AT00918754T patent/ATE354125T1/de not_active IP Right Cessation
- 2000-03-01 MX MXPA01009720A patent/MXPA01009720A/es unknown
- 2000-03-01 BR BR0009326-2A patent/BR0009326A/pt not_active IP Right Cessation
- 2000-03-01 RU RU2001128772/09A patent/RU2216779C2/ru not_active IP Right Cessation
- 2000-03-01 WO PCT/EP2000/001764 patent/WO2000058807A1/de active IP Right Grant
- 2000-03-01 CN CNB008056080A patent/CN1153111C/zh not_active Expired - Fee Related
- 2000-03-01 EP EP00918754A patent/EP1171810B1/de not_active Expired - Lifetime
- 2000-03-01 JP JP2000608238A patent/JP2002540520A/ja active Pending
- 2000-03-01 DE DE50014067T patent/DE50014067D1/de not_active Expired - Lifetime
-
2001
- 2001-09-26 US US09/963,976 patent/US6657314B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020007344A (ko) | 2002-01-26 |
| US20020060359A1 (en) | 2002-05-23 |
| US6657314B2 (en) | 2003-12-02 |
| DE50014067D1 (de) | 2007-03-29 |
| EP1171810B1 (de) | 2007-02-14 |
| EP1041482A1 (de) | 2000-10-04 |
| BR0009326A (pt) | 2002-01-22 |
| WO2000058807A1 (de) | 2000-10-05 |
| JP2002540520A (ja) | 2002-11-26 |
| CN1345424A (zh) | 2002-04-17 |
| MXPA01009720A (es) | 2002-08-12 |
| EP1171810A1 (de) | 2002-01-16 |
| RU2216779C2 (ru) | 2003-11-20 |
| ATE354125T1 (de) | 2007-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1199092C (zh) | 侦测集成电路受到非所欲的破坏的电路及方法 | |
| US7162741B2 (en) | System and methods for intrusion detection with dynamic window sizes | |
| CN105868630A (zh) | 恶意pdf文档检测方法 | |
| CN108540465A (zh) | Sql注入拦截检测方法、装置、设备及计算机可读介质 | |
| DE102006005053B4 (de) | Vorichtung und Verfahren zum Erfassen eines Angriffs auf eine elektrische Schaltung | |
| CN1153111C (zh) | 防干扰操作的集成电路 | |
| US8799883B2 (en) | System and method of measuring application resource usage | |
| CN107271921A (zh) | 一种电流采集方法、装置、电池管理系统及电动汽车 | |
| CN109101815A (zh) | 一种恶意软件检测方法及相关设备 | |
| WO2017039136A1 (ko) | 소스코드기반 소프트웨어 취약점 공격행위 분석시스템 | |
| CN107015904A (zh) | 堆栈的保护方法及装置 | |
| CN108615359A (zh) | 一种车辆落脚点分析方法和装置 | |
| Lee et al. | binOb+ a framework for potent and stealthy binary obfuscation | |
| CN110162973A (zh) | 一种Webshell文件检测方法及装置 | |
| CN106034132B (zh) | 保护方法与计算机系统 | |
| Krinke | Effects of context on program slicing | |
| CN113765850B (zh) | 物联网异常检测方法、装置、计算设备及计算机存储介质 | |
| CN106203115A (zh) | 一种应用程序的防护方法、装置及电子设备 | |
| US7634640B2 (en) | Data processing apparatus having program counter sensor | |
| Kim et al. | Detection and blocking method against dll injection attack using peb-ldr of ics ews in smart iot environments | |
| DE102022125568A1 (de) | Gerät zur Datenverarbeitung | |
| CN105956462A (zh) | 一种阻止恶意加载驱动的方法、装置及电子设备 | |
| CN112948829A (zh) | 文件查杀方法、系统、设备及存储介质 | |
| CN106326741A (zh) | 基于多引擎系统的恶意程序检测方法和装置 | |
| Shelekhov et al. | Data flow analysis of Java programs in the presence of exceptions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040609 Termination date: 20190301 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |