CN1103965C - 半导体集成电路的监视电路 - Google Patents

半导体集成电路的监视电路 Download PDF

Info

Publication number
CN1103965C
CN1103965C CN99104308A CN99104308A CN1103965C CN 1103965 C CN1103965 C CN 1103965C CN 99104308 A CN99104308 A CN 99104308A CN 99104308 A CN99104308 A CN 99104308A CN 1103965 C CN1103965 C CN 1103965C
Authority
CN
China
Prior art keywords
circuit
signal
address
phase inverter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN99104308A
Other languages
English (en)
Other versions
CN1231442A (zh
Inventor
牛岛满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1231442A publication Critical patent/CN1231442A/zh
Application granted granted Critical
Publication of CN1103965C publication Critical patent/CN1103965C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)

Abstract

一种半导体集成电路的监视电路包括第1电路、第2电路、倒相器和“异”电路。该第1电路输出地址信号。该第2电路通过地址总线接收从该第1电路传送来的地址信号。该保存装置至少保存一个在一个传送周期之前的地址信号，作为在该地址总线上的过去的地址信号。该“异”电路将由该保存装置保存的过去的地址信号与在地址总线上的现时的地址信号进行比较，当比较结果表明过去的和现时的地址信号相同时，输出非法操作检测信号。

Description

半导体集成电路的监视电路
技术领域
本发明涉及一种用于监视对半导体集成电路的非法地址操作的监视电路，更具体地说，涉及这样一种非法地址操作的监视电路，该电路用于具有进行存储器寻址的地址总线的微型计算机。
背景技术
在一般情况下，集成于半导体衬底上的微型计算机由程序计数器来指定(寻址)存储了待执行的程序的ROM(只读存储器)上的位置，并从ROM读出数据。
在常规的微型计算机中，程序计数器对程序计数器与ROM之间的地址总线输出指定ROM上的位置的地址。因而，如果通过使探针等与地址总线接触来对程序计数器与ROM之间的地址总线供给信号，则可非法地改写流过地址总线的地址信号。该常规的微型计算机没有任何装置来探测这种非法的地址操作。
该常规的微型计算机存在下述的安全方面的问题：在不希望有的情况下，使非法地址操作能访问ROM，从而执行存储于该ROM中的特定的程序或从ROM读出数据。
发明内容
本发明的目的在于提供一种半导体集成电路的监视电路，该电路能对于非法地址操作进行安全保护。
为了达到上述目的，按照本发明，提供这样一种半导体集成电路的监视电路，该电路包括：第1电路，用于输出地址信号；第2电路，用于通过地址总线接收从第1电路传送来的地址信号；保存装置，用于至少保存一个在一个传送周期之前的地址信号，作为在该地址总线上的过去的地址信号；以及比较装置，用于将由该保存装置保存的过去的地址信号与在地址总线上的现时的地址信号进行比较，当比较结果表明过去和现时的地址信号相同时，输出非法操作检测信号。
附图说明
图1A是示出按照本发明的第1实施例的微型计算机的主要部分的框图，图1B是示出图1A中示出的监视电路的详细配置的电路图；
图2A至2H是用于说明图1B中示出的监视电路的工作的时序图；
图3是示出按照本发明的第2实施例的监视电路的详细配置的电路图；
图4A至4J是用于说明图3中示出的监视电路的工作的时序图；以及
图5是示出图1B和3中示出的监视电路的组合的框图。
具体实施方式
以下将参照附图详细地说明本发明。
[第1实施例]
图1A示出按照本发明的第1实施例的微型计算机的主要部分。
本实施例的微型计算机包括：程序计数器1，用于输出地址数据；ROM2，存储待执行的指令数据，使用来自该程序计数器1的地址数据对其进行访问；地址总线3，连接程序计数器1和ROM 2；监视电路4，用于监视在地址总线3上的地址数据；指令译码器5，用于对从该ROM 2读出的指令数据进行译码；以及控制器6，用于在从监视电路4接收到不正常检测信号时输出复位信号。
在具有该配置的微型计算机中，从ROM 2顺序地读出指令数据，并对其进行译码和执行指令数据。程序计数器1将表示在ROM 2上的位置的8比特的并行地址数据输出到地址总线3上，在ROM 2中存储了待执行的指令数据。例如，为了指定在ROM 2上的地址“2F(十六进制)”，程序计数器1对地址总线3输出地址数据“00101111”。ROM 2读出被来自程序计数器1的地址数据指定的位置处的数据，将其送到指令译码器5中，指令译码器5对来自ROM 2的数据进行译码。
监视电路4监视流过地址总线3的地址数据，并输出不正常检测信号OUTPUT。控制器6从监视电路4接收不正常检测信号，输出复位信号。
图1B示出监视电路4的详细配置。在图1B中，监视电路4由8个对应于地址总线3的位线(信号)B0至B7而配置的比较器11-0至11-7和用于对来自比较器11-0至11-7的输出进行NOR(“或非”)运算的NOR电路12构成。
比较器11-0至11-7的每一个包括：倒相器13和14，用于对地址总线3的传送时序信号T1进行倒相；倒相器15，具有连接到地址总线3的位线B0至B7的对应的一个的信号输入端和连接到倒相器13的输出端的控制输入端；倒相器16，具有连接到倒相器15的输出端的输入端和接收传送时序信号T1的控制输入端；倒相器17，具有连接到倒相器16的输出端的输入端和连接到倒相器14的输出端的控制输入端；倒相器18，具有连接到倒相器17的输出端的输入端和接收传送时序信号T1的控制输入端；以及EXOR(“异”)电路19，具有连接到地址总线3的位线B0至B7的对应的一条的输入端和连接到倒相器18的输出端的另一输入端，并对两个输入进行EXOR(“异”)运算。
倒相器13至18构成保存装置，该保存装置用于保存已通过地址总线3被传送的过去的地址信号，EXOR电路19构成比较装置，用于将过去的地址信号与在地址总线3上的现时的地址信号进行比较。
由于倒相器15的控制输入端通过倒相器13接收传送时序信号T1的被倒相的信号 T1，故倒相器15在传送时序信号T1为低电平时变成允许状态，在传送时序信号T1为高电平时变成禁止状态。倒相器17类似地变成允许或禁止状态。
由于倒相器16的控制输入端接收传送时序信号T1，故倒相器16在传送时序信号T1为高电平时变成允许状态，在传送时序信号T1为低电平时变成禁止状态。倒相器18类似地变成允许或禁止状态。
以下将参照图2A至2H说明在不对地址总线3进行非法地址操作时的正常工作。流过地址总线3的地址数据随图2A中示出的传送时序信号T1同步地变化。在图2C至2H中，举例说明图2B中示出的地址总线3的位线B0。
如果传送时序信号T1在时刻t1处变成低电平，则倒相器15变成允许状态，从而使地址总线3的位线B0上的信号A0n倒相，并输出信号 (图2C)。如果传送时序信号T1在时刻t2处变成高电平，则倒相器16变成允许状态，从而使来自倒相器15的输出
Figure C9910430800062
倒相，并输出信号A0n(图2D)。
如果传送时序信号T1在时刻t3处变成低电平，则倒相器17变成允许状态，从而使来自倒相器16的输出A0n倒相，并输出信号
Figure C9910430800063
(图2E)。如果传送时序信号T1在时刻t4处变成高电平，则倒相器18变成允许状态，从而使来自倒相器17的输出
Figure C9910430800064
倒相，并输出信号A0n(图2F)。
由于在时刻t4处的地址总线3的位线B0上的信号是A0n+1，EXOR电路19在一个输入端上接收信号A0n，在另一输入端上接收信号A0n+1。这两个信号具有不同的值，这样，EXOR电路19输出高电平信号(图2G)。
结果，比较器11-0输出高电平信号。在比较器11-1至11-7中进行相同的操作，比较器11-1至11-7输出高电平信号。作为来自NOR电路12的输出的不正常检测信号OUTPUT为低电平(图2H)，在地址总线3上没有显示出地址的不正常。
以下将说明在对地址总线3进行非法地址操作时的工作。当进行非法地址操作时，地址总线3的每个比特值不随传送时序信号T1同步地变化，而是在比信号T1的周期长的时间内保持相同的值。更具体地说，如果如图2B中所示那样在时刻t6处进行非法地址操作，则地址总线3的位线B0上的信号被固定在A0n+3。
在时刻t10处的来自倒相器18的输出变成A0n+3(图2F)。由于在地址总线3的位线B0上的信号也是A0n+3(图2B)，故EXOR电路19输出低电平信号(图2G)。
在比较器11-1至11-7中进行相同的操作，比较器11-1至11-7输出低电平信号。因此，作为来自NOR电路12的输出的不正常检测信号OUTPUT为高电平(图2H)，在地址总线3上显示出地址不正常。
将来自监视电路4的高电平的不正常检测信号OUTPUT输出到控制器(未示出)中，从而与接收外部复位信号类似地使半导体集成电路复位。
按照第1实施例，将被传送通过地址总线3的过去的地址信号与在地址总线3上的现时的地址信号进行比较，当两个地址信号相同时，被确定为不正常，输出高电平的不正常检测信号OUTPUT。然后，对半导体集成电路进行复位。即使对地址总线3进行非法地址操作，也不能允许对ROM 2进行访问，这样就实现对于非法地址操作的安全保护功能。
在第1实施例中，保存在一个传送周期之前的地址，作为被传送通过地址总线3的过去的地址信号。但是，本发明不限于此，而是可依次保存包括在一个传送周期之前的信号的多个传送周期上的地址信号(例如，在两个传送周期之前的和在一个传送周期之前的两个地址信号)。
[第2实施例]
图3示出按照本发明的第2实施例的监视电路。图4A至4J示出图3中示出的监视电路的工作。
在图3中，本实施例的监视电路104包括：EXOR电路21-0至21-3，各进行传送时序信号T1与时钟信号φ0、φ1、φ2、或φ3的EXOR(“异”)运算；以及AND(“与”)电路22，用于对来自EXOR电路21-0至21-3的输出进行AND运算。采用该配置，监视电路104将传送时序信号T1与时钟信号φ0、φ1、φ2、和φ3进行比较，以产生传送时序信号T1。
从图4B至4E示出的时钟信号φ0、φ1、φ2、和φ3来产生图4A中示出的传送时序信号T1。EXOR电路21-0进行传送时序信号T1与时钟信号φ0的EXOR运算。类似地，EXOR电路21-1、21-2和21-3分别进行传送时序信号T1与时钟信号φ1、φ2和φ3的EXOR运算。
当传送时序信号T1与时钟信号φ1、φ2和φ3彼此同步时，如在时刻t0至时刻t7处那样，来自所有的EXOR电路21-0至21-3的输出不同时变成高电平(图4F至4I)。因而，作为来自AND电路22的输出的不正常检测信号OUTPUT为低电平(图4J)，没有显示出传送时序信号T1的不正常。
以下将说明对传送时序信号T1供给非法信号时的工作。由于在时刻t8处供给比原来的周期长的信号，故传送时序信号T1被固定在高电平(图4A)。当进行非法传送时序操作时，在传送时序信号T1与时钟信号φ1、φ2和φ3之间的同步就不存在了。
由于来自EXOR电路21-0至21-3的输出在时刻t8之后同时变成高电平(图4F至4I)，AND电路22输出高电平的不正常检测信号OUTPUT(图4J)，表示传送时序信号T1的不正常。
如果在时刻t8之后非法地大大地延长了传送时序信号T1的周期的同时将非法地址供给地址总线3(图1A)，则图1B中的监视电路4只有在传送时序信号T1的一个周期结束才能检测出任何非法地址操作。这就是说，延长传送时序信号T1的周期这样的做法，在经过传送时序信号T1的周期之前在不希望有的情况下允许访问ROM 2。
为了防止该非法访问，如图5中所示，可将图1B和图3中的监视电路4和104组合起来，从而一旦检测出对于传送时序信号T1的非法地址操作时可使微型计算机复位，由此来防止对于ROM 2的非法访问。参照数字23表示OR(“或”)电路，该电路用于对控制器6输出来自监视电路4和104的不正常检测输出的OR信号。
注意，图3中的监视电路104可不与图1A中的监视电路4组合在一起，而是可单独地使用，以便只检测非法传送时序信号的操作。
如以上所描述的那样，按照本发明，可由保存装置来保存过去的地址，并由比较装置与在地址总线上的现时的地址进行比较，由此来检测出非法地址操作。结果，可实现对于非法地址操作的安全保护功能。
另外，可由比较装置对传送时序信号和用于产生传送时序信号的时钟信号进行比较，以检测出非法传送时序操作。
再有，可在与非法地址操作相同的时刻检测非法传送时序，由此可对于非法地址操作实现更可靠的安全保护功能。

Claims (8)

1.一种半导体集成电路的监视电路，其特征在于，包括：
第1电路(1)，用于输出地址信号；
第2电路(2)，用于通过地址总线(3)接收该从第1电路传送来的地址信号；
保存装置(13-18)，用于至少保存一个在一个传送周期之前的地址信号，作为在该地址总线上的过去的地址信号；以及
比较装置(19)，用于将由所述保存装置保存的过去的地址信号与在地址总线上的现时的地址信号进行比较，当比较结果表明过去和现时的地址信号相同时，输出非法操作检测信号。
2.如权利要求1中所述的电路，其特征在于：
所述第1电路包括用于输出作为地址信号的计数值的程序计数器，以及
所述第2电路包括将程序存储于预定的地址处的程序存储器。
3.如权利要求1中所述的电路，其特征在于：
所述保存装置包括多个倒相器组，将所述多个倒相器组对应于形成地址信号的比特信号来配置，并接收该比特信号和表示传送时序的传送时序信号，以及
所述比较装置包括多个“异”电路，将所述多个“异”电路对应于形成地址信号的比特信号来配置，并输出来自该倒相器组的输出和该比特信号的“异”信号。
4.如权利要求3中所述的电路，其特征在于：
还包括“或”电路(12)，该“或”电路(12)用于输出来自该“异”电路的输出的“或”信号作为非法操作检测信号。
5.如权利要求3中所述的电路，其特征在于：
该倒相器组的每一个包括第1至第6倒相器，
第1和第2倒相器使传送时序信号倒相，
第3倒相器在输入端接收比特信号并在控制输入端接收来自第1倒相器的输出，
第4倒相器在输入端接收来自第3倒相器的输出并在控制输入端接收传送时序信号，
第5倒相器在输入端接收来自第4倒相器的输出并在控制输入端接收来自第2倒相器的输出，
第6倒相器在输入端接收来自第5倒相器的输出并在控制输入端接收传送时序信号，以及
该“异”电路的每一个接收来自第6倒相器的输出和该比特信号。
6.一种半导体集成电路的监视电路，其特征在于，包括：
第1电路(1)，用于输出地址信号；
第2电路(2)，用于通过地址总线(3)接收从所述第1电路输出的地址信号；以及
比较装置(21-0-21-3)，该装置将表示把地址信号从所述第1电路传送到所述第2电路的时序的传送时序信号与用于产生该传送时序信号的时钟信号进行比较，当比较结果表明两个信号不同步时，输出非法操作检测信号。
7.如权利要求6中所述的电路，其特征在于：
所述比较装置包括多个“异”电路，将所述多个“异”电路对应于形成地址信号的比特信号来配置，并输出表示该传送时序的传送时序信号和该比特信号的“异”信号。
8.如权利要求7中所述的电路，其特征在于：
还包括“与”电路(22)，该电路输出来自该“异”电路的输出的“与”信号作为非法操作检测信号。
CN99104308A 1998-03-24 1999-03-24 半导体集成电路的监视电路 Expired - Fee Related CN1103965C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP75519/1998 1998-03-24
JP75519/98 1998-03-24
JP10075519A JPH11272509A (ja) 1998-03-24 1998-03-24 半導体集積回路

Publications (2)

Publication Number Publication Date
CN1231442A CN1231442A (zh) 1999-10-13
CN1103965C true CN1103965C (zh) 2003-03-26

Family

ID=13578572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99104308A Expired - Fee Related CN1103965C (zh) 1998-03-24 1999-03-24 半导体集成电路的监视电路

Country Status (5)

Country Link
US (1) US6378078B1 (zh)
EP (1) EP0945806A1 (zh)
JP (1) JPH11272509A (zh)
KR (1) KR100321951B1 (zh)
CN (1) CN1103965C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7137048B2 (en) * 2001-02-02 2006-11-14 Rambus Inc. Method and apparatus for evaluating and optimizing a signaling system
US7490275B2 (en) * 2001-02-02 2009-02-10 Rambus Inc. Method and apparatus for evaluating and optimizing a signaling system
US7634640B2 (en) * 2002-08-30 2009-12-15 Infineon Technologies Ag Data processing apparatus having program counter sensor
JP4462903B2 (ja) * 2003-11-18 2010-05-12 パナソニック株式会社 半導体ウェハ
CN100357905C (zh) * 2004-07-20 2007-12-26 华为技术有限公司 一种地址总线的故障检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014311A (en) * 1985-07-03 1991-05-07 Siemens Aktiengesellschaft Integrated circuit with an access-controlled data memory
EP0658847A1 (en) * 1993-12-09 1995-06-21 Pitney Bowes Inc. Address decoder with memory allocation and illegal address detection for a microcontroller system
US5687354A (en) * 1990-02-09 1997-11-11 Harry M. Weiss Memory system and method for protecting the contents of a ROM type memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1216087B (it) * 1988-03-15 1990-02-22 Honeywell Bull Spa Sistema di memoria con selezione predittiva di modulo.
JPH0421040A (ja) * 1990-05-15 1992-01-24 Oki Electric Ind Co Ltd 不正アクセス検出装置
JPH04106637A (ja) 1990-08-27 1992-04-08 Nec Ibaraki Ltd ストール検出回路
JPH0587880A (ja) 1991-09-26 1993-04-06 Mitsubishi Electric Corp 半導体集積回路装置のテスト装置
JPH06231007A (ja) * 1993-01-28 1994-08-19 Mitsubishi Electric Corp 計算機の不正アドレス検知回路
JPH06290040A (ja) 1993-03-31 1994-10-18 Kaga Denshi Kk データ不正読出防止装置
US5848258A (en) * 1994-06-30 1998-12-08 Digital Equipment Corporation Memory bank addressing scheme
JPH08147219A (ja) * 1994-09-22 1996-06-07 Toshiba Microelectron Corp 不揮発性半導体記憶装置
JPH0934796A (ja) * 1995-07-17 1997-02-07 Kawasaki Steel Corp メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014311A (en) * 1985-07-03 1991-05-07 Siemens Aktiengesellschaft Integrated circuit with an access-controlled data memory
US5687354A (en) * 1990-02-09 1997-11-11 Harry M. Weiss Memory system and method for protecting the contents of a ROM type memory
EP0658847A1 (en) * 1993-12-09 1995-06-21 Pitney Bowes Inc. Address decoder with memory allocation and illegal address detection for a microcontroller system

Also Published As

Publication number Publication date
US6378078B1 (en) 2002-04-23
CN1231442A (zh) 1999-10-13
KR19990078169A (ko) 1999-10-25
JPH11272509A (ja) 1999-10-08
KR100321951B1 (ko) 2002-02-04
EP0945806A1 (en) 1999-09-29

Similar Documents

Publication Publication Date Title
US5721870A (en) Lock control for a shared main storage data processing system
US5450403A (en) Method and apparatus for multiplex transmission
US7185162B1 (en) Method and apparatus for programming a flash memory
JPH02504681A (ja) 暗号装置キーの安全取扱システム及び方法
CN109644129B (zh) 用于硬件加速密码的密钥的线程所有权
US20080126662A1 (en) Direct memory access controller
CN1799030A (zh) 用于确定访问许可的方法和设备
CN1149342A (zh) 受保护的存储器系统和方法
US20030172214A1 (en) Data processing system with peripheral access protection and method therefor
EP0843893B1 (en) A microcontroller having an n-bit data bus width with less than n i/o pins
US5317721A (en) Method and apparatus to disable ISA devices for EISA addresses outside the ISA range
JPH06223000A (ja) システムプラットフォームの保安方法及び保安装置
CN1103965C (zh) 半导体集成电路的监视电路
US9952913B2 (en) Centralized peripheral access protection
JPS63187353A (ja) バスを介して信号を伝送することを阻止するためのデータ保護回路
AU670802B2 (en) Method and apparatus for verifying data processing apparatus
US5414721A (en) Serial data receiving device
US20090119420A1 (en) Apparatus and method for scaleable expanders in systems management
CN1154930C (zh) 地址解码器和地址解码方法
JPH11163927A (ja) アドレス一致検出装置、通信制御システム及びアドレス一致検出方法
US6289470B1 (en) Data monitor circuit
EP1113454B1 (en) Check method of temporary storage circuit in electronic control unit
Trujilho et al. Dependable I2C communication with FPGA
US6934172B2 (en) Priority encoder for successive encoding of multiple matches in a CAM
US6907503B2 (en) Dual port RAM communication protocol

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030418

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030418

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030326

Termination date: 20100324