JPH06290040A - データ不正読出防止装置 - Google Patents
データ不正読出防止装置Info
- Publication number
- JPH06290040A JPH06290040A JP5074610A JP7461093A JPH06290040A JP H06290040 A JPH06290040 A JP H06290040A JP 5074610 A JP5074610 A JP 5074610A JP 7461093 A JP7461093 A JP 7461093A JP H06290040 A JPH06290040 A JP H06290040A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- signal
- output
- outputting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【目的】 単純なデッドコピーばかりでなく、吸上げ装
置等を用いたＲＯＭ内のデータの不正コピーを防止する
データ不正読出防止装置を提供する。 【構成】 暗号化データを記憶する記憶手段と、暗号化
データを解読し読出データを出力する解読手段と、正規
の立上シーケンスによるデータの読出しか否かを判別し
判別信号を出力する立上シーケンス判別手段、正規の読
出装置を構成する中央処理装置以外の装置による読出動
作が定期的に行なわれているか否かを判別し判別信号を
出力する読出動作判別手段並びに正規の読出タイミング
信号を用いた読出しか否かを判別して判別信号を出力す
る読出タイミング信号判別手段のうちの少なくとも一の
判別手段を有し、判別信号に基づい正規の読出し以外の
読出しが行なわれた場合に、読出データの出力を禁止
し、あるいは、正規のデータとは異なるデータをダミー
読出データとして出力する出力制御手段とを備える。
置等を用いたＲＯＭ内のデータの不正コピーを防止する
データ不正読出防止装置を提供する。 【構成】 暗号化データを記憶する記憶手段と、暗号化
データを解読し読出データを出力する解読手段と、正規
の立上シーケンスによるデータの読出しか否かを判別し
判別信号を出力する立上シーケンス判別手段、正規の読
出装置を構成する中央処理装置以外の装置による読出動
作が定期的に行なわれているか否かを判別し判別信号を
出力する読出動作判別手段並びに正規の読出タイミング
信号を用いた読出しか否かを判別して判別信号を出力す
る読出タイミング信号判別手段のうちの少なくとも一の
判別手段を有し、判別信号に基づい正規の読出し以外の
読出しが行なわれた場合に、読出データの出力を禁止
し、あるいは、正規のデータとは異なるデータをダミー
読出データとして出力する出力制御手段とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、データ不正読出防止装
置に係り、特にゲームプログラムを格納したいわゆるゲ
ームカセット内のＲＯＭ（Read Only Memoly）に記憶さ
れているプログラムの不正コピー防止技術に関する。
置に係り、特にゲームプログラムを格納したいわゆるゲ
ームカセット内のＲＯＭ（Read Only Memoly）に記憶さ
れているプログラムの不正コピー防止技術に関する。
【０００２】
【従来の技術】近年、家庭用のテレビゲーム機は安価に
提供され、多くの家庭に普及する状態となっている。こ
れに伴いゲームプログラムを記憶したＲＯＭを内蔵した
ゲームカセットが大量に供給されている。
提供され、多くの家庭に普及する状態となっている。こ
れに伴いゲームプログラムを記憶したＲＯＭを内蔵した
ゲームカセットが大量に供給されている。
【０００３】この市場の拡大によりゲームプログラムの
不正コピーによる海賊版のゲームカセット等が出回る状
況が生じており、正規の開発者の労力等が報われない状
態となっている。
不正コピーによる海賊版のゲームカセット等が出回る状
況が生じており、正規の開発者の労力等が報われない状
態となっている。
【０００４】このようなゲームカセット内のＲＯＭに記
憶されたゲームプログラムの不正コピーとしては、フロ
ッピーディスク若しくはＳＲＡＭ（Static Random Acce
ss Memory ）バックアップカートリッジ等へデータ吸上
げ装置を用いた吸上げによるコピー、ＲＯＭの内容のＥ
ＰＲＯＭ（Erasable & Programmable ＲＯＭ）やマスク
ＲＯＭへの単純なデッドコピー、ＲＯＭ内容を読み出し
て逆アセンブル等を行なって若干の変更を伴ったコピー
などが挙げられる。
憶されたゲームプログラムの不正コピーとしては、フロ
ッピーディスク若しくはＳＲＡＭ（Static Random Acce
ss Memory ）バックアップカートリッジ等へデータ吸上
げ装置を用いた吸上げによるコピー、ＲＯＭの内容のＥ
ＰＲＯＭ（Erasable & Programmable ＲＯＭ）やマスク
ＲＯＭへの単純なデッドコピー、ＲＯＭ内容を読み出し
て逆アセンブル等を行なって若干の変更を伴ったコピー
などが挙げられる。
【０００５】これらの不正コピー（データの不正読出
し）を防止するための方法は、従来より種々提案されて
おり、プログラムデータ自体には何等の手も加えない方
法や、プログラムデータ自体に検証ルーチン等のコピー
プロテクトを施す方法等がある。
し）を防止するための方法は、従来より種々提案されて
おり、プログラムデータ自体には何等の手も加えない方
法や、プログラムデータ自体に検証ルーチン等のコピー
プロテクトを施す方法等がある。
【０００６】
【発明が解決しようとする課題】プログラムデータ自体
には何等の手も加えない方法としては、プログラムデー
タを暗号化する方法があり、ＲＯＭには暗号化したプロ
グラムデータを記憶して、ゲームカセットに内蔵した解
読器により正規のプログラムデータとして出力する方法
である。
には何等の手も加えない方法としては、プログラムデー
タを暗号化する方法があり、ＲＯＭには暗号化したプロ
グラムデータを記憶して、ゲームカセットに内蔵した解
読器により正規のプログラムデータとして出力する方法
である。
【０００７】この結果、上述した不正コピー方法のう
ち、単純なデッドコピーに対しては一応の効果が得られ
るが、吸上げ装置を用いた場合等には、ゲームカセット
側からみれば、正規のゲーム器が接続された場合と同一
とみなされるため、ＲＯＭから解読器を介して正規のプ
ログラムデータが読み出されてしまい、効果が得られな
いという問題点が生じる。
ち、単純なデッドコピーに対しては一応の効果が得られ
るが、吸上げ装置を用いた場合等には、ゲームカセット
側からみれば、正規のゲーム器が接続された場合と同一
とみなされるため、ＲＯＭから解読器を介して正規のプ
ログラムデータが読み出されてしまい、効果が得られな
いという問題点が生じる。
【０００８】また、コピープロテクトを施した場合等に
は、吸上げ装置等の正規の読出装置とは異なる読出装置
を検出することができるので、それらの装置による読出
しを防止することはできるが、逆に単純なＲＯＭのデッ
ドコピーに対しては効果が得られないという問題点が生
じる。
は、吸上げ装置等の正規の読出装置とは異なる読出装置
を検出することができるので、それらの装置による読出
しを防止することはできるが、逆に単純なＲＯＭのデッ
ドコピーに対しては効果が得られないという問題点が生
じる。
【０００９】そこで、本発明の目的は、単純なデッドコ
ピーばかりでなく、吸上げ装置やＩＣＥ（In Circuit E
mulator ）等を用いてＲＯＭ内のデータを正規のプログ
ラムデータとして読出すことを防止し、不正コピーを防
止するデータ不正読出防止装置を提供することにある。
ピーばかりでなく、吸上げ装置やＩＣＥ（In Circuit E
mulator ）等を用いてＲＯＭ内のデータを正規のプログ
ラムデータとして読出すことを防止し、不正コピーを防
止するデータ不正読出防止装置を提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、第１の発明は、暗号化された各種データを暗号化デ
ータとして記憶する記憶手段と、前記暗号化データを解
読して読出データとして出力する解読手段と、予め設定
した正規の読出装置の立上シーケンスに従ってデータの
読出しが行なわれているか否かを判別してシーケンス判
別信号を出力する立上シーケンス判別手段と、前記シー
ケンス判別信号に基づいて前記予め設定した正規の読出
装置以外の立上げシーケンスが行なわれた場合に、前記
読出データの出力を禁止し、あるいは、正規のデータと
は異なるデータをダミー読出データとして出力する出力
制御手段と、を備えて構成する。
め、第１の発明は、暗号化された各種データを暗号化デ
ータとして記憶する記憶手段と、前記暗号化データを解
読して読出データとして出力する解読手段と、予め設定
した正規の読出装置の立上シーケンスに従ってデータの
読出しが行なわれているか否かを判別してシーケンス判
別信号を出力する立上シーケンス判別手段と、前記シー
ケンス判別信号に基づいて前記予め設定した正規の読出
装置以外の立上げシーケンスが行なわれた場合に、前記
読出データの出力を禁止し、あるいは、正規のデータと
は異なるデータをダミー読出データとして出力する出力
制御手段と、を備えて構成する。
【００１１】また、第２の発明は、暗号化された各種デ
ータを暗号化データとして記憶する記憶手段と、前記暗
号化データを解読して読出データとして出力する解読手
段と、予め設定した正規の読出装置を構成する中央処理
装置以外の装置による読出動作がほぼ所定時間間隔毎に
行なわれているか否かを判別して定期読出判別信号を出
力する読出動作判別手段と、前記定期読出判別信号に基
づいて前記読出動作がほぼ所定時間間隔毎に行なわれて
いない場合に、前記読出データの出力を禁止し、あるい
は、正規のデータとは異なるデータをダミー読出データ
として出力する出力制御手段と、を備えて構成する。
ータを暗号化データとして記憶する記憶手段と、前記暗
号化データを解読して読出データとして出力する解読手
段と、予め設定した正規の読出装置を構成する中央処理
装置以外の装置による読出動作がほぼ所定時間間隔毎に
行なわれているか否かを判別して定期読出判別信号を出
力する読出動作判別手段と、前記定期読出判別信号に基
づいて前記読出動作がほぼ所定時間間隔毎に行なわれて
いない場合に、前記読出データの出力を禁止し、あるい
は、正規のデータとは異なるデータをダミー読出データ
として出力する出力制御手段と、を備えて構成する。
【００１２】また、第３の発明は、暗号化された各種デ
ータを暗号化データとして記憶する記憶手段と、前記暗
号化データを解読して読出データとして出力する解読手
段と、予め設定した正規の読出装置の読出タイミング信
号を用いてデータの読出しが行なわれているか否かを判
別してタイミング信号判別信号を出力する読出タイミン
グ信号判別手段と、前記タイミング信号判別信号に基づ
いて前記予め設定した正規の読出装置以外の読出タイミ
ング信号を用いて読出しが行なわれた場合に、前記読出
データの出力を禁止し、あるいは、正規のデータとは異
なるデータをダミー読出データとして出力する出力制御
手段と、を備えて構成する。
ータを暗号化データとして記憶する記憶手段と、前記暗
号化データを解読して読出データとして出力する解読手
段と、予め設定した正規の読出装置の読出タイミング信
号を用いてデータの読出しが行なわれているか否かを判
別してタイミング信号判別信号を出力する読出タイミン
グ信号判別手段と、前記タイミング信号判別信号に基づ
いて前記予め設定した正規の読出装置以外の読出タイミ
ング信号を用いて読出しが行なわれた場合に、前記読出
データの出力を禁止し、あるいは、正規のデータとは異
なるデータをダミー読出データとして出力する出力制御
手段と、を備えて構成する。
【００１３】
【作用】第１の発明によれば、記憶手段は暗号化された
各種データを暗号化データとして記憶し、解読手段は暗
号化データを解読して読出データとして出力する。
各種データを暗号化データとして記憶し、解読手段は暗
号化データを解読して読出データとして出力する。
【００１４】一方、立上シーケンス判別手段は予め設定
した正規の読出装置の立上シーケンスに従ってデータの
読出しが行なわれているか否かを判別してシーケンス判
別信号を出力制御手段に出力する。
した正規の読出装置の立上シーケンスに従ってデータの
読出しが行なわれているか否かを判別してシーケンス判
別信号を出力制御手段に出力する。
【００１５】この結果、出力制御手段は入力されたシー
ケンス判別信号に基づいて予め設定した正規の読出装置
以外の立上げシーケンスが行なわれた場合に、読出デー
タの出力を禁止し、あるいは、正規のデータとは異なる
データをダミー読出データとして外部の読出装置へと出
力する。
ケンス判別信号に基づいて予め設定した正規の読出装置
以外の立上げシーケンスが行なわれた場合に、読出デー
タの出力を禁止し、あるいは、正規のデータとは異なる
データをダミー読出データとして外部の読出装置へと出
力する。
【００１６】また、第２の発明によれば、記憶手段は暗
号化された各種データを暗号化データとして記憶し、解
読手段は暗号化データを解読して読出データとして出力
する。
号化された各種データを暗号化データとして記憶し、解
読手段は暗号化データを解読して読出データとして出力
する。
【００１７】一方、読出動作判別手段は予め設定した正
規の読出装置を構成する中央処理装置以外の装置による
読出動作がほぼ所定時間間隔毎に行なわれているか否か
を判別して定期読出判別信号を出力制御手段に出力す
る。
規の読出装置を構成する中央処理装置以外の装置による
読出動作がほぼ所定時間間隔毎に行なわれているか否か
を判別して定期読出判別信号を出力制御手段に出力す
る。
【００１８】これにより、出力制御手段は入力された定
期読出判別信号に基づいて読出動作がほぼ所定時間間隔
毎に行なわれていない場合に、読出データの出力を禁止
し、あるいは、正規のデータとは異なるデータをダミー
読出データとして外部の読出装置へ出力する。
期読出判別信号に基づいて読出動作がほぼ所定時間間隔
毎に行なわれていない場合に、読出データの出力を禁止
し、あるいは、正規のデータとは異なるデータをダミー
読出データとして外部の読出装置へ出力する。
【００１９】また、第３の発明によれば、記憶手段は暗
号化された各種データを暗号化データとして記憶し、解
読手段は、暗号化データを解読して読出データとして出
力する。
号化された各種データを暗号化データとして記憶し、解
読手段は、暗号化データを解読して読出データとして出
力する。
【００２０】一方、読出タイミング信号判別手段は、予
め設定した正規の読出装置の読出タイミング信号を用い
てデータの読出しが行なわれているか否かを判別してタ
イミング信号判別信号を出力制御手段に出力する。
め設定した正規の読出装置の読出タイミング信号を用い
てデータの読出しが行なわれているか否かを判別してタ
イミング信号判別信号を出力制御手段に出力する。
【００２１】この結果、出力制御手段は、入力されたタ
イミング信号判別信号に基づいて予め設定した正規の読
出装置以外の読出タイミング信号を用いて読出しが行な
われた場合に、読出データの出力を禁止し、あるいは、
正規のデータとは異なるデータをダミー読出データとし
て当該読出手段に出力する。
イミング信号判別信号に基づいて予め設定した正規の読
出装置以外の読出タイミング信号を用いて読出しが行な
われた場合に、読出データの出力を禁止し、あるいは、
正規のデータとは異なるデータをダミー読出データとし
て当該読出手段に出力する。
【００２２】したがって、いずれの発明の場合において
も、記憶しているデータは暗号化されているので単純に
記憶手段の内容をコピーしても正規の読出データとはな
らず、また、正規の読出装置以外の読出装置を用いてデ
ータを読み出しても正規の読出データは出力されないの
で、データの不正読出を防止することができる。
も、記憶しているデータは暗号化されているので単純に
記憶手段の内容をコピーしても正規の読出データとはな
らず、また、正規の読出装置以外の読出装置を用いてデ
ータを読み出しても正規の読出データは出力されないの
で、データの不正読出を防止することができる。
【００２３】
【実施例】次に図１乃至図９を参照して本発明の好適な
実施例を説明する。図１にゲームカセット内の主要部の
概要構成ブロック図を示す。
実施例を説明する。図１にゲームカセット内の主要部の
概要構成ブロック図を示す。
【００２４】ゲームカセット１は、ゲームカセットが接
続されるゲーム機本体ＧＰから入力されるアドレス信号
ＡＤに基づいて暗号化されて記憶しているゲームプログ
ラムのプログラムデータ（以下、暗号化データとい
う。）をバス２を介して出力するＲＯＭ３と、アドレス
信号ＡＤに基づいてＲＯＭ３から出力された暗号化デー
タを解読してゲーム機本体ＧＰが実行可能なプログラム
データとして出力する解読器４と、ゲーム機本体ＧＰの
図示しないＣＰＵの立上シーケンスが正規のものか否か
を判別し、シーケンス判別信号５Ａを出力するシーケン
ス判別部５と、ゲーム機本体ＧＰのシステム動作が正規
のものであるか否かを判別し、システム動作判別信号６
Ａを出力するシステム動作判別部６と、ゲーム機本体Ｇ
ＰのＲＯＭ３に対するアクセス動作が正規のものである
か否かを判別し、アクセス動作判別信号７Ａを出力する
アクセス動作判別部７と、シーケンス判別信号５ａ、シ
ステム動作判別信号６ａ及びアクセス動作判別信号７ａ
が入力され、いずれかの判別信号により異常が検出され
た場合に出力制御信号Ｓを出力する制御信号生成回路８
と、出力制御信号Ｓに基づいてプログラムデータの出力
制御を行なう出力制御回路９と、を備えて構成されてい
る。
続されるゲーム機本体ＧＰから入力されるアドレス信号
ＡＤに基づいて暗号化されて記憶しているゲームプログ
ラムのプログラムデータ（以下、暗号化データとい
う。）をバス２を介して出力するＲＯＭ３と、アドレス
信号ＡＤに基づいてＲＯＭ３から出力された暗号化デー
タを解読してゲーム機本体ＧＰが実行可能なプログラム
データとして出力する解読器４と、ゲーム機本体ＧＰの
図示しないＣＰＵの立上シーケンスが正規のものか否か
を判別し、シーケンス判別信号５Ａを出力するシーケン
ス判別部５と、ゲーム機本体ＧＰのシステム動作が正規
のものであるか否かを判別し、システム動作判別信号６
Ａを出力するシステム動作判別部６と、ゲーム機本体Ｇ
ＰのＲＯＭ３に対するアクセス動作が正規のものである
か否かを判別し、アクセス動作判別信号７Ａを出力する
アクセス動作判別部７と、シーケンス判別信号５ａ、シ
ステム動作判別信号６ａ及びアクセス動作判別信号７ａ
が入力され、いずれかの判別信号により異常が検出され
た場合に出力制御信号Ｓを出力する制御信号生成回路８
と、出力制御信号Ｓに基づいてプログラムデータの出力
制御を行なう出力制御回路９と、を備えて構成されてい
る。
【００２５】図２に解読器の構成を示す。解読器４は、
ＲＯＭ３のデータバス（８ビット）２ａに接続され読み
出された暗号化データｘを関数ｆ（ｘ）により第１解読
データＤ1 として出力する第１データ解読器４ａと、Ｒ
ＯＭ３のデータバス２ａに接続され読み出された暗号化
データｘを関数ｇ（ｘ）により第２解読データＤ2 とし
て出力する第２データ解読器４ｂと、ＲＯＭ３のデータ
バス２ａに接続され読み出された暗号化データｘを関数
ｈ（ｘ）により第３解読データＤ3 として出力する第３
データ解読器４ｃと、ＲＯＭ３のデータバス２ａに接続
され読み出された暗号化データｘを関数ｉ（ｘ）により
第４解読データＤ4 として出力する第４データ解読器４
ｄと、ＲＯＭ３のアドレスバス（ｎビット）２ｂに接続
され、アドレスデータｙを関数ｊ（ｙ）により解読器選
択信号ＳＬを出力する選択信号生成関数器４ｅと、解読
器選択信号ＳＬに基づいて第１解読データＤ1 〜第４解
読データＤ4 のいずれかを選択的に出力するセレクタ４
ｆと、を備えて構成されている。
ＲＯＭ３のデータバス（８ビット）２ａに接続され読み
出された暗号化データｘを関数ｆ（ｘ）により第１解読
データＤ1 として出力する第１データ解読器４ａと、Ｒ
ＯＭ３のデータバス２ａに接続され読み出された暗号化
データｘを関数ｇ（ｘ）により第２解読データＤ2 とし
て出力する第２データ解読器４ｂと、ＲＯＭ３のデータ
バス２ａに接続され読み出された暗号化データｘを関数
ｈ（ｘ）により第３解読データＤ3 として出力する第３
データ解読器４ｃと、ＲＯＭ３のデータバス２ａに接続
され読み出された暗号化データｘを関数ｉ（ｘ）により
第４解読データＤ4 として出力する第４データ解読器４
ｄと、ＲＯＭ３のアドレスバス（ｎビット）２ｂに接続
され、アドレスデータｙを関数ｊ（ｙ）により解読器選
択信号ＳＬを出力する選択信号生成関数器４ｅと、解読
器選択信号ＳＬに基づいて第１解読データＤ1 〜第４解
読データＤ4 のいずれかを選択的に出力するセレクタ４
ｆと、を備えて構成されている。
【００２６】図３にシーケンス判別部の詳細構成を示
す。シーケンス判別部５は、図３に示すように、ゲーム
器本体ＧＰからリセット信号ＲＳＴが入力されたか否か
を判別し、リセット検出信号ＤＲを出力するリセット信
号検出器５ａと、リセット検出信号ＤＲに対応してリセ
ット信号ＲＳＴが入力された直後のゲーム機本体ＧＰの
立上げシーケンスを判別し、予め設定してある基準立上
げシーケンスと比較し比較結果信号Ｃを出力するシーケ
ンス判別回路５ｂと、ストローブ信号ＳＴが出力されて
いるか否かを判別しストローブ検出信号ＤＳＴを出力す
るストローブ信号検出回路５ｃと、ストローブ検出信号
ＤＳＴに基づいてストローブ信号ＳＴが検出されている
場合にはカウント値を初期値にリセットし、ストローブ
信号ＳＴが検出されていない場合にはカウント値を減算
するカウンタ５ｄと、カウンタ値が０になったか否かを
判別し、カウンタ値が０になった場合、すなわち、スト
ローブ信号ＳＴが検出されなくなってから所定の時間が
経過したか否かを判別し、経過判別信号Ｆを出力する経
過時間判別回路５ｅと、基準立上げシーケンスと異なる
立上げシーケンスが実行されたことに対応する比較結果
信号Ｃあるいはストローブ信号ＳＴが検出されなくなっ
てから所定の時間が経過したことに対応する経過判別信
号Ｆが出力された場合に、立上シーケンスが正規のもの
ではないことを示す立上シーケンス判別信号５Ａを出力
するＯＲ回路５ｆと、を備えて構成されている。
す。シーケンス判別部５は、図３に示すように、ゲーム
器本体ＧＰからリセット信号ＲＳＴが入力されたか否か
を判別し、リセット検出信号ＤＲを出力するリセット信
号検出器５ａと、リセット検出信号ＤＲに対応してリセ
ット信号ＲＳＴが入力された直後のゲーム機本体ＧＰの
立上げシーケンスを判別し、予め設定してある基準立上
げシーケンスと比較し比較結果信号Ｃを出力するシーケ
ンス判別回路５ｂと、ストローブ信号ＳＴが出力されて
いるか否かを判別しストローブ検出信号ＤＳＴを出力す
るストローブ信号検出回路５ｃと、ストローブ検出信号
ＤＳＴに基づいてストローブ信号ＳＴが検出されている
場合にはカウント値を初期値にリセットし、ストローブ
信号ＳＴが検出されていない場合にはカウント値を減算
するカウンタ５ｄと、カウンタ値が０になったか否かを
判別し、カウンタ値が０になった場合、すなわち、スト
ローブ信号ＳＴが検出されなくなってから所定の時間が
経過したか否かを判別し、経過判別信号Ｆを出力する経
過時間判別回路５ｅと、基準立上げシーケンスと異なる
立上げシーケンスが実行されたことに対応する比較結果
信号Ｃあるいはストローブ信号ＳＴが検出されなくなっ
てから所定の時間が経過したことに対応する経過判別信
号Ｆが出力された場合に、立上シーケンスが正規のもの
ではないことを示す立上シーケンス判別信号５Ａを出力
するＯＲ回路５ｆと、を備えて構成されている。
【００２７】シーケンス判別回路５ｂは、より具体的に
は、ゲーム機本体ＧＰのメインＣＰＵがリセット後にＲ
ＯＭ３の特定のアドレスをアクセスして動作を開始する
立上げシーケンスを監視して、基準立上げシーケンスと
比較する。例えば、モトローラ６８０００というＣＰＵ
の場合、リセット信号ＲＳＴが入力されるとＲＯＭの第
０番地及び第１番地のデータを読み込んでプログラムカ
ウンタに格納し、つづいてＲＯＭの第２番地及び第３番
地のデータを読み込んで特権スタックポインタレジスタ
に格納してから、プログラムカウンタの示すアドレスか
らプログラムの実行を開始することとなっているので、
この立上シーケンスと同一の立上シーケンスが実行され
たか否かを判別するのである。
は、ゲーム機本体ＧＰのメインＣＰＵがリセット後にＲ
ＯＭ３の特定のアドレスをアクセスして動作を開始する
立上げシーケンスを監視して、基準立上げシーケンスと
比較する。例えば、モトローラ６８０００というＣＰＵ
の場合、リセット信号ＲＳＴが入力されるとＲＯＭの第
０番地及び第１番地のデータを読み込んでプログラムカ
ウンタに格納し、つづいてＲＯＭの第２番地及び第３番
地のデータを読み込んで特権スタックポインタレジスタ
に格納してから、プログラムカウンタの示すアドレスか
らプログラムの実行を開始することとなっているので、
この立上シーケンスと同一の立上シーケンスが実行され
たか否かを判別するのである。
【００２８】したがって、リセット信号ＲＳＴ入力後に
上述の立上げシーケンス以外の立上げシーケンスが実行
された場合には異常と判定して対応する比較結果信号Ｃ
を出力する。
上述の立上げシーケンス以外の立上げシーケンスが実行
された場合には異常と判定して対応する比較結果信号Ｃ
を出力する。
【００２９】ストローブ信号監視系（５ｃ、５ｄ、５
ｆ）の動作原理は、正規のＣＰＵの場合ストローブ信号
は所定の時間よりも長い時間停止することがないという
点を利用したものである。すなわち、ＩＣＥもしくは吸
い上げ装置等のような非正規の読出装置の場合、安定に
動作させるために長時間ストローブ信号を停止すること
があるので、ストローブ信号が停止している間はカウン
タを減算し、カウント値が０になるまでの時間以上スト
ローブ信号が停止した場合には非正規の読出装置により
データの読出しが行なわれていると判別するのである。
ｆ）の動作原理は、正規のＣＰＵの場合ストローブ信号
は所定の時間よりも長い時間停止することがないという
点を利用したものである。すなわち、ＩＣＥもしくは吸
い上げ装置等のような非正規の読出装置の場合、安定に
動作させるために長時間ストローブ信号を停止すること
があるので、ストローブ信号が停止している間はカウン
タを減算し、カウント値が０になるまでの時間以上スト
ローブ信号が停止した場合には非正規の読出装置により
データの読出しが行なわれていると判別するのである。
【００３０】図４にシステム動作判別部の詳細構成を示
す。システム動作判別部６は、ＲＯＭ３をゲーム器本体
のメインＣＰＵ以外の構成がアクセスしているか否か、
具体的にはＤＭＡ（Direct Memory Access）や複数ＣＰ
Ｕ構成の場合のメインＣＰＵ以外のＣＰＵによるアクセ
スが行なわれているか否かを検出して非メインＣＰＵア
クセス検出信号ＮＡを出力する非メインＣＰＵアクセス
検出回路６ａと、非メインＣＰＵアクセス検出信号ＮＡ
に基づいてメインＣＰＵ以外の構成によるＲＯＭ３への
アクセスが検出されている場合にはカウンタ値を初期値
にリセットし、メインＣＰＵ以外の構成によるＲＯＭ３
へのアクセスが検出されていない場合にはカウンタ値を
減算するカウンタ６ｂと、カウンタ値が０になったか否
かを判別し、カウンタ値が０になった場合、すなわち、
メインＣＰＵによるアクセスのみが検出されてから所定
の時間が経過したか否かを判別し、システム動作判別信
号６Ａを出力する経過時間判別回路６ｃと、を備えて構
成されている。
す。システム動作判別部６は、ＲＯＭ３をゲーム器本体
のメインＣＰＵ以外の構成がアクセスしているか否か、
具体的にはＤＭＡ（Direct Memory Access）や複数ＣＰ
Ｕ構成の場合のメインＣＰＵ以外のＣＰＵによるアクセ
スが行なわれているか否かを検出して非メインＣＰＵア
クセス検出信号ＮＡを出力する非メインＣＰＵアクセス
検出回路６ａと、非メインＣＰＵアクセス検出信号ＮＡ
に基づいてメインＣＰＵ以外の構成によるＲＯＭ３への
アクセスが検出されている場合にはカウンタ値を初期値
にリセットし、メインＣＰＵ以外の構成によるＲＯＭ３
へのアクセスが検出されていない場合にはカウンタ値を
減算するカウンタ６ｂと、カウンタ値が０になったか否
かを判別し、カウンタ値が０になった場合、すなわち、
メインＣＰＵによるアクセスのみが検出されてから所定
の時間が経過したか否かを判別し、システム動作判別信
号６Ａを出力する経過時間判別回路６ｃと、を備えて構
成されている。
【００３１】図５にアクセス動作判別部の詳細構成を示
す。アクセス動作判別部７は、ストローブ信号ＳＴの有
無を検出してストローブ検出信号ＤＳＴを出力するスト
ローブ信号検出回路７ａと、ストローブ検出信号ＤＳＴ
によりストローブ信号ＳＴが検出された場合に当該スト
ローブ信号ＳＴの信号幅を所定の基準信号幅と比較する
ことによりストローブ信号幅が正規のメインＣＰＵによ
るものであるか否かを判別しアクセス動作判別信号７Ａ
を出力するストローブ信号幅判定回路７ｂと、を備えて
構成されている。
す。アクセス動作判別部７は、ストローブ信号ＳＴの有
無を検出してストローブ検出信号ＤＳＴを出力するスト
ローブ信号検出回路７ａと、ストローブ検出信号ＤＳＴ
によりストローブ信号ＳＴが検出された場合に当該スト
ローブ信号ＳＴの信号幅を所定の基準信号幅と比較する
ことによりストローブ信号幅が正規のメインＣＰＵによ
るものであるか否かを判別しアクセス動作判別信号７Ａ
を出力するストローブ信号幅判定回路７ｂと、を備えて
構成されている。
【００３２】次に図６乃至図９を参照して動作を説明す
る。まず、シーケンス判別部５の動作を説明する。図６
にゲーム器本体がモトローラ社の６８０００ＣＰＵを用
いている場合のリセット信号検出時の立上げシーケンス
を判別するための処理フローチャートを示す。
る。まず、シーケンス判別部５の動作を説明する。図６
にゲーム器本体がモトローラ社の６８０００ＣＰＵを用
いている場合のリセット信号検出時の立上げシーケンス
を判別するための処理フローチャートを示す。
【００３３】まず、リセット信号検出器５ａは、ゲーム
機本体ＧＰからリセット信号ＲＳＴが入力されたか否か
を判別し（ステップＳ１）、リセット信号ＲＳＴが入力
された場合には、例えば、リセット検出信号ＤＳＴを
“Ｈ”レベルとする。
機本体ＧＰからリセット信号ＲＳＴが入力されたか否か
を判別し（ステップＳ１）、リセット信号ＲＳＴが入力
された場合には、例えば、リセット検出信号ＤＳＴを
“Ｈ”レベルとする。
【００３４】この結果、シーケンス判別回路５ｂは、ゲ
ーム機本体ＧＰのメインＣＰＵが第０番地及び第１番地
に格納されているデータをアクセスしているか否かをア
ドレス信号ＡＤにより判別し（ステップＳ２）、第０番
地及び第１番地に格納しているデータをアクセスしてい
る場合にはステップＳ３の処理に移行する。
ーム機本体ＧＰのメインＣＰＵが第０番地及び第１番地
に格納されているデータをアクセスしているか否かをア
ドレス信号ＡＤにより判別し（ステップＳ２）、第０番
地及び第１番地に格納しているデータをアクセスしてい
る場合にはステップＳ３の処理に移行する。
【００３５】ゲーム器本体のメインＣＰＵが第０番地及
び第１番地に格納されているデータをアクセスしていな
い場合には、例えば、比較結果信号Ｃを“Ｈ”レベルと
し、ＯＲ回路５ｆは、シーケンス判別信号５Ａを“Ｈ”
レベルとして処理を終了する。したがって、制御信号生
成回路８は、出力制御信号Ｓを“Ｈ”レベルとする。
び第１番地に格納されているデータをアクセスしていな
い場合には、例えば、比較結果信号Ｃを“Ｈ”レベルと
し、ＯＲ回路５ｆは、シーケンス判別信号５Ａを“Ｈ”
レベルとして処理を終了する。したがって、制御信号生
成回路８は、出力制御信号Ｓを“Ｈ”レベルとする。
【００３６】この結果、出力制御部９は、解読器４から
出力されているプログラムデータのバス２側への出力を
禁止し、あるいは、意味のないデータを出力することと
なる。
出力されているプログラムデータのバス２側への出力を
禁止し、あるいは、意味のないデータを出力することと
なる。
【００３７】ゲーム機本体ＧＰのメインＣＰＵが第０番
地及び第１番地のデータをアクセスしている場合には、
次に当該メインＣＰＵが第２番地及び第３番地に格納さ
れているデータをアクセスしているか否かをアドレス信
号ＡＤにより判別し（ステップＳ３）、第２番地及び第
３番地に格納しているデータをアクセスしている場合に
はステップＳ４の処理に移行する。
地及び第１番地のデータをアクセスしている場合には、
次に当該メインＣＰＵが第２番地及び第３番地に格納さ
れているデータをアクセスしているか否かをアドレス信
号ＡＤにより判別し（ステップＳ３）、第２番地及び第
３番地に格納しているデータをアクセスしている場合に
はステップＳ４の処理に移行する。
【００３８】ゲーム機本体ＧＰのメインＣＰＵが第２番
地及び第３番地に格納されているデータをアクセスして
いない場合には、同様にして、比較結果信号Ｃを“Ｈ”
レベルとし、ＯＲ回路５ｆは、シーケンス判別信号５Ａ
を“Ｈ”レベルとし処理を終了する。これにより、制御
信号生成回路は８、出力制御信号を“Ｈ”レベルとする
ので、出力制御部９は、解読器４から出力されているプ
ログラムデータのバス２側への出力を禁止し、あるい
は、意味のないデータを出力することとなる。
地及び第３番地に格納されているデータをアクセスして
いない場合には、同様にして、比較結果信号Ｃを“Ｈ”
レベルとし、ＯＲ回路５ｆは、シーケンス判別信号５Ａ
を“Ｈ”レベルとし処理を終了する。これにより、制御
信号生成回路は８、出力制御信号を“Ｈ”レベルとする
ので、出力制御部９は、解読器４から出力されているプ
ログラムデータのバス２側への出力を禁止し、あるい
は、意味のないデータを出力することとなる。
【００３９】ゲーム機本体のメインＣＰＵが第２番地及
び第３番地に格納されているデータをアクセスしている
場合には、次に当該メインＣＰＵがＲＯＭ３の第０番地
及び第１番地に格納されていたデータが示すアドレスに
ジャンプしているか否かをプログラムカウンタの値等に
より判別し、対応するアドレスにジャンプしている場合
には、正規の立上げシーケンスが行なわれたと判別し
て、比較結果信号を“Ｌ”レベルとして処理を終了す
る。
び第３番地に格納されているデータをアクセスしている
場合には、次に当該メインＣＰＵがＲＯＭ３の第０番地
及び第１番地に格納されていたデータが示すアドレスに
ジャンプしているか否かをプログラムカウンタの値等に
より判別し、対応するアドレスにジャンプしている場合
には、正規の立上げシーケンスが行なわれたと判別し
て、比較結果信号を“Ｌ”レベルとして処理を終了す
る。
【００４０】対応するアドレスにジャンプしていない場
合には、正規の立上げシーケンスではないと判別して、
比較結果信号Ｃを“Ｈ”レベルとし、ＯＲ回路５ｆは、
シーケンス判別信号５Ａを“Ｈ”レベルとし処理を終了
する。これにより、制御信号生成回路は８、出力制御信
号を“Ｈ”レベルとするので、出力制御部９は、解読器
４から出力されているプログラムデータのバス２側への
出力を禁止し、あるいは、意味のないデータを出力する
こととなり、データの不正読出しを防止することができ
る。
合には、正規の立上げシーケンスではないと判別して、
比較結果信号Ｃを“Ｈ”レベルとし、ＯＲ回路５ｆは、
シーケンス判別信号５Ａを“Ｈ”レベルとし処理を終了
する。これにより、制御信号生成回路は８、出力制御信
号を“Ｈ”レベルとするので、出力制御部９は、解読器
４から出力されているプログラムデータのバス２側への
出力を禁止し、あるいは、意味のないデータを出力する
こととなり、データの不正読出しを防止することができ
る。
【００４１】次に上記処理と並行して行なわれるストロ
ーブ信号監視系（５ｃ、５ｄ、５ｆ）の動作について説
明する。図７に正規のゲーム機本体ＧＰがモトローラ社
の６８０００ＣＰＵを用いている場合におけるストロー
ブ信号が所定時間検出されなかったか否かを判別するた
めの処理フローチャートを示す。
ーブ信号監視系（５ｃ、５ｄ、５ｆ）の動作について説
明する。図７に正規のゲーム機本体ＧＰがモトローラ社
の６８０００ＣＰＵを用いている場合におけるストロー
ブ信号が所定時間検出されなかったか否かを判別するた
めの処理フローチャートを示す。
【００４２】まず、カウンタ５ｄを初期値にリセットす
る（ステップＳ１０）。この初期値は、６８０００ＣＰ
Ｕによるストローブ信号ＳＴn が検出されてから次のス
トローブ信号ＳＴn+1 が検出されるまでの時間に相当し
ている。
る（ステップＳ１０）。この初期値は、６８０００ＣＰ
Ｕによるストローブ信号ＳＴn が検出されてから次のス
トローブ信号ＳＴn+1 が検出されるまでの時間に相当し
ている。
【００４３】次にストローブ検出回路５ｃによりストロ
ーブ信号ＳＴが検出されたか否かを判別し（ステップＳ
１１）、例えばストローブ検出信号ＤＳＴが“Ｈ”レベ
ル、すなわち、ストローブ信号ＳＴが検出された場合に
は、カウンタ５ｄを初期値に再設定して（ステップＳ１
４）、処理をステップＳ１３に移行する。
ーブ信号ＳＴが検出されたか否かを判別し（ステップＳ
１１）、例えばストローブ検出信号ＤＳＴが“Ｈ”レベ
ル、すなわち、ストローブ信号ＳＴが検出された場合に
は、カウンタ５ｄを初期値に再設定して（ステップＳ１
４）、処理をステップＳ１３に移行する。
【００４４】ストローブ検出信号ＤＳＴが“Ｌ”レベ
ル、すなわち、ストローブ信号ＳＴが検出されなかった
場合には、カウント値を減算して（ステップＳ１２）、
処理をステップＳ１３に移行する。
ル、すなわち、ストローブ信号ＳＴが検出されなかった
場合には、カウント値を減算して（ステップＳ１２）、
処理をステップＳ１３に移行する。
【００４５】つづいて、経過時間判別回路５ｅは、カウ
ンタ値が０か否か、すなわち、前回のストローブ信号を
検出しなくなってから所定時間が経過しているか否かを
判別する（ステップＳ１３）。
ンタ値が０か否か、すなわち、前回のストローブ信号を
検出しなくなってから所定時間が経過しているか否かを
判別する（ステップＳ１３）。
【００４６】カウント値が０である場合には、前回のス
トローブ信号検出タイミングから所定時間が経過してい
るので、ゲーム器本体のＣＰＵは６８０００ＣＰＵでは
ないので、異常とみなし、経過判別信号Ｆを“Ｈ”レベ
ルとし、ＯＲ回路５ｆは、シーケンス判別信号５Ａを
“Ｈ”レベルとし処理を終了する。これにより、制御信
号生成回路は８、出力制御信号を“Ｈ”レベルとするの
で、出力制御部９は、解読器４から出力されているプロ
グラムデータのバス２側への出力を禁止し、あるいは、
意味のないデータを出力することとなり、データの不正
読出しを防止することができる。
トローブ信号検出タイミングから所定時間が経過してい
るので、ゲーム器本体のＣＰＵは６８０００ＣＰＵでは
ないので、異常とみなし、経過判別信号Ｆを“Ｈ”レベ
ルとし、ＯＲ回路５ｆは、シーケンス判別信号５Ａを
“Ｈ”レベルとし処理を終了する。これにより、制御信
号生成回路は８、出力制御信号を“Ｈ”レベルとするの
で、出力制御部９は、解読器４から出力されているプロ
グラムデータのバス２側への出力を禁止し、あるいは、
意味のないデータを出力することとなり、データの不正
読出しを防止することができる。
【００４７】次にシステム動作判別部の動作を説明す
る。図８に正規のゲーム器本体がモトローラ社の６８０
００ＣＰＵを用いている場合におけるシステム動作判別
部の処理フローチャートを示す。
る。図８に正規のゲーム器本体がモトローラ社の６８０
００ＣＰＵを用いている場合におけるシステム動作判別
部の処理フローチャートを示す。
【００４８】６８０００ＣＰＵを用いたシステムでは、
画像表示を行なうためにＤＭＡが行なわれることが多
く、このＤＭＡは周期的に発生するので、ＤＭＡが周期
的に発生する場合正規のシステムが接続されていると判
別するのである。
画像表示を行なうためにＤＭＡが行なわれることが多
く、このＤＭＡは周期的に発生するので、ＤＭＡが周期
的に発生する場合正規のシステムが接続されていると判
別するのである。
【００４９】まず、カウンタ６ｂを初期値にリセットす
る（ステップＳ２０）。この初期値は、メインＣＰＵ以
外の構成（非メインＣＰＵ）によるアクセスが行なわれ
てから次のアクセスが行なわれるまでの時間に相当して
いる。
る（ステップＳ２０）。この初期値は、メインＣＰＵ以
外の構成（非メインＣＰＵ）によるアクセスが行なわれ
てから次のアクセスが行なわれるまでの時間に相当して
いる。
【００５０】次に非メインＣＰＵアクセス検出回路６ａ
により非メインＣＰＵアクセス（図８ではＤＭＡアクセ
ス）が検出されたか否かを判別し（ステップＳ２１）、
例えば非メインＣＰＵアクセスが検出された場合には、
カウンタ６ｂを初期値に再リセットして（ステップＳ２
４）、処理をステップＳ２３に移行する。
により非メインＣＰＵアクセス（図８ではＤＭＡアクセ
ス）が検出されたか否かを判別し（ステップＳ２１）、
例えば非メインＣＰＵアクセスが検出された場合には、
カウンタ６ｂを初期値に再リセットして（ステップＳ２
４）、処理をステップＳ２３に移行する。
【００５１】非メインＣＰＵアクセスが検出されなかっ
た場合には、カウンタ値を減算して（ステップＳ２
２）、処理をステップＳ１３に移行する。つづいて、経
過時間判別回路６ｃは、カウンタ値が０か否か、すなわ
ち、前回の非メインＣＰＵアクセスを検出しなくなって
から所定時間が経過しているか否かを判別する（ステッ
プＳ２３）。
た場合には、カウンタ値を減算して（ステップＳ２
２）、処理をステップＳ１３に移行する。つづいて、経
過時間判別回路６ｃは、カウンタ値が０か否か、すなわ
ち、前回の非メインＣＰＵアクセスを検出しなくなって
から所定時間が経過しているか否かを判別する（ステッ
プＳ２３）。
【００５２】カウント値が０である場合には、前回の非
メインＣＰＵアクセスから所定時間が経過しているの
で、ゲーム器本体は正規のゲーム機本体ＧＰではないの
で、異常とみなし、処理を終了する。これにより、制御
信号生成回路は８、出力制御信号を“Ｈ”レベルとする
ので、出力制御部９は、解読器４から出力されているプ
ログラムデータのバス２側への出力を禁止し、あるい
は、意味のないデータを出力することとなり、データの
不正読出しを防止することができる。
メインＣＰＵアクセスから所定時間が経過しているの
で、ゲーム器本体は正規のゲーム機本体ＧＰではないの
で、異常とみなし、処理を終了する。これにより、制御
信号生成回路は８、出力制御信号を“Ｈ”レベルとする
ので、出力制御部９は、解読器４から出力されているプ
ログラムデータのバス２側への出力を禁止し、あるい
は、意味のないデータを出力することとなり、データの
不正読出しを防止することができる。
【００５３】次にアクセス動作判別部の動作について説
明する。アクセス動作判別部７のストローブ信号検出回
路７ａは、ストローブ信号ＳＴの有無を検出してストロ
ーブ検出信号ＤＳＴを出力する。
明する。アクセス動作判別部７のストローブ信号検出回
路７ａは、ストローブ信号ＳＴの有無を検出してストロ
ーブ検出信号ＤＳＴを出力する。
【００５４】これによりストローブ信号幅判定回路７ｂ
は、ストローブ検出信号ＤＳＴによりストローブ信号Ｓ
Ｔが検出された場合に当該ストローブ信号ＳＴの信号幅
を所定の基準信号幅と比較することによりストローブ信
号幅が正規のメインＣＰＵによるものであるか否かを判
別し、ストローブ信号の信号幅が基準信号幅よりも長い
場合には、異常とみなして“Ｈ”レベルのアクセス動作
判別信号７Ａを出力する。より具体的には、ＣＰＵとし
て６８０００ＣＰＵを用いた場合には図９に示すような
ストローブ信号（＝アドレスストローブＡＳ及びデータ
ストローブＤＳ）の幅はほぼ一定（アドレスストローブ
ＡＳ＝約４クロック、データストローブＤＳ＝約３クロ
ック）であるので、これを基準信号幅として比較を行
う。
は、ストローブ検出信号ＤＳＴによりストローブ信号Ｓ
Ｔが検出された場合に当該ストローブ信号ＳＴの信号幅
を所定の基準信号幅と比較することによりストローブ信
号幅が正規のメインＣＰＵによるものであるか否かを判
別し、ストローブ信号の信号幅が基準信号幅よりも長い
場合には、異常とみなして“Ｈ”レベルのアクセス動作
判別信号７Ａを出力する。より具体的には、ＣＰＵとし
て６８０００ＣＰＵを用いた場合には図９に示すような
ストローブ信号（＝アドレスストローブＡＳ及びデータ
ストローブＤＳ）の幅はほぼ一定（アドレスストローブ
ＡＳ＝約４クロック、データストローブＤＳ＝約３クロ
ック）であるので、これを基準信号幅として比較を行
う。
【００５５】これにより、制御信号生成回路は８、出力
制御信号を“Ｈ”レベルとするので、出力制御部９は、
解読器４から出力されているプログラムデータのバス２
側への出力を禁止し、あるいは、意味のないデータを出
力することとなり、データの不正読出しを防止すること
ができる。
制御信号を“Ｈ”レベルとするので、出力制御部９は、
解読器４から出力されているプログラムデータのバス２
側への出力を禁止し、あるいは、意味のないデータを出
力することとなり、データの不正読出しを防止すること
ができる。
【００５６】つづいて解読器の動作について説明する。
ゲーム機本体ＧＰからＲＯＭ３のアクセスすべきアドレ
スに対応するアドレス信号ＡＤがゲームカセット１に入
力されると、ゲームカセット１はＲＯＭ３から対応する
アドレスに格納されている暗号化データｘを第１〜第４
解読器４ａ〜４ｄに出力する。
ゲーム機本体ＧＰからＲＯＭ３のアクセスすべきアドレ
スに対応するアドレス信号ＡＤがゲームカセット１に入
力されると、ゲームカセット１はＲＯＭ３から対応する
アドレスに格納されている暗号化データｘを第１〜第４
解読器４ａ〜４ｄに出力する。
【００５７】これにより、第１データ解読器４ａは関数
ｆ（ｘ）により第１解読データＤ1＝ｆ（ｘ）としてセ
レクタ４ｆに出力し、第２データ解読器４ｂは関数ｇ
（ｘ）により第２解読データＤ2 ＝ｇ（ｘ）としてセレ
クタ４ｆに出力し、第３データ解読器４ｃは関数ｈ
（ｘ）により第３解読データＤ3 ＝ｈ（ｘ）としてセレ
クタ４ｆに出力し、第４データ解読器４ｄは関数ｉ
（ｘ）により第４解読データＤ4＝ｉ（ｘ）としてセレ
クタ４ｆに出力する。
ｆ（ｘ）により第１解読データＤ1＝ｆ（ｘ）としてセ
レクタ４ｆに出力し、第２データ解読器４ｂは関数ｇ
（ｘ）により第２解読データＤ2 ＝ｇ（ｘ）としてセレ
クタ４ｆに出力し、第３データ解読器４ｃは関数ｈ
（ｘ）により第３解読データＤ3 ＝ｈ（ｘ）としてセレ
クタ４ｆに出力し、第４データ解読器４ｄは関数ｉ
（ｘ）により第４解読データＤ4＝ｉ（ｘ）としてセレ
クタ４ｆに出力する。
【００５８】一方、選択信号生成関数器４ｅは、入力さ
れたアドレス信号ＡＤを関数ｊ（ＡＤ）により、解読器
選択信号ＳＥＬとしてセレクタ４ｆに出力する。これら
の結果、セレクタ４ｆは解読器選択信号ＳＥＬに対応す
る一の解読データをプログラムデータとして出力制御回
路９に出力する。したがって、出力制御回路９により当
該正規なプログラムデータの出力を禁止されている場合
を除き、当該プログラムデータはデータバス２ａ上に出
力され、ゲーム機本体ＧＰ側では正規のプログラムデー
タを読み出すことが可能となる。
れたアドレス信号ＡＤを関数ｊ（ＡＤ）により、解読器
選択信号ＳＥＬとしてセレクタ４ｆに出力する。これら
の結果、セレクタ４ｆは解読器選択信号ＳＥＬに対応す
る一の解読データをプログラムデータとして出力制御回
路９に出力する。したがって、出力制御回路９により当
該正規なプログラムデータの出力を禁止されている場合
を除き、当該プログラムデータはデータバス２ａ上に出
力され、ゲーム機本体ＧＰ側では正規のプログラムデー
タを読み出すことが可能となる。
【００５９】また、出力制御回路９により当該正規なプ
ログラムデータの出力を禁止されている場合には、プロ
グラムデータは何も出力されないか、あるいは、正規の
読出装置に対して出力されるべき一のプログラムデータ
（解読データ）以外の意味のない解読データを出力して
いる解読器が選択されて、その解読データが出力される
こととなる。
ログラムデータの出力を禁止されている場合には、プロ
グラムデータは何も出力されないか、あるいは、正規の
読出装置に対して出力されるべき一のプログラムデータ
（解読データ）以外の意味のない解読データを出力して
いる解読器が選択されて、その解読データが出力される
こととなる。
【００６０】以上の実施例はゲームカセットの場合につ
いて説明したが、ＲＯＭを搭載したボード等の他の態様
でプログラムデータがＲＯＭに記憶されている場合にも
本発明の適用が可能である。
いて説明したが、ＲＯＭを搭載したボード等の他の態様
でプログラムデータがＲＯＭに記憶されている場合にも
本発明の適用が可能である。
【００６１】
【発明の効果】以上の説明のように、第１の発明乃至第
３の発明によれば、記憶手段は暗号化された各種データ
を暗号化データとして記憶し、出力制御手段は設定され
た条件に応じて、正規の読出装置による読出が行なわれ
ていないと判断された場合には、読出データの出力を禁
止し、あるいは、正規のデータとは異なるデータをダミ
ー読出データとして外部の読出装置へ出力するので、記
憶しているデータは暗号化されているので単純に記憶手
段の内容をコピーしても正規の読出データとはならず、
また、正規の読出装置以外の読出装置を用いてデータを
読み出しても正規の読出データは出力されないので、デ
ータの不正読出を防止することができる。
３の発明によれば、記憶手段は暗号化された各種データ
を暗号化データとして記憶し、出力制御手段は設定され
た条件に応じて、正規の読出装置による読出が行なわれ
ていないと判断された場合には、読出データの出力を禁
止し、あるいは、正規のデータとは異なるデータをダミ
ー読出データとして外部の読出装置へ出力するので、記
憶しているデータは暗号化されているので単純に記憶手
段の内容をコピーしても正規の読出データとはならず、
また、正規の読出装置以外の読出装置を用いてデータを
読み出しても正規の読出データは出力されないので、デ
ータの不正読出を防止することができる。
【図１】実施例の概要構成を示すブロック図である。
【図２】解読器の詳細構成を示すブロック図である。
【図３】シーケンス判別部の詳細構成を示すブロック図
である。
である。
【図４】システム動作判別部の詳細構成を示すブロック
図である。
図である。
【図５】アクセス動作判別部の詳細構成を示すブロック
図である。
図である。
【図６】リセット信号検出時の立上げシーケンスを判別
するための処理フローチャート出ある。
するための処理フローチャート出ある。
【図７】ストローブ信号が所定時間検出されなかったか
否かを判別するための処理フローチャートである。
否かを判別するための処理フローチャートである。
【図８】システム動作判別部の処理フローチャートであ
る。
る。
【図９】アクセス動作判別部の処理を説明するタイミン
グチャートである。
グチャートである。
１…ゲームカセット ２…バス ２ａ…データバス ２ｂ…アドレスバス ３…ＲＯＭ ４…解読器 ４ａ…第１データ解読器 ４ｂ…第２データ解読器 ４ｃ…第３データ解読器 ４ｄ…第４データ解読器 ４ｅ…選択信号生成関数器 ４ｆ…セレクタ ５…シーケンス判別部 ５Ａ…シーケンス判別信号 ５ａ…リセット信号検出器 ５ｂ…シーケンス判別回路 ５ｃ…ストローブ信号検出回路 ５ｄ…カウンタ ５ｆ…ＯＲ回路 ６…システム動作判別部 ６Ａ…システム動作判別信号 ７…アクセス動作判別部 ７Ａ…アクセス動作判別信号 ７ａ…ストローブ信号検出回路 ７ｂ…ストローブ信号幅判定回路 ８…制御信号生成回路 ９…出力制御回路 ＡＤ…アドレス信号 Ｄ1 …第１解読データ Ｄ2 …第２解読データ Ｄ3 …第３解読データ Ｄ4 …第４解読データ ＤＲ…リセット検出信号 ＤＳＴ…ストローブ検出信号 Ｆ…経過判別信号 ＧＰ…ゲーム機本体 Ｓ…出力制御信号 ＳＬ…解読器選択信号 ＳＴ…ストローブ信号 ＲＳＴ…リセット信号
Claims (5)
- 【請求項１】 暗号化された各種データを暗号化データ
として記憶する記憶手段と、 前記暗号化データを解読して読出データとして出力する
解読手段と、 予め設定した正規の読出装置の立上シーケンスに従って
データの読出しが行なわれているか否かを判別してシー
ケンス判別信号を出力する立上シーケンス判別手段と、 前記シーケンス判別信号に基づいて前記予め設定した正
規の読出装置以外の立上げシーケンスが行なわれた場合
に、前記読出データの出力を禁止し、あるいは、正規の
データとは異なるデータをダミー読出データとして出力
する出力制御手段と、を備えたことを特徴とするデータ
不正読出防止装置。 - 【請求項２】 暗号化された各種データを暗号化データ
として記憶する記憶手段と、 前記暗号化データを解読して読出データとして出力する
解読手段と、 予め設定した正規の読出装置を構成する中央処理装置以
外の装置による読出動作がほぼ所定時間間隔毎に行なわ
れているか否かを判別して定期読出判別信号を出力する
読出動作判別手段と、 前記定期読出判別信号に基づいて前記読出動作がほぼ所
定時間間隔毎に行なわれていない場合に、前記読出デー
タの出力を禁止し、あるいは、正規のデータとは異なる
データをダミー読出データとして出力する出力制御手段
と、を備えたことを特徴とするデータ不正読出防止装
置。 - 【請求項３】 暗号化された各種データを暗号化データ
として記憶する記憶手段と、 前記暗号化データを解読して読出データとして出力する
解読手段と、 予め設定した正規の読出装置の読出タイミング信号を用
いてデータの読出しが行なわれているか否かを判別して
タイミング信号判別信号を出力する読出タイミング信号
判別手段と、 前記タイミング信号判別信号に基づいて前記予め設定し
た正規の読出装置以外の読出タイミング信号を用いて読
出しが行なわれた場合に、前記読出データの出力を禁止
し、あるいは、正規のデータとは異なるデータをダミー
読出データとして出力する出力制御手段と、を備えたこ
とを特徴とするデータ不正読出防止装置。 - 【請求項４】 請求項１乃至請求項３記載のデータ不正
読出防止装置において、 前記解読手段は、外部からのアドレス信号およびストロ
ーブ信号に基づいて前記記憶手段から読み出された前記
暗号化データをそれぞれ異なる手順で解読し解読データ
として出力する複数の解読器と、 前記複数の解読データを前記アドレス信号に基づいて選
択し、読出しデータとして出力するデータ選択出力手段
と、 を備えたことを特徴とするデータ不正読出防止装置。 - 【請求項５】 請求項４記載のデータ不正読出防止装置
において、 前記出力制御手段は、前記データ選択出力手段により選
択されなかった解読データのいずれかを前記ダミー読出
データとして出力することを特徴とするデータ不正読出
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074610A JPH06290040A (ja) | 1993-03-31 | 1993-03-31 | データ不正読出防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074610A JPH06290040A (ja) | 1993-03-31 | 1993-03-31 | データ不正読出防止装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06290040A true JPH06290040A (ja) | 1994-10-18 |
Family
ID=13552121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5074610A Pending JPH06290040A (ja) | 1993-03-31 | 1993-03-31 | データ不正読出防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06290040A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321951B1 (ko) * | 1998-03-24 | 2002-02-04 | 가네꼬 히사시 | 반도체 집적 회로의 감시 회로 |
| KR20040078418A (ko) * | 2003-03-04 | 2004-09-10 | 주식회사 하이닉스반도체 | Ｏｔｐ 메모리 장치 |
| JP2009193132A (ja) * | 2008-02-12 | 2009-08-27 | Rohm Co Ltd | 情報処理システム、カートリッジ、および、情報処理端末 |
-
1993
- 1993-03-31 JP JP5074610A patent/JPH06290040A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321951B1 (ko) * | 1998-03-24 | 2002-02-04 | 가네꼬 히사시 | 반도체 집적 회로의 감시 회로 |
| US6378078B1 (en) | 1998-03-24 | 2002-04-23 | Nec Corporation | Semiconductor integrated circuit supervising an illicit address operation |
| KR20040078418A (ko) * | 2003-03-04 | 2004-09-10 | 주식회사 하이닉스반도체 | Ｏｔｐ 메모리 장치 |
| JP2009193132A (ja) * | 2008-02-12 | 2009-08-27 | Rohm Co Ltd | 情報処理システム、カートリッジ、および、情報処理端末 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1126356B1 (en) | Tamper resistant microprocessor | |
| KR100479681B1 (ko) | 스크램블된 콘텐츠를 위한 위조방지 플레이어 | |
| KR100405574B1 (ko) | 위조방지 방법 및 장치 | |
| KR100482775B1 (ko) | 위조방지 방법 및 장치 | |
| JP5992457B2 (ja) | オペレーティングシステムのコンフィグレーション値の保護 | |
| EP0768601B1 (en) | Device for executing enciphered program | |
| US8060716B2 (en) | Information processing device for securely processing data that needs to be protected using a secure memory | |
| US20080046680A1 (en) | Verification Method, Verification Program, Recording Medium, Information Processor, and Integrated Circuit | |
| JP2004013905A (ja) | セキュアなブートローダにおけるハッシングの使用 | |
| JP2008117385A (ja) | 保安データを管理する装置およびその方法 | |
| JPH01129328A (ja) | コピー防止装置 | |
| US8176278B2 (en) | Information processing apparatus, information processing method and record medium | |
| JP2003272289A (ja) | 暗号処理を行う情報記録再生装置と情報記録再生方法 | |
| JP2008535134A (ja) | 情報担体のコンテンツを保護するための方法および装置 | |
| US20050028004A1 (en) | Memory security device for flexible software environment | |
| JPH06290040A (ja) | データ不正読出防止装置 | |
| US7636838B2 (en) | Method and system for handling operation of multiple devices within a single system-on-chip (SoC) integrated circuit (IC) | |
| US20080022119A1 (en) | Method and apparatus for preventing illegal access in electronic device | |
| US20100260476A1 (en) | Method and apparatus for secure configuration of electronic devices | |
| JP2001344096A (ja) | 情報処理装置、その制御方法、記録媒体 | |
| US20030028780A1 (en) | Software controlled device | |
| JPH09106690A (ja) | コピー防止機能付きｒｏｍ | |
| US20080040806A1 (en) | Method and apparatus for securing unprotected content files from unauthorized use | |
| EP1441464A1 (en) | Electronic casino gaming system with authentication and security | |
| JPH08241194A (ja) | ビデオゲームシステム、情報処理装置、及びそ のソフトウエア貯蔵手段 |