JPH09106690A - コピー防止機能付きrom - Google Patents
コピー防止機能付きromInfo
- Publication number
- JPH09106690A JPH09106690A JP26298995A JP26298995A JPH09106690A JP H09106690 A JPH09106690 A JP H09106690A JP 26298995 A JP26298995 A JP 26298995A JP 26298995 A JP26298995 A JP 26298995A JP H09106690 A JPH09106690 A JP H09106690A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- rom
- addresses
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
コピーされることを防止することができるコピー防止機
能付きROMを提供すること。 【解決手段】入力されるアドレスに応じて前記アドレス
に格納されているデータを出力するROM部と、このR
OM部に保護領域中のアドレスが入力されたときに、イ
ネーブルをアクティブ状態にして出力するアドレスデコ
ード部と、前記ROM部に所定の順序でアドレスが入力
されたときに、これに対応する所定のキーデータを出力
するアドレス順検出部と、前記アドレスデコード部から
出力されるイネーブルがアクティブ状態のときに、前記
アドレス順検出部から出力されるキーデータを用いて、
前記ROM部から出力されるデータを変換するデータ変
換部とを有することにより、上記課題を解決する。
Description
納されているデータが不正にコピーされることを防止す
るコピー防止機能付きROMに関するものである。
家庭用ゲーム機のソフトウェアはROMに格納されて販
売されている。ところが、通常のROMに格納されてい
るソフトウェアは、例えばROMライターを使用するこ
とによって簡単にコピーすることができる。しかし、ソ
フトウェアを簡単にコピーされてしまっては、莫大な時
間、費用、労力をかけて開発したものが全て無駄になっ
てしまうという問題点がある。
平1−56413号公報や特開平4−74240号公報
には、ROMの内部に格納されているデータが不正にコ
ピーされることを防止することができるROMが開示さ
れている。
は、正常な動作時にはアクセスされることのないアドレ
ス(以下、特定アドレスという)を1つもしくは複数記
憶しておいて、入力されたアドレスがその特定アドレス
に一致した場合に、それ以降入力されるアドレスを乱
し、正しいデータを得ることができないようにする方式
が提案されている。しかしながらここに提案された方式
では、入力されたデータがある特定アドレスに一致した
ときのアドレスの乱れ方が特定アドレス毎に一定である
ため、例えば以下のようにして正しいデータを読み出す
ことができ、不正なコピーが可能である。
図である。ここではアドレスAd1とアドレスAd2の
2つのアドレスが特定アドレスとして設定されているも
のとし、先頭のアドレスA0から順に最終のアドレスA
6までアドレスを順次インクリメントしながらデータを
読み出すものとする。また、現在入力しているアドレス
をAと標記する。
ルでは、 (a)A0≦A<Ad1では正しい出力データが得られ
る。 (b)Ad1≦A<Ad2では、出力データはある乱れ
方をする。 (c)Ad2≦A≦A6では、出力データは別の乱れ方
をする。
み出しサイクルに続いて2回目の読み出しサイクルに入
る。 (a)A0≦A<Ad1では、出力データは、上記
(1)の(c)における乱れ方と同じ乱れ方をする。 (b)Ad1≦A<Ad2では、出力データは、上記
(1)の(b)の乱れ方と同じ乱れ方をする。 (c)Ad2≦A≦A6では、出力データは、上記
(1)の(c)の乱れ方と同じ乱れ方をする。
しにより得られた出力データどうしを比較することによ
り、2つの特定アドレスAd1,Ad2のうち、特定ア
ドレスAd1が判明する。そこで、次に一旦電源を落と
した後電源を再投入して、上記と同様にアドレスを順次
インクリメントしながらデータ読み出しを行う。ただ
し、アドレスAd1は入力しないようこのアドレスAd
1は飛ばすこととする。なお、アドレスAd1は、特定
アドレスに一致しており、正常な読出しサイクルでは決
してアクセスされることのないアドレスであるから、そ
このデータが欠けることは何ら問題ではない。
後電源を再投入し(すなわち初期化し)、3回目の読み
出しサイクルに入る。ただしアドレスAd1は読み飛ば
す。 (a)A0≦A<Ad2では、正しいデータが得られ
る。 (b)Ad2≦A≦A6では、出力データは、上記
(1)の(c)ないし上記(2)の(c)と同じ乱れ方
をする。
み出しサイクルに続いて4回目の読み出しサイクルに入
る。ただしこのときもアドレスAd1は読み飛ばす。 (a)A0≦A≦A6の全域で、上記(3)の(c)と
同じ乱れ方をする。上記(3),(4)の2回の読み出
しにより得られた出力データどうしを比較することによ
り、今度は特定アドレスAd2が判明する。以上を繰り
返すことにより、特定アドレスがいくつ存在していても
最終的に正しいデータを読み出すことができ、データの
不正コピーが可能となる。
特定アドレスを記憶しておいて入力されたアドレスが特
定アドレスと一致したときに、それ以降メモリから読み
出されるデータを乱すという方式が提案されている。上
述した提案と比べると、入力されるアドレスを乱すか読
み出されるデータを乱すかという相違のほか、疑似ラン
ダム回路を備えてデータをランダムに乱しているという
相違がある。アドレスを乱すかデータを乱すかは、如何
にして正しいデータを読み出すかという観点からは全く
同一に考えることができる。アドレスないしデータをラ
ンダムに乱している場合は、例えば以下のようにして正
しいデータを読み出すことができ、やはり不正なコピー
が可能である。
図である。ここでは、図4の場合と同様、アドレスAd
1とアドレスAd2の2つのアドレスが特定アドレスと
して設定されているものとし、先頭のアドレスA0から
順に最後のアドレスA6までアドレスを順次インクリメ
ントしながらデータを読み出すものとする。
ルでは、 (a)A0≦A<Ad1では、正しい出力データが得ら
れる。 (b)Ad1≦A≦A6では、出力データはある乱れ方
をする。
回目のデータ読み出しを行う。 (a)A0≦A<Ad1では、正しい出力データが得ら
れる。 (b)Ad1≦A≦A6では、出力データは、上記
(1)の(b)とは別の乱れ方をする。上記(1),
(2)の2回のデータ読み出しにより得られた出力デー
タどうしを比較することにより、2つの特定アドレスA
d1,Ad2のうち、特定アドレスAd1が判明する。
して3回目のデータ読み出しを行う。ただしアドレスA
d1は読み飛ばす。 (a)A0≦A<Ad2では、正しい出力データが得ら
れる。 (b)Ad2≦A≦A6では、出力データは、ある乱れ
方をする。
入して4回目のデータ読み出しを行う。ただしアドレス
Ad1は読み飛ばす。 (a)A0≦A<Ad2では、正しい出力データが得ら
れる。 (b)Ad2≦A≦A6では、出力データは、上記
(3)の(b)とは別の乱れ方をする。上記(3),
(4)の2回のデータ読み出しにより得られた出力デー
タどうしを比較することにより、今度は特定アドレスA
d2が判明する。以上を繰り返すことにより、特定アド
レスがいくつ存在していても最終的に正しいデータを読
み出すことができ、データの不正なコピーが可能とな
る。
提案においては、アドレスないしデータの乱れ方が一定
であってもあるいはランダムであっても、読み出したデ
ータどうしを比較することによって、容易に解析するこ
とができるため、データを不正にコピーされてしまうと
いう問題点があった。本発明の目的は、前記従来技術に
基づく問題点をかえりみて、ROMの内部に格納されて
いるデータが不正にコピーされることを防止することが
できるコピー防止機能付きROMを提供することにあ
る。
に、本発明は、入力されるアドレスに応じて前記アドレ
スに格納されているデータを出力するROM部と、この
ROM部に保護領域中のアドレスが入力されたときに、
イネーブルをアクティブ状態にして出力するアドレスデ
コード部と、前記ROM部に所定の順序でアドレスが入
力されたときに、これに対応する所定のキーデータを出
力するアドレス順検出部と、前記アドレスデコード部か
ら出力されるイネーブルがアクティブ状態のときに、前
記アドレス順検出部から出力されるキーデータを用い
て、前記ROM部から出力されるデータを変換するデー
タ変換部とを有することを特徴とするコピー防止機能付
きROMを提供するものである。
部に所定の順序でアドレスが入力されたときに、ROM
部の保護領域中に格納されているデータを所定のキーデ
ータを用いて変換するものである。従って、本発明のコ
ピー防止機能付きROMによれば、ROM部の保護領域
中に、所定のキーデータを用いて変換されることによっ
て正しいデータとなるように変換されたデータを格納し
ておき、コピーするときには入力されないような所定の
順序でアドレスが入力されたときに、例えば不連続な所
定数のアドレスが入力されたときに、ROM部の保護領
域中から出力されるデータが正しく変換されるキーデー
タが出力され、コピーするときに入力されるような所定
の順序でアドレスが入力されたときに、例えば連続する
所定数のアドレスが入力されたときに、ROM部の保護
領域中から出力されるデータが正しく変換されないキー
データが出力されるようにすることによって、本発明の
コピー防止機能付きROMの内容が不正にコピーされる
ことを防止することができる。
施例に基づいて、本発明のコピー防止機能付きROMを
詳細に説明する。図1は、本発明のコピー防止機能付き
ROMの一実施例のブロック図である。図示例のコピー
防止機能付きROM10は、ROM部12と、アドレス
デコード部14と、アドレス順検出部16と、データ変
換部18とを有している。
おいて、ROM部12のアドレス入力端A、アドレスデ
コード部14およびアドレス順検出部16には、ともに
アドレス線を介してアドレスが入力されている。ROM
部12のデータ出力端Dから出力されるデータ、アドレ
スデコード部14から出力されるイネーブル(信号)お
よびアドレス順検出部16から出力されるキーデータは
データ変化部18に入力され、データ変換部18からは
データ線を介してデータが出力されている。
って、アドレス線を介してこのROM部12に入力され
るアドレスに応じて、そのアドレスに予め記憶されてい
るデータを出力する。ゲームソフトなどにおいて、RO
M部12のコピーを防止しようとする領域、即ち、保護
領域には、例えば後述するデータ変換部18において用
いられるキーデータによって正しく変換することができ
るように、予め所定の変換がなされた画像データなどが
格納され、コピーを防止しない領域、即ち、非保護領域
には、例えばプログラムなどが格納される。
介して入力されるアドレスをデコードすることによっ
て、ROM部12に入力されるアドレスが保護領域中を
指し示しているのか、あるいは非保護領域中を指し示し
ているのかを識別するものであって、ROM部12に入
力されるアドレスが保護領域中を指し示している場合に
はイネーブルをアクティブ状態とし、非保護領域中を指
し示している場合にはイネーブルを非アクティブ状態と
して出力する。
M部12の保護領域および非保護領域のアドレスが予め
固定的に、あるいは予めプログラマブルに登録される。
ROM部12の保護領域のアドレスは、例えばプログラ
ムによって読み出される画像データなどが格納されるア
ドレスを、また、非保護領域はプログラムが格納される
アドレスを登録する。但し、ROM部12の保護領域お
よび非保護領域のアドレスおよび分割数は特に限定され
るものではない。
時監視することによって、ROM部12に所定の順序で
アドレスが入力されたことを識別して、ROM部12の
保護領域から読み出される画像データが正しく変換され
るキーデータ、あるいはROM部12の保護領域から読
み出される画像データが正しく変換されないキーデータ
を出力するものである。このアドレス順検出部16から
は、次に所定のアドレスの順序が検出されるまで同一の
キーデータが出力される。
部12に入力されるアドレスの順序と、このアドレスの
順序に応じて出力されるキーデータとが予め固定的に、
あるいは予めプログラマブルに登録される。ROM部1
2に入力されるアドレスの順序は、例えばプログラムに
よってROM部12に保持されているデータが読み出さ
れる順序などを登録する。但し、登録されるアドレスの
順序およびキーデータの個数は特に限定されるものでは
ない。
14から出力されるイネーブルがアクティブ状態のとき
に、アドレス順検出部16から出力されるキーデータを
用いて、ROM部12から読み出されるデータを変換
し、例えばキーデータとROM部12から読み出される
データとの排他的論理和を算出するなどして変換し、デ
ータ線を介して出力するものである。なお、アドレスデ
コード部14から出力されるイネーブルが非アクティブ
状態のときには、ROM部12から読み出されるデータ
は変換されない。
本的に以上のように構成される。次に、本発明のコピー
防止機能付きROMの動作について説明する。ここで、
図2に、本発明のコピー防止機能付きROMのROM部
のメモリマップの一実施例の概念図を、また、図3に、
本発明のコピー防止機能付きROMのROM部の非保護
領域に格納されるプログラムの一実施例の概念図示す。
うに、アドレスデコード部14に予め登録される非保護
領域および保護領域のアドレスは、それぞれアドレス0
000〜7FFFH(16進数、以下同様にアドレスは
16進数表示とする)およびアドレス8000〜FFF
FHとされる。即ち、アドレスデコード部14から出力
されるイネーブルは、アドレス0000〜7FFFHが
入力されると非アクティブ状態にされ、アドレス800
0〜FFFFHが入力されるとアクティブ状態にされ
る。
アドレス8000〜FFFFHは、第1、第2および第
3の保護領域に分割され、それぞれアドレス8000〜
BFFFH、アドレスC000〜DFFFHおよびアド
レスE000〜FFFFHとされている。なお、ROM
部12の非保護領域および保護領域には、それぞれプロ
グラムおよび画像データが格納され、第1、第2および
第3の保護領域には、それぞれキーデータ1、キーデー
タ2およびキーデータ3を用いて正しく変換されるよう
に予め変換された画像データが格納される。
6に予め登録されるアドレスの順序およびこれらのアド
レスの順序に対応して出力されるキーデータの一実施例
の対応表を示す。
レス1000H,1001H,1002H,2000H
の順序で入力されたときにキーデータ1が出力され、同
様に、アドレス2100H,2101H,2102H,
3000Hの順序で入力されたときにキーデータ2が、
アドレス3100H,3101H,3102H,400
0Hの順で入力されたときにキーデータ3が、アドレス
1000H,1001H,1002H,1003Hの順
で入力されたときにキーデータ0がそれぞれ出力され
る。
れるプログラムを実行するときの動作について、図3に
示されるプログラムに基づいて説明する。なお、ROM
部12の第1、第2および第3の保護領域には、それぞ
れキーデータ1、キーデータ2およびキーデータ3を用
いて正しく変換されるように、予め変換された画像デー
タが格納されているものとする。
れているプログラムは、電源投入後アドレス0000H
から順次読み出される。このとき、アドレスデコード部
14から出力されるイネーブルは非アクティブ状態にさ
れるため、プログラムはデータ変換部18によって変換
されることなく正しく読み出されて実行される。なお、
このとき、アドレス順検出部16から出力されるキーデ
ータは、どのようなキーデータであってもよい。
レス1000Hに到達すると、図3のプログラムに示さ
れるように、アドレス1000〜1002Hにはアドレ
ス2000Hへのジャンプ命令(jp 2000)が格
納されている。このとき、プログラムを読み出すため
に、ROM部12にはアドレス1000H,1001
H,1002H,2000Hの順序でアドレスが入力さ
れ、上記表1に示されるように、アドレス順検出部16
からはキーデータ1が出力される。
アドレス2100Hに到達すると、ROM部12にはア
ドレス2100H,2101H,2102H,3000
Hの順序でアドレスが入力され、アドレス順検出部16
からはキーデータ2が出力される。また、プログラムが
順次実行されてアドレス3100Hに到達すると、RO
M部12にはアドレス3100H,3101H,310
2H,4000Hの順序でアドレスが入力され、アドレ
ス順検出部16からはキーデータ3が出力される。
プログラムによって、アドレス8000〜BFFFHに
格納されている画像データを読み出すようにしておけ
ば、アドレスデコード部14から出力されるイネーブル
はアクティブ状態にされるため、予め所定のキーデータ
1で変換されてアドレス8000〜BFFFHに格納さ
れている画像データは、データ変換部18によってキー
データ1を用いて正しく変換されて出力される。
プログラムによって、アドレスC000〜DFFFHに
格納されている画像データを読み出すようにし、アドレ
ス4000H以降のプログラムによって、アドレスE0
00〜FFFFHに格納されている画像データを読み出
すようにしておけば、アドレスC000〜DFFFHに
格納されている画像データおよびアドレスE000〜F
FFFHに格納されている画像データは、データ変換部
18によってそれぞれキーデータ2およびキーデータ3
を用いて正しく変換されて出力される。
納されているデータをコピーするときの動作について説
明する。
をコピーするときは、アドレス0000Hから順次アド
レスを増加させながらデータを読み出し、例えば外部の
記憶装置にデータを書き出すことによって行われる。従
って、ROM部12の非保護領域であるアドレス000
0〜7FFFHに格納されているプログラムは、アドレ
スデコード部14から出力されるイネーブルが非アクテ
ィブ状態にされるため、データ変換部18によって変換
されることなく正しく読み出される。
1000Hに到達したとき、プログラムを実行する場合
にはアドレス1000H,1001H,1002H,2
000Hの順序でアドレスが不連続に入力されることに
よって、アドレス順検出部16からキーデータ1が出力
されるのに対して、コピーを行う場合にはアドレス10
00H,1001H,1002H,1003Hの順序で
連続してアドレスが入力されることによって、アドレス
順検出部16からはキーデータ0が出力される。
は、それぞれキーデータ1、キーデータ2およびキーデ
ータ3を用いて正しく変換することができるように、予
め変換された画像データが格納されている。このため、
ROM部12の保護領域であるアドレス8000〜FF
FFHに格納されている画像データをコピーするときに
は、アドレスデコード部14から出力されるイネーブル
がアクティブ状態にされ、データ変換部18によってキ
ーデータ0を用いて変換されるため、データを正しく変
換することはできない。
本的に以上のように動作する。なお、本発明のコピー防
止機能付きROMはこの実施例だけに限定されるもので
はなく、本発明の要旨を逸脱しない範囲において適宜変
更可能なことは言うまでもないことである。例えば、R
OM部のアドレスビット数やデータビット数は何ビット
でもよいし、アドレス順やキーデータ、保護領域の範
囲、またこれらの個数などは、プログラムの内容に応じ
て適宜設定すればよい。
ピー防止機能付きROMは、プログラムによって決定さ
れるアドレスの入力順序に応じてキーデータを適宜変更
し、このキーデータを用いてROM部の保護領域中から
読み出されるデータを変換して出力するものである。従
って、本発明のコピー防止機能付きROMによれば、プ
ログラムを実行するときには、ROM部の保護領域中か
ら読み出されるデータは正しく変換されるが、コピーす
るときには正しく変換されないため、ROMの内容が不
正にコピーされることを防止することができる。また、
本発明のコピー防止機能付きROMによれば、プログラ
ムは正しく読み出すことができるが、画像データに対し
てのみ変換を行っているため、読み出された画像データ
が正しいのか、正しくないのか判別しづらいという特徴
がある。
のブロック図である。
のメモリマップの一実施例の概念図である。
の非保護領域に格納されるプログラムの一実施例の概念
図である。
例の概念図である。
の例の概念図である。
Claims (1)
- 【請求項1】入力されるアドレスに応じて前記アドレス
に格納されているデータを出力するROM部と、このR
OM部に保護領域中のアドレスが入力されたときに、イ
ネーブルをアクティブ状態にして出力するアドレスデコ
ード部と、前記ROM部に所定の順序でアドレスが入力
されたときに、これに対応する所定のキーデータを出力
するアドレス順検出部と、前記アドレスデコード部から
出力されるイネーブルがアクティブ状態のときに、前記
アドレス順検出部から出力されるキーデータを用いて、
前記ROM部から出力されるデータを変換するデータ変
換部とを有することを特徴とするコピー防止機能付きR
OM。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26298995A JP3464738B2 (ja) | 1995-10-11 | 1995-10-11 | コピー防止機能付きrom |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26298995A JP3464738B2 (ja) | 1995-10-11 | 1995-10-11 | コピー防止機能付きrom |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09106690A true JPH09106690A (ja) | 1997-04-22 |
JP3464738B2 JP3464738B2 (ja) | 2003-11-10 |
Family
ID=17383359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26298995A Expired - Fee Related JP3464738B2 (ja) | 1995-10-11 | 1995-10-11 | コピー防止機能付きrom |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3464738B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000250816A (ja) * | 1997-06-10 | 2000-09-14 | St Microelectronics Sa | 集積回路の認証方法 |
JP2001306400A (ja) * | 2000-04-21 | 2001-11-02 | Sharp Corp | 半導体記憶装置、その制御装置、および電子機器 |
JP2009271623A (ja) * | 2008-05-01 | 2009-11-19 | Mega Chips Corp | 半導体記憶装置及びコンピュータシステム |
US7770027B2 (en) | 2004-11-15 | 2010-08-03 | Nintendo Co., Ltd. | Semiconductor memory device |
US8015416B2 (en) | 2004-11-19 | 2011-09-06 | Megachips Corporation | Memory information protection system and methods |
JP2012088991A (ja) * | 2010-10-21 | 2012-05-10 | Mega Chips Corp | 半導体記憶装置及びコンピュータシステム |
-
1995
- 1995-10-11 JP JP26298995A patent/JP3464738B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000250816A (ja) * | 1997-06-10 | 2000-09-14 | St Microelectronics Sa | 集積回路の認証方法 |
JP2001306400A (ja) * | 2000-04-21 | 2001-11-02 | Sharp Corp | 半導体記憶装置、その制御装置、および電子機器 |
US7770027B2 (en) | 2004-11-15 | 2010-08-03 | Nintendo Co., Ltd. | Semiconductor memory device |
US8015416B2 (en) | 2004-11-19 | 2011-09-06 | Megachips Corporation | Memory information protection system and methods |
JP2009271623A (ja) * | 2008-05-01 | 2009-11-19 | Mega Chips Corp | 半導体記憶装置及びコンピュータシステム |
JP2012088991A (ja) * | 2010-10-21 | 2012-05-10 | Mega Chips Corp | 半導体記憶装置及びコンピュータシステム |
Also Published As
Publication number | Publication date |
---|---|
JP3464738B2 (ja) | 2003-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100319677B1 (ko) | 메모리액세스제어회로 | |
US4777588A (en) | General-purpose register file optimized for intraprocedural register allocation, procedure calls, and multitasking performance | |
EP0083209B1 (en) | A microcomputer for processing instructions of different types | |
US4523271A (en) | Software protection method and apparatus | |
US5680581A (en) | Microcomputer having a read protection circuit to secure the contents of an internal memory | |
JP3202497B2 (ja) | 情報処理装置 | |
JP3464738B2 (ja) | コピー防止機能付きrom | |
JP2004348627A (ja) | マイクロコンピュータシステム | |
JP2005129041A (ja) | マイクロコンピュータ | |
JP2624249B2 (ja) | 模倣防止機能付プロセッサ | |
JPH0934796A (ja) | メモリ | |
JP2738375B2 (ja) | ビデオゲームシステム、情報処理装置、及びそのソフトウエア貯蔵手段 | |
JPH0475137A (ja) | データ処理装置 | |
JP2012088991A (ja) | 半導体記憶装置及びコンピュータシステム | |
JP3585940B2 (ja) | 計算機 | |
JPH09282234A (ja) | コピー防止機能付rom | |
JP2504151B2 (ja) | デ―タ処理装置 | |
JPH1063579A (ja) | 1チップマイクロコンピュータ | |
JPH11232092A (ja) | マイクロプロセッサ用制御装置 | |
JPH0836529A (ja) | 記憶情報解析防止方式 | |
JPH0330039A (ja) | 記憶保護機構 | |
JPH0310131B2 (ja) | ||
JPH05143366A (ja) | 割込制御回路 | |
JPH0363854A (ja) | データプロテクト回路 | |
JPH05101203A (ja) | マイクロ・プロセツサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030812 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |