JPH11232092A - マイクロプロセッサ用制御装置 - Google Patents
マイクロプロセッサ用制御装置Info
- Publication number
- JPH11232092A JPH11232092A JP10046255A JP4625598A JPH11232092A JP H11232092 A JPH11232092 A JP H11232092A JP 10046255 A JP10046255 A JP 10046255A JP 4625598 A JP4625598 A JP 4625598A JP H11232092 A JPH11232092 A JP H11232092A
- Authority
- JP
- Japan
- Prior art keywords
- data
- program data
- bit
- pseudo
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 マイクロプロセッサ用制御装置におけるプロ
グラムデータの不正使用を防止することができるマイク
ロプロセッサ用制御装置を提供することを目的とするも
のである。 【解決手段】 正しいプログラムデータにおけるランダ
ムな位置に疑似データが挿入されている改変プログラム
データをプログラムデータメモリが蓄積し、改変プログ
ラムデータの１つの語における何ビット目が疑似データ
であるかを示す疑似データビット情報を疑似データメモ
リが蓄積し、疑似データメモリからロードした疑似デー
タビット情報に基づいて、プログラムデータメモリから
ロードした改変プログラムデータを、デコーダが正しい
命令コードまたはデータに解読する装置である。
グラムデータの不正使用を防止することができるマイク
ロプロセッサ用制御装置を提供することを目的とするも
のである。 【解決手段】 正しいプログラムデータにおけるランダ
ムな位置に疑似データが挿入されている改変プログラム
データをプログラムデータメモリが蓄積し、改変プログ
ラムデータの１つの語における何ビット目が疑似データ
であるかを示す疑似データビット情報を疑似データメモ
リが蓄積し、疑似データメモリからロードした疑似デー
タビット情報に基づいて、プログラムデータメモリから
ロードした改変プログラムデータを、デコーダが正しい
命令コードまたはデータに解読する装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、プログラムの不正
使用を防止するマイクロプロセッサ用制御装置に関す
る。
使用を防止するマイクロプロセッサ用制御装置に関す
る。
【０００２】
【従来の技術】従来のマイクロプロセッサ用制御装置
は、プログラムデータをメモリ装置に予め蓄え、このメ
モリ装置のアドレスを指定することによって、命令コー
ドを読み出し、この読み出された命令コードをデコーダ
が解読し、所定のマイクロ命令を取り出すものである。
は、プログラムデータをメモリ装置に予め蓄え、このメ
モリ装置のアドレスを指定することによって、命令コー
ドを読み出し、この読み出された命令コードをデコーダ
が解読し、所定のマイクロ命令を取り出すものである。
【０００３】
【発明が解決しようとする課題】上記従来装置におい
て、上記メモリ装置に蓄えられているプログラムデータ
をコピーし、このコピーされたプログラムデータを、別
のマイクロプロセッサ用制御装置のメモリ装置にロード
することによって、元の条件と同一の条件でマイクロプ
ロセッサを動作させることが可能であり、また、この場
合、元の条件と同一の条件でマイクロプロセッサを容易
に動作させることができる。
て、上記メモリ装置に蓄えられているプログラムデータ
をコピーし、このコピーされたプログラムデータを、別
のマイクロプロセッサ用制御装置のメモリ装置にロード
することによって、元の条件と同一の条件でマイクロプ
ロセッサを動作させることが可能であり、また、この場
合、元の条件と同一の条件でマイクロプロセッサを容易
に動作させることができる。
【０００４】したがって、上記従来例においては、マイ
クロプロセッサ用制御装置におけるプログラムの不正使
用を防止することができないという問題がある。
クロプロセッサ用制御装置におけるプログラムの不正使
用を防止することができないという問題がある。
【０００５】本発明は、マイクロプロセッサ用制御装置
におけるプログラムデータの不正使用を防止することが
できるマイクロプロセッサ用制御装置を提供することを
目的とするものである。
におけるプログラムデータの不正使用を防止することが
できるマイクロプロセッサ用制御装置を提供することを
目的とするものである。
【０００６】
【課題を解決するための手段】本発明は、正しいプログ
ラムデータにおけるランダムな位置に疑似データが挿入
されている改変プログラムデータをプログラムデータメ
モリが蓄積し、改変プログラムデータの１つの語におけ
る何ビット目が上記疑似データであるかを示す疑似デー
タビット情報を疑似データメモリが蓄積し、疑似データ
メモリからロードした疑似データビット情報に基づい
て、プログラムデータメモリからロードした改変プログ
ラムデータを、デコーダが正しい命令コードまたはデー
タに解読するマイクロプロセッサ用制御装置である。
ラムデータにおけるランダムな位置に疑似データが挿入
されている改変プログラムデータをプログラムデータメ
モリが蓄積し、改変プログラムデータの１つの語におけ
る何ビット目が上記疑似データであるかを示す疑似デー
タビット情報を疑似データメモリが蓄積し、疑似データ
メモリからロードした疑似データビット情報に基づい
て、プログラムデータメモリからロードした改変プログ
ラムデータを、デコーダが正しい命令コードまたはデー
タに解読するマイクロプロセッサ用制御装置である。
【０００７】
【発明の実施の形態および実施例】図１は、本発明の一
実施例であるマイクロプロセッサ用制御装置１００を示
すブロック図である。
実施例であるマイクロプロセッサ用制御装置１００を示
すブロック図である。
【０００８】マイクロプロセッサ用制御装置１００は、
アドレスレジスタ１０と、疑似データメモリ２０と、バ
ッファレジスタ２１と、プログラムデータメモリ３０
と、バッファレジスタ３１と、デコーダ４０とを有す
る。
アドレスレジスタ１０と、疑似データメモリ２０と、バ
ッファレジスタ２１と、プログラムデータメモリ３０
と、バッファレジスタ３１と、デコーダ４０とを有す
る。
【０００９】アドレスレジスタ１０は、メモリ２０、３
０から読み出すデータのアドレスを蓄積するレジスタで
ある。
０から読み出すデータのアドレスを蓄積するレジスタで
ある。
【００１０】プログラムデータメモリ３０は、正しいプ
ログラムデータにおけるランダムな位置に疑似データが
挿入されている改変プログラムデータを蓄積するメモリ
である。バッファレジスタ３１は、プログラムデータメ
モリ３０からロードされた改変プログラムデータを蓄積
するレジスタである。
ログラムデータにおけるランダムな位置に疑似データが
挿入されている改変プログラムデータを蓄積するメモリ
である。バッファレジスタ３１は、プログラムデータメ
モリ３０からロードされた改変プログラムデータを蓄積
するレジスタである。
【００１１】疑似データメモリ２０は、改変プログラム
データの１つの語における何ビット目が疑似データであ
るかを示す疑似データビット情報をアドレス毎に蓄積す
るメモリである。バッファレジスタ２１は、疑似データ
メモリ２０からロードされた疑似データビット情報を蓄
積するレジスタである。
データの１つの語における何ビット目が疑似データであ
るかを示す疑似データビット情報をアドレス毎に蓄積す
るメモリである。バッファレジスタ２１は、疑似データ
メモリ２０からロードされた疑似データビット情報を蓄
積するレジスタである。
【００１２】デコーダ４０は、疑似データメモリ２０か
らロードした疑似データビット情報に基づいて、プログ
ラムデータメモリ３０からロードした改変プログラムデ
ータを、正しい命令コードまたはデータに解読するデコ
ーダである。
らロードした疑似データビット情報に基づいて、プログ
ラムデータメモリ３０からロードした改変プログラムデ
ータを、正しい命令コードまたはデータに解読するデコ
ーダである。
【００１３】図２は、上記実施例において、プログラム
データメモリ３０に蓄積されている改変プログラムデー
タに疑似データが挿入されている例を示す図である。
データメモリ３０に蓄積されている改変プログラムデー
タに疑似データが挿入されている例を示す図である。
【００１４】図２に示す例において、改変プログラムデ
ータ中の各アドレスで指定される各語に疑似データが挿
入され、つまり、１ビットの疑似データが、１語中の任
意のビットに、ランダムに挿入されている。すなわち、
プログラムデータメモリ３０には、語Ｗ１、Ｗ２、Ｗ
３、……が蓄積され、語Ｗ１には、ビットｎ−１に疑似
データが挿入され、語Ｗ２には、ビットｎに疑似データ
が挿入され、語Ｗ３には、ビット０に疑似データが挿入
されている。
ータ中の各アドレスで指定される各語に疑似データが挿
入され、つまり、１ビットの疑似データが、１語中の任
意のビットに、ランダムに挿入されている。すなわち、
プログラムデータメモリ３０には、語Ｗ１、Ｗ２、Ｗ
３、……が蓄積され、語Ｗ１には、ビットｎ−１に疑似
データが挿入され、語Ｗ２には、ビットｎに疑似データ
が挿入され、語Ｗ３には、ビット０に疑似データが挿入
されている。
【００１５】図３は、上記実施例におけるデコーダ４０
の具体例を、バッファレジスタ２１、３１との関係で示
すブロック図である。
の具体例を、バッファレジスタ２１、３１との関係で示
すブロック図である。
【００１６】デコーダ４０は、４ビットの正しいプログ
ラムデータに１ビットの疑似データが挿入されている５
ビットの改変プログラムデータを解読する例であり、デ
ータ長情報レジスタ４１と、加算器４２と、加算器用レ
ジスタ４３と、２入力のマルチプレクサ４４、４５、４
６、４７と、デコード部４８とを有する。
ラムデータに１ビットの疑似データが挿入されている５
ビットの改変プログラムデータを解読する例であり、デ
ータ長情報レジスタ４１と、加算器４２と、加算器用レ
ジスタ４３と、２入力のマルチプレクサ４４、４５、４
６、４７と、デコード部４８とを有する。
【００１７】データ長情報レジスタ４１は、正しいプロ
グラムデータのデータ長を示すデータ長情報を蓄積する
レジスタであり、データ長情報は、１つの「０」＋正し
いプログラムにおける１語のビット長と同じ数の「１」
によって構成される情報である。上記実施例において、
正しいプログラムにおける１語のビット長は４ビットで
あるので、このデータ長情報は、「０１１１１」であ
る。
グラムデータのデータ長を示すデータ長情報を蓄積する
レジスタであり、データ長情報は、１つの「０」＋正し
いプログラムにおける１語のビット長と同じ数の「１」
によって構成される情報である。上記実施例において、
正しいプログラムにおける１語のビット長は４ビットで
あるので、このデータ長情報は、「０１１１１」であ
る。
【００１８】加算器４２は、バッファレジスタ２１に蓄
積されている疑似データビット情報とデータ長情報レジ
スタに蓄積されているデータ長情報「０１１１１」とを
加算する加算器である。加算器用レジスタ４３は、加算
器４２で加算された結果を蓄積するレジスタである。
積されている疑似データビット情報とデータ長情報レジ
スタに蓄積されているデータ長情報「０１１１１」とを
加算する加算器である。加算器用レジスタ４３は、加算
器４２で加算された結果を蓄積するレジスタである。
【００１９】２入力のマルチプレクサ４４、４５、４
６、４７は、それぞれ、加算器用レジスタ４３に蓄積さ
れているビット３、ビット２、ビット１、ビット０に応
じて、バッファレジスタ３１に蓄積されている改変プロ
グラムデータ中のビットを選択するものである。つま
り、マルチプレクサ４４は、改変プログラムデータのビ
ット４、ビット３を入力し、加算器用レジスタ４３に蓄
積されているビット３が「０」であれば、上位のビット
（ビット４）を選択し、「１」であれば、下位のビット
（ビット３）を選択する。マルチプレクサ４５は、改変
プログラムデータのビット３、ビット２を入力し、加算
器用レジスタ４３に蓄積されているビット２が「０」で
あれば、上位のビット（ビット３）を選択し、「１」で
あれば、下位のビット（ビット２）を選択する。マルチ
プレクサ４６、４７も、上記マルチプレクサ４４、４５
と同様のものである。
６、４７は、それぞれ、加算器用レジスタ４３に蓄積さ
れているビット３、ビット２、ビット１、ビット０に応
じて、バッファレジスタ３１に蓄積されている改変プロ
グラムデータ中のビットを選択するものである。つま
り、マルチプレクサ４４は、改変プログラムデータのビ
ット４、ビット３を入力し、加算器用レジスタ４３に蓄
積されているビット３が「０」であれば、上位のビット
（ビット４）を選択し、「１」であれば、下位のビット
（ビット３）を選択する。マルチプレクサ４５は、改変
プログラムデータのビット３、ビット２を入力し、加算
器用レジスタ４３に蓄積されているビット２が「０」で
あれば、上位のビット（ビット３）を選択し、「１」で
あれば、下位のビット（ビット２）を選択する。マルチ
プレクサ４６、４７も、上記マルチプレクサ４４、４５
と同様のものである。
【００２０】デコード部４８は、マルチプレクサ４４〜
４７によって得られた正しいプログラムデータを解読
し、正しい命令、データを出力するものである。
４７によって得られた正しいプログラムデータを解読
し、正しい命令、データを出力するものである。
【００２１】次に、上記実施例の動作について説明す
る。
る。
【００２２】図３に示す例において、バッファレジスタ
３１からロードした改変プログラムデータのビット３に
疑似データが挿入され、これに呼応して、バッファレジ
スタ２１に蓄積されている疑似データビット情報のビッ
ト３は、疑似データが存在していることを示す「１」で
あり、バッファレジスタ２１に蓄積されている疑似デー
タビット情報のビット４、２、１、０は、疑似データが
存在していないことを示す「０」である。
３１からロードした改変プログラムデータのビット３に
疑似データが挿入され、これに呼応して、バッファレジ
スタ２１に蓄積されている疑似データビット情報のビッ
ト３は、疑似データが存在していることを示す「１」で
あり、バッファレジスタ２１に蓄積されている疑似デー
タビット情報のビット４、２、１、０は、疑似データが
存在していないことを示す「０」である。
【００２３】ここで、マルチプレクサ４４は、バッファ
４３からそのビット３の情報「０」を選択信号として入
力し、その選択信号が「０」であるので、入力している
改変プログラムデータのビット４、ビット３のうちの、
上位ビットであるビット４を出力する。マルチプレクサ
４５は、バッファ４３からそのビット２の情報「１」を
選択信号として入力し、その選択信号が「１」であるの
で、入力している改変プログラムデータのビット３、ビ
ット２のうちの、下位ビットであるビット２を出力す
る。マルチプレクサ４６は、バッファ４３からそのビッ
ト１の情報「１」を選択信号として入力し、その選択信
号が「１」であるので、入力している改変プログラムデ
ータのビット２、ビット１のうちの、下位ビットである
ビット１を出力する。マルチプレクサ４７は、バッファ
４３からそのビット０の情報「１」を選択信号として入
力し、その選択信号が「１」であるので、入力している
改変プログラムデータのビット１、ビット０のうちの、
下位ビットであるビット０を出力する。
４３からそのビット３の情報「０」を選択信号として入
力し、その選択信号が「０」であるので、入力している
改変プログラムデータのビット４、ビット３のうちの、
上位ビットであるビット４を出力する。マルチプレクサ
４５は、バッファ４３からそのビット２の情報「１」を
選択信号として入力し、その選択信号が「１」であるの
で、入力している改変プログラムデータのビット３、ビ
ット２のうちの、下位ビットであるビット２を出力す
る。マルチプレクサ４６は、バッファ４３からそのビッ
ト１の情報「１」を選択信号として入力し、その選択信
号が「１」であるので、入力している改変プログラムデ
ータのビット２、ビット１のうちの、下位ビットである
ビット１を出力する。マルチプレクサ４７は、バッファ
４３からそのビット０の情報「１」を選択信号として入
力し、その選択信号が「１」であるので、入力している
改変プログラムデータのビット１、ビット０のうちの、
下位ビットであるビット０を出力する。
【００２４】つまり、マルチプレクサ４４〜４７によっ
て、改変プログラムデータのビット４、２、１、０が出
力され、疑似データであるビット３が除去される。
て、改変プログラムデータのビット４、２、１、０が出
力され、疑似データであるビット３が除去される。
【００２５】そして、アドレスが変われば、バッファレ
ジスタ３１に蓄積される改変プログラムデータが代わ
り、これに応じて、バッファレジスタ２１に蓄積される
疑似データビット情報が代わり、上記と同様に、改変プ
ログラムデータから疑似データが除去される。
ジスタ３１に蓄積される改変プログラムデータが代わ
り、これに応じて、バッファレジスタ２１に蓄積される
疑似データビット情報が代わり、上記と同様に、改変プ
ログラムデータから疑似データが除去される。
【００２６】上記のようにすれば、アドレス毎にランダ
ムに疑似データが挿入されている改変プログラムデータ
から、正しい命令コード、データを解読することができ
る。そして、上記実施例において、プログラムデータの
疑似データビット情報として正しい疑似データビット情
報を用いない限り、改変プログラムデータを正しいプロ
グラムデータに変換することができず、したがって、命
令コード、データを正しく解読できず、通常は、プログ
ラムデータの疑似データビット情報として正しい疑似デ
ータビット情報を得ることができないので、マイクロプ
ロセッサ用制御装置におけるプログラムデータの不正使
用を防止することができる。
ムに疑似データが挿入されている改変プログラムデータ
から、正しい命令コード、データを解読することができ
る。そして、上記実施例において、プログラムデータの
疑似データビット情報として正しい疑似データビット情
報を用いない限り、改変プログラムデータを正しいプロ
グラムデータに変換することができず、したがって、命
令コード、データを正しく解読できず、通常は、プログ
ラムデータの疑似データビット情報として正しい疑似デ
ータビット情報を得ることができないので、マイクロプ
ロセッサ用制御装置におけるプログラムデータの不正使
用を防止することができる。
【００２７】上記実施例において、正しいプログラムデ
ータの複数の語について１つの疑似データを挿入するよ
うにしてもよい。なお、１つのアドレスに対応するプロ
グラムデータの１つの語毎に、疑似データを挿入すれ
ば、第三者によるプログラムデータの解読がより困難に
なる。
ータの複数の語について１つの疑似データを挿入するよ
うにしてもよい。なお、１つのアドレスに対応するプロ
グラムデータの１つの語毎に、疑似データを挿入すれ
ば、第三者によるプログラムデータの解読がより困難に
なる。
【００２８】また、正しいプログラムデータの１つの語
について、疑似データを１つ挿入するようにしてもよ
く、正しいプログラムデータの１つの語について、疑似
データを複数挿入するようにしてもよい。
について、疑似データを１つ挿入するようにしてもよ
く、正しいプログラムデータの１つの語について、疑似
データを複数挿入するようにしてもよい。
【００２９】
【発明の効果】本発明によれば、改変プログラムデータ
に関する疑似データビット情報として正しい疑似データ
ビット情報を用いない限り、命令コード、データを正し
く解読できないので、マイクロプロセッサ用制御装置に
おけるプログラムデータの不正使用を防止することがで
きるという効果を奏する。
に関する疑似データビット情報として正しい疑似データ
ビット情報を用いない限り、命令コード、データを正し
く解読できないので、マイクロプロセッサ用制御装置に
おけるプログラムデータの不正使用を防止することがで
きるという効果を奏する。
【図１】本発明の一実施例であるマイクロプロセッサ用
制御装置１００を示すブロック図である。
制御装置１００を示すブロック図である。
【図２】上記実施例において、プログラムデータメモリ
３０に蓄積されている改変プログラムデータに疑似デー
タが挿入されている例を示す図である。
３０に蓄積されている改変プログラムデータに疑似デー
タが挿入されている例を示す図である。
【図３】上記実施例におけるデコーダ４０の具体例を、
バッファレジスタ２１、３１との関係で示すブロック図
である。
バッファレジスタ２１、３１との関係で示すブロック図
である。
１００…マイクロプロセッサ用制御装置、 １０…アドレスレジスタ、 ２０…疑似データメモリ、 ３０…プログラムデータメモリ、 ４０…デコーダ。
Claims (3)
- 【請求項１】 正しいプログラムデータにおけるランダ
ムな位置に疑似データが挿入されている改変プログラム
データを蓄積するプログラムデータメモリと；上記改変
プログラムデータの１つの語における何ビット目が上記
疑似データであるかを示す疑似データビット情報を蓄積
する疑似データメモリと；上記疑似データメモリからロ
ードした上記疑似データビット情報に基づいて、上記プ
ログラムデータメモリからロードした上記改変プログラ
ムデータを、正しい命令コードまたはデータに解読する
デコーダと；を有することを特徴とするマイクロプロセ
ッサ用制御装置。 - 【請求項２】 請求項１において、上記改変プログラム
データは、１つのアドレスに対応する改変プログラムデ
ータの１つの語毎に、上記疑似データが挿入されている
プログラムデータであることを特徴とするマイクロプロ
セッサ用制御装置。 - 【請求項３】 請求項１において、上記改変プログラム
データは、１つのアドレスに対応する改変プログラムデ
ータの１つの語に、上記疑似データが１つまたは複数挿
入されているプログラムデータであることを特徴とする
マイクロプロセッサ用制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10046255A JPH11232092A (ja) | 1998-02-12 | 1998-02-12 | マイクロプロセッサ用制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10046255A JPH11232092A (ja) | 1998-02-12 | 1998-02-12 | マイクロプロセッサ用制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11232092A true JPH11232092A (ja) | 1999-08-27 |
Family
ID=12742089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10046255A Pending JPH11232092A (ja) | 1998-02-12 | 1998-02-12 | マイクロプロセッサ用制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11232092A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002057905A1 (de) * | 2001-01-17 | 2002-07-25 | Infineon Technologies Ag | Verfahren zur erhöhung der sicherheit einer cpu |
-
1998
- 1998-02-12 JP JP10046255A patent/JPH11232092A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002057905A1 (de) * | 2001-01-17 | 2002-07-25 | Infineon Technologies Ag | Verfahren zur erhöhung der sicherheit einer cpu |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5214697A (en) | Program execution apparatus for ensuring security of a program | |
| EP0083209B1 (en) | A microcomputer for processing instructions of different types | |
| US5802541A (en) | Method and apparatus in a data processing system for using chip selects to perform a memory management function | |
| JP2003510682A5 (ja) | ||
| JPH0156413B2 (ja) | ||
| KR960008543A (ko) | 프로그램 가능한 메모리 억세스 인터페이스형을 갖는 집적 회로 마이크로 프로세서와 이에 관련된 방법 | |
| JP4574994B2 (ja) | メモリ外付けマイコン | |
| JP3153155B2 (ja) | 半導体メモリ | |
| JPH03171231A (ja) | マイクロコンピュータシステム | |
| JPH11232092A (ja) | マイクロプロセッサ用制御装置 | |
| JP3464738B2 (ja) | コピー防止機能付きｒｏｍ | |
| US20050172108A1 (en) | Device and method of switching registers to be accessed by changing operating modes in a processor | |
| JP2624249B2 (ja) | 模倣防止機能付プロセッサ | |
| JPH0475137A (ja) | データ処理装置 | |
| JPH07182304A (ja) | マイクロコンピュータ及びその製造方法 | |
| JP2689894B2 (ja) | マイクロプログラム制御型情報処理装置 | |
| KR100468615B1 (ko) | 내부 프로그램 코드 보호 장치 | |
| JP2001184209A (ja) | 命令コード復号装置及びその復号方法 | |
| JPH05143366A (ja) | 割込制御回路 | |
| JPH04319729A (ja) | マイクロコンピュータ | |
| JPH09282234A (ja) | コピー防止機能付ｒｏｍ | |
| JPH06124204A (ja) | メモリの読出しアドレス決定回路 | |
| JPH05233270A (ja) | マイクロプロセッサ | |
| JP2009223611A (ja) | 情報処理装置、情報処理方法、ならびに、プログラム | |
| JPH05173835A (ja) | トレース回路 |