JPH0156413B2 - - Google Patents

Info

Publication number
JPH0156413B2
JPH0156413B2 JP3301884A JP3301884A JPH0156413B2 JP H0156413 B2 JPH0156413 B2 JP H0156413B2 JP 3301884 A JP3301884 A JP 3301884A JP 3301884 A JP3301884 A JP 3301884A JP H0156413 B2 JPH0156413 B2 JP H0156413B2
Authority
JP
Japan
Prior art keywords
address
key data
rom
flip
address signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3301884A
Other languages
English (en)
Other versions
JPS60177498A (ja
Inventor
Masanobu Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59033018A priority Critical patent/JPS60177498A/ja
Priority to US06/700,176 priority patent/US4718038A/en
Priority to KR1019850000958A priority patent/KR890004999B1/ko
Priority to DE85101829T priority patent/DE3587344T2/de
Priority to EP85101829A priority patent/EP0154252B1/en
Publication of JPS60177498A publication Critical patent/JPS60177498A/ja
Publication of JPH0156413B2 publication Critical patent/JPH0156413B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures

Description

【発明の詳細な説明】 発明の技術分野 本発明は、データコピーが不可能もしくは困難
な半導体記憶装置に関する。
従来技術の問題点 テレビゲームなどではマイクロコンピユータ
（マイコン）の制御プログラム（該ゲームの内容
を規定するプログラム）をEPROM（電気的にプ
ログラム可能な読取専用メモリ）に収め、該
ROMをマイコンにセツトして動作させるという
方式をとるものがあるが、かかるプログラムは
ROMから読出されて盗用されることがある。ゲ
ームプログラムは、その作成の労の他に、着想を
得るのが容易でなく、それを簡単にコピー、盗用
されたのでは敵わない。
テレビゲームに限らず一般にシステム設計者が
苦心して作つたプログラムを格納したROMの内
容をコピーし、同様なシステムを短期間に製作し
て発売する者が存在する。このような場合、創業
者利益を確保するため、コピー不可能なROMの
開発が望まれる。
コピーを不可能にするROMは種々開発されて
おり、例えば特殊な処理をしないと読出し出力が
全く得れない、或いはオール１又は０が出力され
る、というものがある。しかしこのような方式で
は細工してあることがすぐ分つてしまう。そして
該細工即ち上記特殊な処理をするための手段また
はキーをROM自身に持たせておくと、そのキー
が察知され、結局は読出されてしまう恐れがあ
る。
発明の目的 本発明は、記憶データのコピーが不可能、少な
くとも著しく困難な半導体記憶装置を提供しよう
とするものである。具体的にはROMから一応デ
ータを読み出すことはできる、しかしプログラム
としては目茶目茶でマイコンは所定の動作をしな
い、従つて不動作の原因は何処にあるのか分りに
くい、キーはROMにはないので察知は不可能な
該ROMを提供しようとするものである。
発明の構成 本発明の半導体記憶装置は、アドレス信号入力
回路に、アドレス入力端子からキーデータが入力
される揮発性記憶素子と、該記憶素子が出力する
キーデータとアドレス信号との論理をとる論理ゲ
ートからなるアドレス変更回路を設け、該アドレ
ス変更回路で変更されたアドレス信号でアクセス
するようにしてなることを特徴とするが、次に図
面を参照しながらこれを説明する。
発明の実施例 第１図は通常のROMを示し、AD１〜ADnは
該ROMをアクセスするアドレス信号の第１〜第
ｎビツト、RDは該ROMの読出しデータを示す。
第２図は本発明の実施例を示し、第１図と同じ
部分には同じ符号が付してある。Ｇ１，Ｇ２……
はアドレス信号ビツトAD１，AD２，……の
ROM１０への入力回路に挿入された排他オアゲ
ート、２１，２２，……は該ゲートの他方の入力
となる出力を生じるフリツプフロツプ回路、３
１，３２，……はフリツプフロツプ回路の入力端
を当該アドレス信号ビツト入力端１１，１２，…
…に接続するトランスフアゲート又はスイツチ、
４０はｎチヤンネルMOSトランジスタで構成さ
れた該スイツチを信号φのＨ（ハイ）レベル、Ｌ
（ロー）レベルにより一斉に開閉する制御線で該
MOSトランジスタの各ゲートに接続される。排
他オアゲート、フリツプフロツプ回路、およびス
イツチからなる回路は図ではＧ１と２１と３１，
Ｇ２と２２と３２の２組しか示していないが、こ
れはアドレス信号ビツト数だけ、本例ではｎ組設
ける。勿論これより少なく設け、一部は固定つま
りアドレス変更なしとしてもよいが、少なくとも
変更なしのビツトが増える程解読される危険は増
える。
動作を説明するに、信号φH（ハイ）レベルに
するとスイツチ３１，３２，……は閉じ、フリツ
プフロツプ回路２１，２２，……の入力端はアド
レス信号ビツトの入力端１１，１２，……に接続
される。従つて該入力端１１，１２，……に信号
ビツトAD１，AD２，……（この場合Ｄ１，AD
２，……は前述のキーになる）を加えるとこれら
はフリツプフロツプ回路２１，２２，……をその
“１”，“０”に応じてセツトしまたはリセツト状
態のまゝとし、こうして信号ビツト本例ではキー
がフリツプフロツプ回路２１，２２，……に取込
まれる。
このような状態で入力端１１，１２，……に
ROM１０をアクセスするアドレス信号ビツト
AD１，AD２，……を加えると、ゲートＧ１，
Ｇ２，……は排他オアであるからフリツプフロツ
プ回路２１，２２，……の出力が０ならそのまゝ
１なら反転されてROM１０に加わる。従つて入
力端１１，１２，……に加わるアドレスが００…
００，００…０１，００…１０，００…１１，…
…１０進数で表現して０，１，２，３，……と逐
次＋１される規則正しい変化をしてもROM１０
をアクセスするアドレスは例えば０，１０，３，
……など不規則なもの（その変化態様はフリツプ
フロツプ回路２１，２２，……に格納されたキー
データにより定まる）になる。しかし、ROM１
０はEPROMであるから、書込み時に或るキーデ
ータを用いてアドレス変更して書込みを行ない、
そのキーデータと同じキーデータを用いて読取り
を行なうと、書込んだデータを書込み時と同じア
ドレスで読出すことができ、０，１，２，３，…
…の番号を付されたプログラムテートメントをこ
の順で読出すことなどが簡単にできる。
しかしフリツプフロツプ回路２１，２２，……
に格納するキーデータが書込み時と読取り時で異
なるなら書込み時アドレス書込みデータを読出す
ことはできない。そこで本装置の正当な使用者な
どだけがキーデータ（書込み時に用いたキーデー
タ）を知つており、読取りに当つては前述のよう
にしてフリツプフロツプ回路２１，２２，……へ
該キーデータを入力し、然るのちROM読取りを
行なうようにすれば書込み時と同様にROM１０
をアクセスし、記憶データを取出すことができる
が、該キーデータを知らない者がROM１０を読
出そうと思つても目茶目茶な順序でアクセスされ
るので記憶データ取出しは至難の業である。
フリツプフロツプ回路は電源をオフにすると状
態を維持できないから、使用者がキーデータをフ
リツプフロツプ回路２１，２２，……へ入力して
本回路を動作させ使用済みで電源を断にすればキ
ーデータは失なわれ、他の者がキーデータを察知
することはできない。このフリツプフロツプ回路
は電源投入時にリセツトされるようにしておくの
がよく、そしてキーデータ入力はその後CPUが
自動的に行なうようにプログラムを組んでおくこ
とが考えられる。フリツプフロツプ回路２１，２
２，……がリセツトされた状態つまり０を出力す
る状態でROM１０の書込み、読出しを行なう
と、ゲートＧ１，Ｇ２，……は排他オアであるか
らアドレス変更はなく、通常のROMとして動作
する。
ゲートＧ１，Ｇ２，……フリツプフロツプ回路
２１，２２，……、スイツチ３１，３２，……な
どからなるアドレス変更回路５０は、ROM１０
内に設けて又はROM１０搭載プリント板などに
取付けてもよい。またフリツプフロツプ回路２
１，２２，……は図示のように各々独立した１箇
としても、或いはシフトレジスタの各素子として
もよい。後者の場合はｎビツトシフトレジスタを
設けてその各段の出力を取り出してこれをゲート
Ｇ１，Ｇ２，……Gnへ加えるようにし、シフト
レジスタへのキーデータ入力はその一端より直列
に逐次シフトインすることができる。要は、この
フリツプフロツプ回路２１，２２，……は、キー
データを入力される揮発性記憶素子であればよ
い。
発明の効果 以上説明したように本発明ではキーデータを入
力する揮発性記憶素子２１，２２，……と、該素
子の出力と入力アドレスとの論理をとるゲートＧ
１，Ｇ２，……からなるアドレス変更回路を設け
たので、該キーデータを作成した又は知らされた
者のみがROMを正常に読出すことができ、不正
なROMデータ読出し、コピー取りを防ぐことが
できる。キーデータはアドレス変更回路は常時存
在するのではなく、電源断で消滅し、電源投入後
に再入力して使用されるので、キーデータの不正
入手は困難である。またアドレス信号を加えてア
クセスすればROM読出し出力はあるので、細工
されていることに気付きにくいという利点があ
る。
【図面の簡単な説明】
第１図はROMの説明図、第２図は本発明の実
施例を示す論理回路図である。 図面で、１０はデータを格納する半導体記憶装
置、AD１，AD２，……はアドレス信号ビツト、
２１，２２，……はキーデータを入力される揮発
性記憶素子、Ｇ１，Ｇ２，………は論理ゲート、
５０はアドレス変更回路である。

Claims (1)

    【特許請求の範囲】
  1. １ アドレス信号入力回路に、アドレス入力端子
    からキーデータが入力される揮発性記憶素子と、
    該記憶素子が出力するキーデータとアドレス信号
    との論理をとる論理ゲートからなるアドレス変更
    回路を設け、該アドレス変更回路で変更されたア
    ドレス信号でアクセスするようにしてなることを
    特徴とする半導体記憶装置。
JP59033018A 1984-02-23 1984-02-23 半導体記憶装置 Granted JPS60177498A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59033018A JPS60177498A (ja) 1984-02-23 1984-02-23 半導体記憶装置
US06/700,176 US4718038A (en) 1984-02-23 1985-02-11 Data security device for storing data at a peripheral part of the device during power down thus preventing improper retrieval
KR1019850000958A KR890004999B1 (ko) 1984-02-23 1985-02-16 프로그램 가능 판독 전용 메모리장치 및 그를 이용한 메모리시스템
DE85101829T DE3587344T2 (de) 1984-02-23 1985-02-20 Vorrichtung mit programmierbarem Festspeicher und Speicheranordnung zu deren Anwendung.
EP85101829A EP0154252B1 (en) 1984-02-23 1985-02-20 Programmable read only memory device and memory system employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59033018A JPS60177498A (ja) 1984-02-23 1984-02-23 半導体記憶装置

Publications (2)

Publication Number Publication Date
JPS60177498A JPS60177498A (ja) 1985-09-11
JPH0156413B2 true JPH0156413B2 (ja) 1989-11-30

Family

ID=12375061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59033018A Granted JPS60177498A (ja) 1984-02-23 1984-02-23 半導体記憶装置

Country Status (5)

Country Link
US (1) US4718038A (ja)
EP (1) EP0154252B1 (ja)
JP (1) JPS60177498A (ja)
KR (1) KR890004999B1 (ja)
DE (1) DE3587344T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001306400A (ja) * 2000-04-21 2001-11-02 Sharp Corp 半導体記憶装置、その制御装置、および電子機器

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT390148B (de) * 1985-08-22 1990-03-26 Novomatic Automatenindustrie U Anordnung zum entschluesseln von befehlen
JPS62110797U (ja) * 1985-12-25 1987-07-15
JP2513462B2 (ja) * 1986-03-26 1996-07-03 株式会社日立製作所 マイクロ・コンピユ−タ
US5261110A (en) * 1986-10-10 1993-11-09 Hitachi, Ltd. System for performing writes to non-volatile memory elements in a minimal time
US5038320A (en) * 1987-03-13 1991-08-06 International Business Machines Corp. Computer system with automatic initialization of pluggable option cards
US5257234A (en) * 1987-07-15 1993-10-26 Hitachi, Ltd. Semiconductor integrated circuit device
EP0299697B1 (en) * 1987-07-15 1993-09-29 Hitachi, Ltd. Semiconductor integrated circuit device
JPH0235524A (ja) * 1988-03-14 1990-02-06 Advanced Micro Devicds Inc バスコンパチブルプログラマブルシーケンサ
KR0135082B1 (ko) * 1988-04-28 1998-04-20 오가 노리오 정보 기억방법 및 그 장치
JPH0752405B2 (ja) * 1988-12-14 1995-06-05 日本電気株式会社 シングルチップマイクロコンピュータ
FR2649813B1 (fr) * 1989-07-17 1996-12-27 Vernois Goulven Memoire monolithique perfectionnee
US5204840A (en) * 1989-08-08 1993-04-20 Mazur Jeffrey G Means and methods for preserving microprocessor memory
GB8919301D0 (en) * 1989-08-24 1989-10-11 Jonas Wayne A "electronic memory"
KR0146067B1 (ko) * 1990-03-09 1998-09-15 문정환 롬 데이타 보호방법 및 장치
JP2582487B2 (ja) * 1991-07-12 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体メモリを用いた外部記憶システム及びその制御方法
GB9121591D0 (en) * 1991-10-11 1991-11-27 Pilkington Micro Electronics Data security arrangement for semiconductor programmable logic devices
JP3251968B2 (ja) * 1992-01-20 2002-01-28 富士通株式会社 半導体記憶装置
JP3390482B2 (ja) * 1992-06-12 2003-03-24 株式会社リコー ファクシミリ装置
JP2953267B2 (ja) * 1992-10-13 1999-09-27 コナミ株式会社 画像作成装置における外部メモリ制御装置
JPH06208516A (ja) * 1992-10-27 1994-07-26 Toshiba Corp セキュリティ回路
FR2698195B1 (fr) * 1992-11-19 1994-12-16 Gemplus Card Int Procédé et circuit de cryptage et d'authentification pour carte à mémoire synchrone.
SG52302A1 (en) * 1993-03-20 1998-09-28 Mot0Rola Inc Data storage device
NL9301880A (nl) * 1993-11-02 1995-06-01 Robert Eric Hertzberger Werkwijze en inrichting voor de opslag van gegevens in het bijzonder pincodes.
JP3371682B2 (ja) * 1996-04-26 2003-01-27 トヨタ自動車株式会社 半導体記憶装置
JPH09312099A (ja) * 1996-05-21 1997-12-02 Toshiba Microelectron Corp 半導体記憶装置及びそのアクセス方法
TW508494B (en) * 2001-03-28 2002-11-01 Shansun Technology Company Data protection device capable of self-defining address arrangement sequence in protection area of storage device
JP2008003976A (ja) 2006-06-26 2008-01-10 Sony Corp メモリアクセス制御装置および方法、並びに、通信装置
JP2008027327A (ja) 2006-07-25 2008-02-07 Sony Corp メモリアクセス制御装置および方法、並びに、通信装置
KR101659445B1 (ko) 2016-02-29 2016-09-23 정진우 차량용 방충망 세트

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2461301A1 (fr) * 1978-04-25 1981-01-30 Cii Honeywell Bull Microprocesseur autoprogrammable
US4375086A (en) * 1980-05-15 1983-02-22 Ncr Corporation Volatile/non-volatile dynamic RAM system
JPS57109183A (en) * 1980-12-26 1982-07-07 Hitachi Ltd Non-volatile memory
JPS57161946A (en) * 1981-03-30 1982-10-05 Fujitsu Ltd Microcomputer with protecting mechanism for memory contents
US4513389A (en) * 1981-11-12 1985-04-23 Ncr Corporation ROM security circuit
US4435786A (en) * 1981-11-23 1984-03-06 Fairchild Camera And Instrument Corporation Self-refreshing memory cell
EP0114522A3 (en) * 1982-12-27 1986-12-30 Synertek Inc. Rom protection device
DE3415209A1 (de) * 1983-04-29 1984-10-31 N.V. Philips' Gloeilampenfabrieken, Eindhoven Speichereinheit mit einem speicher und einer schutzeinheit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001306400A (ja) * 2000-04-21 2001-11-02 Sharp Corp 半導体記憶装置、その制御装置、および電子機器

Also Published As

Publication number Publication date
EP0154252A3 (en) 1989-08-30
EP0154252B1 (en) 1993-05-19
US4718038A (en) 1988-01-05
EP0154252A2 (en) 1985-09-11
JPS60177498A (ja) 1985-09-11
KR890004999B1 (ko) 1989-12-04
DE3587344D1 (de) 1993-06-24
DE3587344T2 (de) 1993-12-16
KR850006746A (ko) 1985-10-16

Similar Documents

Publication Publication Date Title
JPH0156413B2 (ja)
US5214697A (en) Program execution apparatus for ensuring security of a program
KR940005784B1 (ko) 보안회로
JPH01296361A (ja) メモリカード
KR0178622B1 (ko) 불휘발성 반도체 기억 장치
US4037212A (en) Information processing system
JP3153155B2 (ja) 半導体メモリ
US5357467A (en) Security circuit for protecting data stored in memory
JPH03204053A (ja) 読出し専用メモリ
JPS6325748A (ja) 電子回路の制御方法およびこの制御方法を実施するための回路
EP0256134B1 (en) Central processing unit
KR960004223B1 (ko) 기억장치
JPH06266614A (ja) メモリ制御方法
JP2624249B2 (ja) 模倣防止機能付プロセッサ
JPH03276346A (ja) メモリカード
JPH1139212A (ja) マイクロコンピュータ
JP2659147B2 (ja) 評価用マイクロコンピュータ
JP2535833B2 (ja) 集積回路
JPS6220024Y2 (ja)
JPS59113600A (ja) 高信頼記憶回路装置
JP2847367B2 (ja) Ｅ▲上２▼ｐｒｏｍ装置
JPS63279341A (ja) メモリ集積回路
JPS63225839A (ja) セキユリテイ機能付きｒｏｍ
JPH08147262A (ja) マイクロプロセッサ
JPH11232092A (ja) マイクロプロセッサ用制御装置