KR940005784B1 - 보안회로 - Google Patents

보안회로 Download PDF

Info

Publication number
KR940005784B1
KR940005784B1 KR1019910012222A KR910012222A KR940005784B1 KR 940005784 B1 KR940005784 B1 KR 940005784B1 KR 1019910012222 A KR1019910012222 A KR 1019910012222A KR 910012222 A KR910012222 A KR 910012222A KR 940005784 B1 KR940005784 B1 KR 940005784B1
Authority
KR
South Korea
Prior art keywords
circuit
memory
security
signal
rom
Prior art date
Application number
KR1019910012222A
Other languages
English (en)
Other versions
KR920003166A (ko
Inventor
가츠미 야에자와
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
도시바 마이크로 일렉트로닉스 가부시키가이샤
다케다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치, 도시바 마이크로 일렉트로닉스 가부시키가이샤, 다케다이 마사다카 filed Critical 가부시키가이샤 도시바
Publication of KR920003166A publication Critical patent/KR920003166A/ko
Application granted granted Critical
Publication of KR940005784B1 publication Critical patent/KR940005784B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Storage Device Security (AREA)

Abstract

내용 없음.

Description

보안회로
제1도는 본 발명에 따른 보안회로의 1실시예의 구성을 나타낸 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
2 : 불휘발성 메모리 4 : 래치회로
6 : 비교회로 12 : 불휘발성 메모리
20 : 독출제어회로
[산업상의 이용분야]
본 발명은 마이크로컴퓨터에 내장되어 메모리(ROM)에 기록된 데이터를 보호하는 보안회로(Security 回路)에 관한 것으로, 특히 원칩 마이컴(One Chip Micom)에 사용되는 보안회로에 관한 것이다.
[종래의 기술 및 그 문제점]
원칩 마이컴에 내장되어 있는 ROM에 기록된 데이터의 보안문제는 꽤 이전부터 검토되고 있었는 바, 어떻게 하면 ROM내의 데이터의 독출을 금지할 수 있는지가 고안되어 오고 있다. 종래의 기술에서는 보안코드(1비트)를 기억하는 EPROM에 사용자가 "0" 또는 "1"을 기록함에 따라 보안회로를 동작시켜서 ROM내의 데이터(프로그램)의 독출을 금지하는 보안동작을 행하고 있었다.
이러한 종래의 기술에 있어서는 보안회로가 한번 동작하면 사용자가 유지관리를 위해 ROM에 기억된 데이터를 독출하는 것이 불가능해지는 문제가 생기고 있었다.
[발명의 목적]
본 발명은 상기한 사정을 고려하여 발명된 것으로서, 보안을 건 사용자에게는 메모리에 기억되어 있는 프로그램 등의 데이터 독출을 가능하게 하지만, 다른 사용자에게는 독출을 불가능하게 하는 보안회로를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 마이크로컴퓨터에 내장되어 있는 ROM에 기억된 데이터를 보호하는 보안회로에 있어서, 입력되는 보안코드를 기억하는 불휘발성의 제 1 메모리와, ROM에 기억되어 있는 데이터를 독출하기 위해 입력되는 키코드를 래치하는 래치회로, 상기 제 1 메모리에 기억되어 있는 보안코드와 상기 래치회로에 의해 래치된 키코드가 일치되고 있는지의 여부를 비교하는 비교회로, 이 비교회로에 의해 비교된 비교결과를 기억하는 불휘발성의 제 2 메모리, 이 제 2 메모리에 기억되어 있는 비교결과에 기초하여 보안코드와 키코드가 일치하지 않는 경우에는 ROM에 기억되어 있는 데이터의 독출을 금지하고 일치하고 있는 경우에는 외부로부터 입력되는 출력제어신호에 기초하여 ROM에 기억되어 있는 데이터의 독출을 제어하는 독출제어회로를 구비하여 구성된 것을 특징으로 한다.
[작용]
상기한 것과 같이 구성된 본 발명의 보안회로에 따르면, 보안코드(Security Code)가 입력되면 그 보안코드는 불휘발성의 제 1 메모리에 기억된다. 다음으로, ROM에 기억되어 있는 데이터를 독출하기 위한 키코드(Key Code)가 입력되며 그 키코드는 래치회로에 의해 래치된다. 또한, 래치된 키코드와 불휘발성의 제 1 메모리에 기억되어 있는 보안코드가 비교회로에 의해 비교되고, 그 비교결과는 불휘발성의 제 2 메모리에 기억된다. 그리고 제 2 메모리에 기억되어 있는 비교결과에 기초하여, 보안코드와 키코드가 일치하지 않는 경우에는 ROM에 기억되어 있는 데이터의 독출이 독출제어회로에 의해 금지되고, 일치하고 있는 경우에는 외부로부터 입력되는 출력제어신호에 기초하여 독출제어회로에 의해 ROM에 기억되어 있는 데이터의 독출이 제어된다. 이에 따라 올바른 키코드가 입력되지 않는 한 ROM으로부터의 데이터 독출이 불가능하게 된다. 즉, 보안을 건 사용자에게는 ROM에 기억되어 있는 프로그램 등의 데이터 독출을 가능하게 하지만, 다른 사용자에게는 독출을 불가능하게 할 수 있다.
[실시예]
이하, 예시도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제 1 도에는 본 발명에 따른 보안회로의 1실시예의 구성을 나타냈는 바, 이 실시예의 보안회로는 메모리(2)와 래치회로(4), 비교회로(6), AND회로(7), 플립플롭(8 ; 이하, F/F라 약칭함), NOT회로(9), NAND회로(10), 메모리(12) 및 독출제어회로(20)를 구비하고 있는 것으로서, 마이크로컴퓨터 등에 내장되어 있는 메모리, 예컨대 EPROM(도시하지 않았음)에 기억되어 있는 데이터를 보호하기 위한 것이다.
상기 메모리(2)는 예컨대 EPROM으로 이루어진 불휘발성 메모리로서, 외부로부터 입력되는 보안코드를 기억한다. 그리고 상기 래치회로(4)는 마이크로컴퓨터 등에 내장되어 있는 메모리에 격납된 데이터를 독출하기 위해 입력되는 키코드를 래치한다. 또한, 비교회로(6)는 메모리(2)에 기억되어 있는 보안코드와 래치회로(4)에 래치되어 있는 키코드를 비교한다. 상기 메모리(12)는 예컨대 1비트의 EPROM으로 이루어진 불휘발성 메모리로서, 상기 비교회로(6)에 의해 비교된 비교결과를 기억한다. 또한, 독출제어회로(20)는 AND회로(20a)와 OR회로(20b), NOT회로(20c) 및 AND회로(20d)를 갖추고 있는 것으로서, 도시하지 않은 마이크로컴퓨터에 내장되어 있는 메모리(EPROM)에 기억된 데이터의 독출을 제어한다.
다음에는 본 실시예의 구성 및 작용을 제 1 도를 참조하여 설명한다.
우선, 보안을 걸지 않은 경우, 즉, 보안코드가 입력되기 전에는 메모리(2)로부터 독출제어회로(20)의 OR회로(20b)로 송출되는 신호(S3)는 "1"의 상태로 있다. 이때 독출제어회로(20)로부터 출력되는 도시하지 않은 메모리(EPROM)에 기억되어 있는 데이터의 독출을 제어하는 신호(S13)는 외부로부터 NOT회로(20c)를 매개하여 입력되는 출력제어신호에 따른 것으로 된다. 즉, 신호가 "1"인 때에 NOT회로(20c)의 출력은 "0"으로 되고, 따라서 AND회로(20d)의 출력인 신호(S13)는 "0"으로 되어 도시하지 않은 메모리(EPROM)로부터 데이터를 독출할 수 없게 된다. 또한, 신호가 "0"인 때에는 NOT회로(20c)의 출력이 "1"로 되기 때문에 AND회로(20d)의 출력인 독출 이네이블신호(S13 ; Read enable signal)는 "1"로 되어 도시하지 않은 메모리로부터 데이터를 독출할 수 있게 된다.
다음에는 보안코드를 거는 경우를 설명한다.
보안코드와 메모리(2)의 어드레스가 입력되면, 어드레스 디코더(50)로부터 메모리(2)로 송출되는 신호(S1)가 "0"으로 되어 메모리(2)는 데이터를 기록하는 상태로 되고, 데이터 버스를 매개하여 메모리(2)에 보안코드가 송출되어 기억된다. 그러면 메모리(2)로부터 독출제어회로(20)의 OR회로(20b)로 송출되는 신호(S3)는 "0"으로 된다.
이와 같이 보안코드가 입력된 뒤에, 마이크로컴퓨터 등에 내장되어 있는 도시하지 않은 메모리에 격납되어 있는 데이터를 독출하는 경우에는 키코드와 래치회로(4)의 어드레스를 입력시킬 필요가 있다. 키코드와 래치회로(4)의 어드레스가 입력되면, 어드레스 디코더(50)로부터 메모리(2)와 래치회로(4) 및 F/F(8)로 신호(S2)가 송출되어, 메모리(2)는 독출 모우드, F/F(8)는 세트상태로 됨과 더불어 키코드가 래치회로(4)에 래치된다.
그리고 메모리(2)에 기억되어 있는 보안코드와 래치회로(4)에 래치된 키코드가 비교회로(6)에서 비교되는 바, 양자가 일치하고 있는 경우에는 비교회로(6)로부터 AND회로(7)로 송출되는 신호(S4)가 "1"로 되고, 일치하지 않는 경우에는 "0"으로 된다. 또한, 외부로부터 AND회로(7)로 입력되는 신호(S5)는 기록전압 Vpp가 인가되고 있는 때에 "1", 인가되고 있지 않는 때에 "0"으로 되는 신호이다.
지금, 상기 신호(S5)는 "1"이고 또한 보안코드와 키코드가 일치하고 있는 경우에, 즉 신호(S4)가 "1"인 경우를 고려해 보자. 그러면 AND회로(7)의 출력신호(S6)는 "1"로 되고 NOT회로(9)의 출력신호(S7)는 "0"으로 된다. 이에 따라 NAND회로(10)의 출력신호(S9)는 "1"로 되어 메모리(12)에 기록이 실행되지 않는다. 한편, F/F(8)의 출력신호(S8)는 그 F/F(8)가 세트상태이기 때문에 "1"로 되어 있다. 상기한 것처럼 메모리(12)가 기록되지 않은 경우에는 메모리(12)로부터 독출제어회로(20)의 AND회로(20a)로 송출되는 신호(S10)는 "1"이기 때문에 AND회로(20a)로부터 OR회로(20b)로 송출되는 신호(S11)는 "1"로 된다. 따라서 독출제어회로(20)의 출력신호인 독출 이네이블신호(S13)는 외부로부터 입력되는 출력제어신호에 따른 것으로 되어, 그 제어신호에 따라 도시하지 않은 메모리(EPROM)에 격납되어 있는 데이터의 독출이 가능해진다.
한편, 비교회로(6)에 의해 비교되는 보안코드와 키코드가 일치하지 않는 경우에는 신호(S4)가 "0"으로 됨으로써 AND회로(7)의 출력신호(S6)가 "0", NOT회로(9)의 출력신호(S7)가 "1"로 된다. 또한, 신호(S8)는 "1"이기 때문에 NAND회로(10)의 출력신호(S9)는 "0"으로 되어 메모리(12)에 기록된다. 메모리(12)에 상기 "0"이 기록되면 신호(S10)는 "0"으로 되기 때문에 AND회로(20a)의 출력신호(S11)는 "0"으로 된다. 또한, 메모리(2)에 보안코드가 기억되어 있기 때문에 신호(S3)도 "0"으로 됨으로써 OR회로(20b)의 출력신호(S12)도 "0"으로 된다. 따라서 독출제어회로(20)의 출력인 독출 이네이블신호(S13)는 항상 "0"으로 되어, 마이크로컴퓨터 등에 내장되어 있는 메모리(EPROM)에 기억되어 있는 데이터의 독출은 메모리(12)의 데이터를 소거하지 않는 한 불가능하게 된다. 한편, 메모리(12)의 데이터를 소거하면 본래 독출을 금지하고 싶은 메모리, 즉 마이크로컴퓨터 등에 내장되어 있는 메모리의 데이터도 동시에 소거되어 보안이 확보된다.
이상에서 설명한 것처럼 본 실시예에 의하면, 보안을 건 사용자에게는 메모리에 기억되어 있는 데이터의 독출을 가능하게 하지만, 다른 사용자에게는 데이터의 독출을 불가능하게 할 수 있다. 또한, 잘못된 키코드가 입력된 경우에는 이후에 정상적인 독출을 불가능하게 할 수 있다.
[발명의 효과]
상술한 본 발명에 의하면, 보안을 건 사용자에게는 메모리에 기억되어 있는 데이터의 독출을 가능하게 하지만, 다른 사용자에게는 데이터의 독출을 불가능하게 할 수 있다. 또한, 잘못된 키코드가 입력된 경우에는 이후에 정상적인 독출을 불가능하게 할 수 있다.

Claims (1)

  1. 마이크로컴퓨터에 내장되어 있는 ROM에 기억된 데이터를 보호하는 보안회로에 있어서, 입력되는 보안코드를 기억하는 불휘발성의 제 1 메모리(2)와, 상기 ROM에 기억되어 있는 데이터를 독출하기 위해 입력되는 키코드를 래치하는 래치회로(4), 상기 제 1 메모리(2)에 기억되어 있는 보안코드와 상기 래치회로(4)에 의해 래치된 키코드가 일치되고 있는지의 여부를 비교하는 비교회로(6), 이 비교회로(6)에 의해 비교된 비교결과를 기억하는 불휘발성의 제 2 메모리(12), 이 제 2 메모리(12)에 기억되어 있는 비교결과에 기초하여 상기 보안코드와 키코드가 일치하지 않는 경우에는 상기 ROM에 기억되어 있는 데이터의 독출을 금지하고 일치하고 있는 경우에는 외부로부터 입력되는 출력제어신호에 기초하여 상기 ROM에 기억되어 있는 데이터의 독출을 제어하는 독출제어회로(20)를 구비하여 구성된 것을 특징으로 하는 보안회로.
KR1019910012222A 1990-07-19 1991-07-18 보안회로 KR940005784B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2191284A JPH0476749A (ja) 1990-07-19 1990-07-19 セキュリティ回路
JP2-191284 1990-07-19

Publications (2)

Publication Number Publication Date
KR920003166A KR920003166A (ko) 1992-02-29
KR940005784B1 true KR940005784B1 (ko) 1994-06-23

Family

ID=16272006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910012222A KR940005784B1 (ko) 1990-07-19 1991-07-18 보안회로

Country Status (5)

Country Link
US (1) US5377343A (ko)
EP (1) EP0467355B1 (ko)
JP (1) JPH0476749A (ko)
KR (1) KR940005784B1 (ko)
DE (1) DE69128310T2 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005696B1 (ko) * 1991-11-25 1994-06-22 현대전자산업 주식회사 보안성 있는 롬(rom)소자
JPH0635808A (ja) * 1992-07-20 1994-02-10 Nec Ic Microcomput Syst Ltd 不揮発性メモリ
JPH06208516A (ja) * 1992-10-27 1994-07-26 Toshiba Corp セキュリティ回路
FR2711833B1 (fr) * 1993-10-28 1995-12-01 Sgs Thomson Microelectronics Circuit intégré contenant une mémoire protégée et système sécurisé utilisant ledit circuit intégré.
JPH07160592A (ja) * 1993-12-03 1995-06-23 Rohm Co Ltd 半導体メモリ装置
US5666516A (en) * 1993-12-16 1997-09-09 International Business Machines Corporation Protected programmable memory cartridge having selective access circuitry
JPH07200767A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp メモリカード
US5452355A (en) * 1994-02-02 1995-09-19 Vlsi Technology, Inc. Tamper protection cell
JPH0855023A (ja) * 1994-07-25 1996-02-27 Motorola Inc データ処理システムおよびその方法
US5838613A (en) * 1994-09-22 1998-11-17 Kabushiki Kaisha Toshiba Semiconductor memory device having security function
US5638316A (en) * 1994-11-08 1997-06-10 Matsushita Electric Industrial Co., Ltd. Memory apparatus
US5963142A (en) 1995-03-03 1999-10-05 Compaq Computer Corporation Security control for personal computer
JPH0922385A (ja) * 1995-07-05 1997-01-21 Rohm Co Ltd データセキュリティ装置および方法
JPH0991396A (ja) * 1995-09-25 1997-04-04 Mitsubishi Electric Corp データ記憶装置
US5958015A (en) 1996-10-29 1999-09-28 Abirnet Ltd. Network session wall passively listening to communication session, with use of access rules, stops further communication between network devices by emulating messages to the devices
DE19708616C2 (de) * 1997-03-03 1999-09-02 Siemens Ag Elektronische Datenverarbeitungseinrichtung und -system
JP4212068B2 (ja) 1997-05-19 2009-01-21 ローム株式会社 Ｉｃカードおよびｉｃチップモジュール
US6125457A (en) * 1997-12-29 2000-09-26 Compaq Computer Corporation Networked computer security system
US6199167B1 (en) 1998-03-25 2001-03-06 Compaq Computer Corporation Computer architecture with password-checking bus bridge
US6065081A (en) * 1998-04-29 2000-05-16 Compact Computer Corp. Administrator controlled architecture for disabling add-in card slots
US6301665B1 (en) * 1998-04-30 2001-10-09 Compaq Computer Corporation Security methodology for devices having plug and play capabilities
US6240519B1 (en) 1998-04-30 2001-05-29 Compaq Computer Corporation Computer method and apparatus to prompt for administrative password to flash a corrupted non-volatile memory
US6397337B1 (en) 1998-04-30 2002-05-28 Compaq Computer Corporation Unified password prompt of a computer system
US6363492B1 (en) 1998-04-30 2002-03-26 Compaq Computer Corporation Computer method and apparatus to force boot block recovery
US6138240A (en) * 1998-06-19 2000-10-24 Compaq Computer Corporation Secure general purpose input/output pins for protecting computer system resources
JP3872626B2 (ja) * 2000-02-14 2007-01-24 シャープ株式会社 メモリ装置
JP2003085993A (ja) * 2001-09-07 2003-03-20 Toshiba Corp 不揮発性半導体記憶装置およびその不良救済方法
DE10164422A1 (de) * 2001-12-29 2003-07-17 Philips Intellectual Property Verfahren und Anordnung zum Beschreiben von NV-Memories in einer Controller-Architektur sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
KR100468615B1 (ko) * 2002-04-02 2005-01-31 매그나칩 반도체 유한회사 내부 프로그램 코드 보호 장치
US20040059926A1 (en) * 2002-09-20 2004-03-25 Compaq Information Technology Group, L.P. Network interface controller with firmware enabled licensing features
FR2857535A1 (fr) * 2003-07-09 2005-01-14 Atmel Corp Procede et systeme pour brouiller le contenu d'une cellule dans un circuit integre.
KR100564573B1 (ko) * 2003-08-29 2006-03-29 삼성전자주식회사 데이터 저장 시스템에서의 데이터 보호 방법 및 이를이용한 디스크 드라이브
DE10360998B4 (de) * 2003-12-23 2008-09-04 Infineon Technologies Ag Schutz von Chips gegen Attacken
US7822993B2 (en) * 2004-08-27 2010-10-26 Microsoft Corporation System and method for using address bits to affect encryption
US7734926B2 (en) * 2004-08-27 2010-06-08 Microsoft Corporation System and method for applying security to memory reads and writes
KR100837270B1 (ko) 2006-06-07 2008-06-11 삼성전자주식회사 스마트 카드 및 그것의 데이터 보안 방법
CN101246453B (zh) * 2007-02-12 2010-05-19 盛群半导体股份有限公司 非挥发性存储装置及该装置的数据保密方法
KR101565968B1 (ko) * 2009-03-04 2015-11-05 삼성전자주식회사 데이터 보호를 위한 메모리, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US11263332B2 (en) 2018-07-31 2022-03-01 International Business Machines Corporation Methods to discourage unauthorized register access

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5674899A (en) * 1979-11-20 1981-06-20 Mitsubishi Electric Corp Memory information protecting circuit
JPS5823398A (ja) * 1981-08-04 1983-02-12 Fujitsu Ltd メモリ内容保護機構付マイクロコンピュ−タ
US4375785A (en) * 1981-09-08 1983-03-08 The Minster Machine Company Method and apparatus for achieving thermal stability in a press
JPS5894195A (ja) * 1981-11-30 1983-06-04 Nec Home Electronics Ltd ワンチツプ・マイクロコンピユ−タ
US4654829A (en) * 1984-12-17 1987-03-31 Dallas Semiconductor Corporation Portable, non-volatile read/write memory module
US4757533A (en) * 1985-09-11 1988-07-12 Computer Security Corporation Security system for microcomputers
JPS6273350A (ja) * 1985-09-27 1987-04-04 Toshiba Corp 記憶装置
JPS6275851A (ja) * 1985-09-30 1987-04-07 Toshiba Corp 半導体記憶装置
JPS63211435A (ja) * 1987-02-27 1988-09-02 Nec Corp Ｐ−ｒｏｍ内蔵型シングルチツプ・マイクロコンピユ−タ
JP3025502B2 (ja) * 1987-03-16 2000-03-27 日立マクセル株式会社 半導体メモリ装置

Also Published As

Publication number Publication date
JPH0476749A (ja) 1992-03-11
US5377343A (en) 1994-12-27
EP0467355B1 (en) 1997-12-03
EP0467355A3 (en) 1993-07-07
KR920003166A (ko) 1992-02-29
EP0467355A2 (en) 1992-01-22
DE69128310D1 (de) 1998-01-15
DE69128310T2 (de) 1998-04-09

Similar Documents

Publication Publication Date Title
KR940005784B1 (ko) 보안회로
US5097445A (en) Semiconductor integrated circuit with selective read and write inhibiting
KR100255568B1 (ko) 재기록이 가능한 불휘발성 메모리를 갖는 마이크로컴퓨터
KR100246873B1 (ko) 데이터 보호회로
KR100301409B1 (ko) 반도체기억장치
US5881002A (en) Nonvolatile memory control circuit
JPH10228422A (ja) デ−タ処理装置
UA46142C2 (uk) Електронний пристрій та система для обробки даних
JPS594799B2 (ja) メモリ装置
KR100838671B1 (ko) 암호코드 대조기능을 갖는 휴대형 정보처리 장치
JP2547368B2 (ja) 携帯可能なデータ担体
US6886087B2 (en) Semiconductor memory device
JPS63165934A (ja) 消去及び再書き込み可能なｒｏｍ用保護装置
JPS61278951A (ja) 記憶情報保護回路
US5357467A (en) Security circuit for protecting data stored in memory
JPH03204053A (ja) 読出し専用メモリ
KR100341424B1 (ko) 마이크로컴퓨터
US5644781A (en) Microcomputer having a security function for stored data
JPH0922385A (ja) データセキュリティ装置および方法
JP3028567B2 (ja) Ｅｅｐｒｏｍ内蔵マイクロコンピュータ
JPS6128144B2 (ko)
GB2129586A (en) Improvements in or relating to memory systems
JPH0573428A (ja) セキユリテイ回路
JPH04367045A (ja) 半導体記憶装置
JPS63279341A (ja) メモリ集積回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee