JPS61278951A - 記憶情報保護回路 - Google Patents
記憶情報保護回路Info
- Publication number
- JPS61278951A JPS61278951A JP60122907A JP12290785A JPS61278951A JP S61278951 A JPS61278951 A JP S61278951A JP 60122907 A JP60122907 A JP 60122907A JP 12290785 A JP12290785 A JP 12290785A JP S61278951 A JPS61278951 A JP S61278951A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- code
- read
- eprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、 ＥＰＲＯＭ（ｅｒａｓａｂｌｅ ｐｒｏ
ｇｒａｍｍａｂｌｅ ｒｅａｄ ０１１１！ ｍｓｍｏ
ｒ７ ）に格納された情報を保護する記憶情報保護回路
に関する。
ｇｒａｍｍａｂｌｅ ｒｅａｄ ０１１１！ ｍｓｍｏ
ｒ７ ）に格納された情報を保護する記憶情報保護回路
に関する。
第２図は従来のＦＡＭＯＳ（ｆｌｏａｔｉｎｇ ｇａｔ
ｅ ａｖａｌａｎｃｈｅ １ｎｊｅｃｔｉｏｎにＯＳ）
構造のＥＰＲＯＮの構成図である。
ｅ ａｖａｌａｎｃｈｅ １ｎｊｅｃｔｉｏｎにＯＳ）
構造のＥＰＲＯＮの構成図である。
図において、ｌはプログラム〔データ〕の記憶媒体とし
てのＥＰＲＯＭセル群、２はこのセル群にアドレスを入
力するための入力線、３は前記ＥＰＲＯＮセル群の出力
線、４はＥＰＲＯＭのデータを外部に出力する出力バッ
ファ、５は読み出し時、出力バッファ４を有効にするア
ウトプットイネーブル端子（端子１）である。
てのＥＰＲＯＭセル群、２はこのセル群にアドレスを入
力するための入力線、３は前記ＥＰＲＯＮセル群の出力
線、４はＥＰＲＯＭのデータを外部に出力する出力バッ
ファ、５は読み出し時、出力バッファ４を有効にするア
ウトプットイネーブル端子（端子１）である。
ところで、ＥＰＲＱＭに格納されているデ°−夕の読み
出しは、アドレスを指定し、端子市をアクティブにする
ことにより行なわれる。すなわち、まず、読み出しを希
望するデータが格納されたアドレスを入力線２より入力
すると、ＥＰＲＯＭセル群１のうち、そのアドレスのＥ
ＰＲＯＭセルが選択され。
出しは、アドレスを指定し、端子市をアクティブにする
ことにより行なわれる。すなわち、まず、読み出しを希
望するデータが格納されたアドレスを入力線２より入力
すると、ＥＰＲＯＭセル群１のうち、そのアドレスのＥ
ＰＲＯＭセルが選択され。
ついで、端子市をアクティブにすると、この選択された
ＥＰＲＯＭセルに書き込まれているデータが出力バッフ
ァ４を介して外部へ読み出される。
ＥＰＲＯＭセルに書き込まれているデータが出力バッフ
ァ４を介して外部へ読み出される。
ところが、ＲＯＭからの読み出しを常に可能にしておく
必要はなく、例えば、ＲＯＭを内蔵したいわゆるワンチ
ップマイクロコンピュータ（以下、ワンチップマイコン
という）等で、一旦、プログラム（データ）が正しく
ＲＯＭに記憶されていることが確認されれば、その後は
、ワンチップマイコン外部への読み出しは、通常不必要
である。
必要はなく、例えば、ＲＯＭを内蔵したいわゆるワンチ
ップマイクロコンピュータ（以下、ワンチップマイコン
という）等で、一旦、プログラム（データ）が正しく
ＲＯＭに記憶されていることが確認されれば、その後は
、ワンチップマイコン外部への読み出しは、通常不必要
である。
また、例えば、ワンチップマイコンのＲＯＭ開発時には
、メーカにおいて、 ＥＰＲＯＭの読み出しが行なわれ
るため、このときは、読み出しを可能にし、受は渡し後
は、通常、読み出しは不必要である。
、メーカにおいて、 ＥＰＲＯＭの読み出しが行なわれ
るため、このときは、読み出しを可能にし、受は渡し後
は、通常、読み出しは不必要である。
従来のＥＰＲＯＭは、このようにアドレスを入力すると
ともに端子酬をアクティブにすることにより、第三者と
いえども、容易に、ＥＰＲＯＭからデータを読み出すこ
とができ、記憶情報の機密保護ができないという問題点
があった。
ともに端子酬をアクティブにすることにより、第三者と
いえども、容易に、ＥＰＲＯＭからデータを読み出すこ
とができ、記憶情報の機密保護ができないという問題点
があった。
このため、データを読み取られたくない第三者に対して
は読み出しを不可能にし、それ以外の者には読み出しを
可能にすることを目的としている。
は読み出しを不可能にし、それ以外の者には読み出しを
可能にすることを目的としている。
この発明は、ＦＡ）１０Ｓ構造のＥＰＲＯＭを形成した
同一基体に、ＦＡＭＯ９構造のＥＰＲＯＭセルより構成
した第１．第２の格納手段に、それぞれ照合用コードお
よび被照合用コードを格納しておき、照合用、被照合用
コードが比較手段により比較された結果１両者のコード
が一致したときのみ、制御手段はＦＡＭＯＳ構造のＥＰ
ＲＯＭに格納されているデータの読み１ＪｊＬを可能と
している。
同一基体に、ＦＡＭＯ９構造のＥＰＲＯＭセルより構成
した第１．第２の格納手段に、それぞれ照合用コードお
よび被照合用コードを格納しておき、照合用、被照合用
コードが比較手段により比較された結果１両者のコード
が一致したときのみ、制御手段はＦＡＭＯＳ構造のＥＰ
ＲＯＭに格納されているデータの読み１ＪｊＬを可能と
している。
この発明の一実施例を第１図に基づいて説明する。なお
、従来例と同一部分は同一符号を付して説明を省略する
０図において、６は照合用コードを格納するための第１
の格納手段としてのレジスタで、ＦＡＸＯ９構造の８個
のＥＰＲＯＭセルから構成されている。７は被照合用コ
ードを格納するための第２の格納手段としてのレジスタ
で、ＦＡＭＯＳ構造の８個のＥＰＲＯＭセルから構成さ
れている。８は前記照合用コードおよび被照合用コード
を比較するための比較手段としての一致回路、９．１ｏ
はそれぞれ前記レジスタ６、レジスタ７への書き込み線
、１１は前記−数回路８の状態出力線、１２はＡＮＤ機
能素子、１３はＥＰＲＯＭセル群ｌの最終出力線、１４
は前記−数回路８の比較結果に基づき、ＦＡＭＯＳ構造
のＥＰＲＯ）Ｉに格納された情報の読み出しを制御する
制御手段としての禁止回路で、前記レジスタ６が「００
」のとき読み出しを禁止する。
、従来例と同一部分は同一符号を付して説明を省略する
０図において、６は照合用コードを格納するための第１
の格納手段としてのレジスタで、ＦＡＸＯ９構造の８個
のＥＰＲＯＭセルから構成されている。７は被照合用コ
ードを格納するための第２の格納手段としてのレジスタ
で、ＦＡＭＯＳ構造の８個のＥＰＲＯＭセルから構成さ
れている。８は前記照合用コードおよび被照合用コード
を比較するための比較手段としての一致回路、９．１ｏ
はそれぞれ前記レジスタ６、レジスタ７への書き込み線
、１１は前記−数回路８の状態出力線、１２はＡＮＤ機
能素子、１３はＥＰＲＯＭセル群ｌの最終出力線、１４
は前記−数回路８の比較結果に基づき、ＦＡＭＯＳ構造
のＥＰＲＯ）Ｉに格納された情報の読み出しを制御する
制御手段としての禁止回路で、前記レジスタ６が「００
」のとき読み出しを禁止する。
各ＥＰＲＯＭセルは消去状態での論理値をｒｌＪ、書き
込み状態での論理値を「Ｏ」とする。
込み状態での論理値を「Ｏ」とする。
前記レジスタ６、レジスタ７の内容（コード）が一致し
ているとき、すなわち、読み出し可能状態のときは、前
記−数回路８の状態出力線１１の論理値は「ｌ」、一方
、前記レジスタ６、レジスタ７の内容（コード）が一致
していないとき、すなわち、読み出し不可能状態のとき
は、前記−数回路、８の状態出力線１１の論理値は「０
」である。
ているとき、すなわち、読み出し可能状態のときは、前
記−数回路８の状態出力線１１の論理値は「ｌ」、一方
、前記レジスタ６、レジスタ７の内容（コード）が一致
していないとき、すなわち、読み出し不可能状態のとき
は、前記−数回路、８の状態出力線１１の論理値は「０
」である。
つぎに、作用を説明する。
いま、ＥＰＲＯＭセル群１、レジスタ６．７は消去状態
にあるものとする。
にあるものとする。
（１） ＥＰＲＯＮセル群１にプログラム（データ）の
古き込みを行なう場合。
古き込みを行なう場合。
ＥＰＲＯＭへの書き込み動作により、このデータが正し
く書き込まれたか否かは、最終出力線工３の値を読み取
ることにより、可能である。それはレジスタ６．７内の
各ＥＰＲＯＭセルは消去状態であるため、その論理値は
「１」であり、レジスタ６．７の１６進数表示のデータ
はともにｒＦＦＪ となり、一致する。この−数回路８
の状態出力線１１には、論理値ｒｌＪが出力され、従っ
て、データはＥＰＲＯ１４セル群ｌの出力ｖｊ３を介し
て最終出力線１３へ伝達されるからである。
く書き込まれたか否かは、最終出力線工３の値を読み取
ることにより、可能である。それはレジスタ６．７内の
各ＥＰＲＯＭセルは消去状態であるため、その論理値は
「１」であり、レジスタ６．７の１６進数表示のデータ
はともにｒＦＦＪ となり、一致する。この−数回路８
の状態出力線１１には、論理値ｒｌＪが出力され、従っ
て、データはＥＰＲＯ１４セル群ｌの出力ｖｊ３を介し
て最終出力線１３へ伝達されるからである。
（２）データの外部への読み出しを説明する。
（ｉ）読み出しを禁止する場合。
プログラム（データ）が正しく書き込まれたことが確認
されたら、このデータの外部への読み出しを禁止するこ
とになる。
されたら、このデータの外部への読み出しを禁止するこ
とになる。
例えば、レジスタ６．７のうち、レジスタ６に書き込み
線９を介して読み出しコード（例えば、ｒ８ＡＨＪ）を
書き込むと、レジスタ７のデータはｒＦＦＨＪであるか
ら、レジスタ６とレジスタ７の内容は一致せず、一致回
路８の状態線１１には論理値「０」が出力される。従っ
て、ＥＰＲＯＭセル群ｌのデータは、出力線３を介して
最終出力線１３へ出力されなくなる。
線９を介して読み出しコード（例えば、ｒ８ＡＨＪ）を
書き込むと、レジスタ７のデータはｒＦＦＨＪであるか
ら、レジスタ６とレジスタ７の内容は一致せず、一致回
路８の状態線１１には論理値「０」が出力される。従っ
て、ＥＰＲＯＭセル群ｌのデータは、出力線３を介して
最終出力線１３へ出力されなくなる。
このとき、外部からデータを読み出す場合、レジスタ６
を消去状態にするか、あるいは、レジスタ７にレジスタ
６に書き込まれたデータと同じデータ（この場合は、ｒ
ＯＡｎＪ）を書き込めばよい。
を消去状態にするか、あるいは、レジスタ７にレジスタ
６に書き込まれたデータと同じデータ（この場合は、ｒ
ＯＡｎＪ）を書き込めばよい。
そこで、前記レジスタ６を消去状態にするため、レジス
タ６に紫外線を照射すると、 ＥＰＲＯＭセル群１にも
紫外線が照射されることになり、前記レジスタ６の消去
と同時に、ＥＰＲＯＮに格納されたデータも消去され、
ＥＰＲＯＭに格納されていたデータは読み出されない。
タ６に紫外線を照射すると、 ＥＰＲＯＭセル群１にも
紫外線が照射されることになり、前記レジスタ６の消去
と同時に、ＥＰＲＯＮに格納されたデータも消去され、
ＥＰＲＯＭに格納されていたデータは読み出されない。
また、読み出しコードを知らない第三者が前記レジスタ
７にレジスタ６に書き込まれたデータと同じデータ（こ
の場合は、「８ＡＨ」）を最初に書き込む確率は非常に
少ない。
７にレジスタ６に書き込まれたデータと同じデータ（こ
の場合は、「８ＡＨ」）を最初に書き込む確率は非常に
少ない。
さらに、ＦＡＭＯ９構造のＥＰＲＯＭの特徴として論理
値ｒｌＪの上に論理値「０」は書き込むことができるが
、その逆に、論理値「０」の上にｒｌＪは書き込めない
、従って、例えば、最初にｒＯＡＨ」を書き込んでしま
えば、消去しない限り「８Ａ ＨＪは書き込めない。
値ｒｌＪの上に論理値「０」は書き込むことができるが
、その逆に、論理値「０」の上にｒｌＪは書き込めない
、従って、例えば、最初にｒＯＡＨ」を書き込んでしま
えば、消去しない限り「８Ａ ＨＪは書き込めない。
その結果、読み出レコードがわからない限り、ＥＰＲＯ
Ｍからの情報の読み出しは、不可能に近い。
Ｍからの情報の読み出しは、不可能に近い。
また、レジスタ６またはレジスタ７に論理値「００Ｊ書
き込んだ場合、 ＥＰＲＯＭセル群のデータは読み出し
禁止回路１４により、外部に読み出すことは不可能にな
るため、レジスタ６．７に各別に「００」を書き込んで
一致させたとしても、情報が読み出されることはない。
き込んだ場合、 ＥＰＲＯＭセル群のデータは読み出し
禁止回路１４により、外部に読み出すことは不可能にな
るため、レジスタ６．７に各別に「００」を書き込んで
一致させたとしても、情報が読み出されることはない。
（ｉｉ）読み出しが可能な場合。
プログラマが情報を伝えたい相手に読み出しコードのみ
を伝えておけば、その相手がレジスタ７に読み出しコー
ド（この場合は、ｒａＡｎ」）を書き込めと、レジスタ
６．７の内容は、ともに「８ＡＨＪとなって一致し、一
致回路８の状態出力線１１には、論理値ｒｌＪが出力さ
れる。その結果、ＥＰＲＯＭセル群１に格納されたデー
タは、出力線３を介して最終出力線１３に伝達され、つ
いで、出力バッファ４を介して外部に出力される。
を伝えておけば、その相手がレジスタ７に読み出しコー
ド（この場合は、ｒａＡｎ」）を書き込めと、レジスタ
６．７の内容は、ともに「８ＡＨＪとなって一致し、一
致回路８の状態出力線１１には、論理値ｒｌＪが出力さ
れる。その結果、ＥＰＲＯＭセル群１に格納されたデー
タは、出力線３を介して最終出力線１３に伝達され、つ
いで、出力バッファ４を介して外部に出力される。
このデータ読み出しが完了した後、読み出す必要のない
場合は、読み出しコードの書かれているレジスタ（この
場合は、レジスタ６）の各ＥＰＲＯＮセルのうち、ｌセ
ル以上の論理値「１」のセルに論理値「０」を、すなわ
ち、読み出しコードが例えば、ｒａＡｎ」の場合は、ｒ
８８ ＨＪ 、 ｒＯＡｎＪ、ｒ８１ＨＪ等を書き込
むと、レジスタ６．７の内容が一致しなくなり、再読み
出しは禁止されることになる。このとき、レジスタ６に
「００」を書き込むと、出力バッファ４は、読み出し禁
止回路１４により、ディセイブルにされるため、ＥＰＲ
ＯＮからのデータの読み出しを永久に禁止させることが
できる。
場合は、読み出しコードの書かれているレジスタ（この
場合は、レジスタ６）の各ＥＰＲＯＮセルのうち、ｌセ
ル以上の論理値「１」のセルに論理値「０」を、すなわ
ち、読み出しコードが例えば、ｒａＡｎ」の場合は、ｒ
８８ ＨＪ 、 ｒＯＡｎＪ、ｒ８１ＨＪ等を書き込
むと、レジスタ６．７の内容が一致しなくなり、再読み
出しは禁止されることになる。このとき、レジスタ６に
「００」を書き込むと、出力バッファ４は、読み出し禁
止回路１４により、ディセイブルにされるため、ＥＰＲ
ＯＮからのデータの読み出しを永久に禁止させることが
できる。
また、一度、レジスタ６．７を消去すれば、（同時に、
ＥＰＲＯＭセル群のデータも消去される）再び、 ＥＰ
ＲＯＭセル群に新しくデータを書き込むことができ、書
き込んだデータは、最終出力線を用いて確認できる。こ
のため、このＲＯＭは、一旦読み出した後の再読み出し
可能なＲＯＭとして使用できるという特徴を有する。
ＥＰＲＯＭセル群のデータも消去される）再び、 ＥＰ
ＲＯＭセル群に新しくデータを書き込むことができ、書
き込んだデータは、最終出力線を用いて確認できる。こ
のため、このＲＯＭは、一旦読み出した後の再読み出し
可能なＲＯＭとして使用できるという特徴を有する。
さらに、マスクＲＯＭ 、すなわち記憶すべき内容を入
れたホストマスクを用意し、これを用いてＲＯに製作時
に、記憶内容をデバイスに作り付けたものは、電気的な
外部読み出しを禁止できても、マスクＲＯＭを構成する
集積回路の幾何学的形状（パターン）を調べることによ
り、ＲＯＭの内容を解読することができた。これに対し
、この発明にるＥＰＲＯＭは、ＦＡＮＱＳ構造のため、
データによって集積回路のパターンが変化することもな
い、そこで、データの解読は、前記のように電気的は勿
論、電気的以外のいかなる手段によっても不可能である
。
れたホストマスクを用意し、これを用いてＲＯに製作時
に、記憶内容をデバイスに作り付けたものは、電気的な
外部読み出しを禁止できても、マスクＲＯＭを構成する
集積回路の幾何学的形状（パターン）を調べることによ
り、ＲＯＭの内容を解読することができた。これに対し
、この発明にるＥＰＲＯＭは、ＦＡＮＱＳ構造のため、
データによって集積回路のパターンが変化することもな
い、そこで、データの解読は、前記のように電気的は勿
論、電気的以外のいかなる手段によっても不可能である
。
この実施例では、レジスタ６．７の状態によってＥＰＲ
ＯＩＩＩセル群ｌの出力が最終出力線１３へ伝達するか
否かを決定しているが、ＦＡＸＯ９構造のレジスタ６．
７の状態によってＥＰＲＯＭセル群ｌの内容を外部に読
み出せなくすればよいので、ＡＮＤ ＠能素子１２を削
除し、一致回路８の状態出力線１１を用いてＥＰＲＯＭ
セル群１の動作自体を禁じるか、あるいは、ＥＰＲＯＭ
セル群１へのアドレス入力を禁じるようにしてもよい。
ＯＩＩＩセル群ｌの出力が最終出力線１３へ伝達するか
否かを決定しているが、ＦＡＸＯ９構造のレジスタ６．
７の状態によってＥＰＲＯＭセル群ｌの内容を外部に読
み出せなくすればよいので、ＡＮＤ ＠能素子１２を削
除し、一致回路８の状態出力線１１を用いてＥＰＲＯＭ
セル群１の動作自体を禁じるか、あるいは、ＥＰＲＯＭ
セル群１へのアドレス入力を禁じるようにしてもよい。
この発明は１以上説明したように、ＦＡＸＯ５構造のＥ
ＰＲＯＭセル群で構成された格納手段に、各別に、格納
された照合用コードおよび被照合用コードを比較し、一
致したときのみ、ＦＡＭＯ９構造のＥＰＲＯＭセル群で
構成されたＥＰＲＯＩＩＩから、このＥＰＲＯＭに格納
された情報の読み出しを可能にしたため、情報の機密保
持が充分にできるという効果がある。
ＰＲＯＭセル群で構成された格納手段に、各別に、格納
された照合用コードおよび被照合用コードを比較し、一
致したときのみ、ＦＡＭＯ９構造のＥＰＲＯＭセル群で
構成されたＥＰＲＯＩＩＩから、このＥＰＲＯＭに格納
された情報の読み出しを可能にしたため、情報の機密保
持が充分にできるという効果がある。
第１図はこの発明の一実施例を示す構成図、第２図は従
来の構成を示す図である。 図において、６．７はそれぞれレジスタ、８は一致回路
、１４は禁止回路である。
来の構成を示す図である。 図において、６．７はそれぞれレジスタ、８は一致回路
、１４は禁止回路である。
Claims (1)
- ＦＡＭＯＳ構造のＥＰＲＯＮを形成した同一基体に、Ｆ
ＡＭＯＳ構造のＥＰＲＯＭセルにより構成した、照合用
コードを格納するための第１の格納手段と、同じく被照
合用コードを格納するための第２の格納手段と、前記照
合用コードおよび被照合用コードを比較するための比較
手段と、この比較結果に基づき、前記ＦＡＭＯＳ構造の
ＥＰＲＯＭに格納された情報の読み出しを制御する制御
手段とを備えてなる記憶情報保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60122907A JPS61278951A (ja) | 1985-06-04 | 1985-06-04 | 記憶情報保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60122907A JPS61278951A (ja) | 1985-06-04 | 1985-06-04 | 記憶情報保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61278951A true JPS61278951A (ja) | 1986-12-09 |
| JPH037981B2 JPH037981B2 (ja) | 1991-02-04 |
Family
ID=14847561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60122907A Granted JPS61278951A (ja) | 1985-06-04 | 1985-06-04 | 記憶情報保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61278951A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278643A (ja) * | 1985-10-02 | 1987-04-10 | Hitachi Ltd | 半導体集積回路 |
| JPS6441048A (en) * | 1987-08-05 | 1989-02-13 | Nec Corp | Nonvolatile semiconductor memory |
| JPS6462746A (en) * | 1987-09-02 | 1989-03-09 | Nec Corp | Eprom with program verity inhibiting function |
| JPH01201752A (ja) * | 1988-02-05 | 1989-08-14 | Nec Corp | マイクロコンピュータ |
| JPH0245850A (ja) * | 1988-08-08 | 1990-02-15 | Nec Corp | 不揮発性半導体メモリ |
| JPH04256145A (ja) * | 1991-02-08 | 1992-09-10 | Sharp Corp | 集積回路装置 |
| JPH0520204A (ja) * | 1991-07-11 | 1993-01-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH05307507A (ja) * | 1991-04-01 | 1993-11-19 | Nec Corp | 記憶装置 |
-
1985
- 1985-06-04 JP JP60122907A patent/JPS61278951A/ja active Granted
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278643A (ja) * | 1985-10-02 | 1987-04-10 | Hitachi Ltd | 半導体集積回路 |
| JPS6441048A (en) * | 1987-08-05 | 1989-02-13 | Nec Corp | Nonvolatile semiconductor memory |
| JPS6462746A (en) * | 1987-09-02 | 1989-03-09 | Nec Corp | Eprom with program verity inhibiting function |
| JPH01201752A (ja) * | 1988-02-05 | 1989-08-14 | Nec Corp | マイクロコンピュータ |
| JPH0245850A (ja) * | 1988-08-08 | 1990-02-15 | Nec Corp | 不揮発性半導体メモリ |
| JPH04256145A (ja) * | 1991-02-08 | 1992-09-10 | Sharp Corp | 集積回路装置 |
| JPH05307507A (ja) * | 1991-04-01 | 1993-11-19 | Nec Corp | 記憶装置 |
| JPH0520204A (ja) * | 1991-07-11 | 1993-01-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH037981B2 (ja) | 1991-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3884839B2 (ja) | 半導体記憶装置 | |
| JPH0476749A (ja) | セキュリティ回路 | |
| KR100489757B1 (ko) | 프로그램 가능한 액세스 보호 기능을 갖는 메모리 장치 및 그 메모리 장치의 동작 방법 | |
| JP3421526B2 (ja) | デ−タ処理装置 | |
| US6229731B1 (en) | Nonvolatile semiconductor memory device with security function and protect function | |
| US7155589B2 (en) | Permanent memory block protection in a flash memory device | |
| JP3891539B2 (ja) | 半導体装置およびその制御装置 | |
| JPS62190584A (ja) | 携帯可能電子装置 | |
| JPS61278951A (ja) | 記憶情報保護回路 | |
| KR100838671B1 (ko) | 암호코드 대조기능을 갖는 휴대형 정보처리 장치 | |
| JP3178881B2 (ja) | 携帯可能電子装置 | |
| JP4064703B2 (ja) | 半導体記憶装置 | |
| JP2004287541A (ja) | 不揮発性メモリのアクセス制御システム | |
| JPH07175725A (ja) | 半導体記憶装置 | |
| JPS61249156A (ja) | 半導体記憶装置 | |
| JPS6128144B2 (ja) | ||
| JP2003203012A (ja) | マイクロコンピュータ装置 | |
| JP3234959B2 (ja) | マイクロコンピュータおよびこれを内蔵するカード | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPS6386049A (ja) | マイクロコンピユ−タ | |
| JPH03296842A (ja) | データ書き込み方法およびｉｃカード | |
| JPH11203206A (ja) | 不揮発性メモリのセキュリティ回路 | |
| JPH0573428A (ja) | セキユリテイ回路 | |
| JPS62165253A (ja) | 不揮発性メモリ内蔵ｌｓｉ | |
| JP2752074B2 (ja) | 携帯可能電子装置のデータ記憶方法 |