KR100489757B1 - 프로그램 가능한 액세스 보호 기능을 갖는 메모리 장치 및 그 메모리 장치의 동작 방법 - Google Patents

프로그램 가능한 액세스 보호 기능을 갖는 메모리 장치 및 그 메모리 장치의 동작 방법 Download PDF

Info

Publication number
KR100489757B1
KR100489757B1 KR10-2000-7005043A KR20007005043A KR100489757B1 KR 100489757 B1 KR100489757 B1 KR 100489757B1 KR 20007005043 A KR20007005043 A KR 20007005043A KR 100489757 B1 KR100489757 B1 KR 100489757B1
Authority
KR
South Korea
Prior art keywords
memory
bit
access
write
memory device
Prior art date
Application number
KR10-2000-7005043A
Other languages
English (en)
Other versions
KR20010031936A (ko
Inventor
매릿스키케리디
워드제임스피
스테인메츠마이클제이
크로머다릴씨
프류트그레고리
Original Assignee
아트멜 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아트멜 코포레이숀 filed Critical 아트멜 코포레이숀
Publication of KR20010031936A publication Critical patent/KR20010031936A/ko
Application granted granted Critical
Publication of KR100489757B1 publication Critical patent/KR100489757B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 메모리 장치(100)는 액세스를 제어하기 위해서 대응하는 제1 액세스 제어 비트(202, 204)를 갖는 메모리 어레이(102)를 포함하고 있다. 상기 제1 액세스 제어 비트에 대해 기록 액세스를 제어하기 위해서 제2 액세스 제어 비트(104)가 설치되어 있다. 메모리 어레이는 각 블록이 대응하는 액세스 제어 비트를 갖는 복수개의 메모리 블록으로 분할되어 있다. 적어도 하나의 메모리 블록(BLK0)은 각 페이지가 대응하는 제어 비트를 갖는 복수개의 페이지로 다시 분할되어 있다.

Description

프로그램 가능한 액세스 보호 기능을 갖는 메모리 장치 및 그 메모리 장치의 동작 방법 {MEMORY DEVICE HAVING PROGRAMMABLE ACCESS PROTECTION AND METHOD OF OPERATING THE SAME}
본 발명은 일반적으로 메모리 장치에 관한 것으로, 보다 구체적으로는 상기 메모리 장치의 액세스 보호 방법에 관한 것이다.
전기적으로 소거 가능하고 프로그램 가능한 판독 전용 메모리(EEPROM)는 재프로그램 가능한 비휘발성 메모리가 요구되는 경우에 항상 사용된다. 전형적으로, 이와 같은 메모리 장치에 데이타를 기록하기 위해서는 데이타 기록 동작을 수행함과 동시에 메모리 칩으로 기록 인에이블 신호를 제공할 필요가 있다. 이것에 의해 메모리에 대한 부주의한 기록을 방지한다.
그러나, EEPROM 내에 기억된 데이타는 여러가지 데이타 훼손의 공급 원인에 민감하다. 예를 들어, EEPROM에 대한 에너지 소비의 증가 및 감소로 인한 과도 현상에 의하여 데이타 훼손의 기회를 제공하게 된다. EEPROM이 일반적으로 열악한 제조 환경에 적용됨으로써, 제어 라인상의 노이즈 스파이크(noise spike)에 의해 상기 메모리 장치를 노출시키게 된다. 따라서, 현재 사용되고 있는 간단한 기록 인에이블 신호의 제공에 부가하여 부주의한 기록에 대하여 메모리 장치의 개선된 액세스 보호 방법을 제공하는 것은 바람직하다.
또한, EEPROM은 제어 판독 액세스가 요구되는 상황에서도 사용될 수 있다. 예를 들어, 스마트 카드는 승인되지 않은 액세스에 대하여 일부 형태의 보호 방법이 필요한 EEPROM형 메모리를 포함하고 있다. 이와 같은 스마트 카드는 이 카드 내부에 내장된 정보의 프라이버시 유지가 기본인 퍼스널 뱅킹 분야, 건강 전달 서비스 등에 사용되고 있다.
EEPROM은 무선 주파수 식별 장치(RFID) 태그가 부가되는 대상을 식별하는 정보를 저장하기 위해서 상기 메모리 장치를 사용하는 무선 주파수 식별 장치(RFID) 내에서 발견될 수 있다. RFID 태그는 통상적으로 식별자 이외의 정보를 저장하기 위해서 기록될 수 있다. RFID 태그는 일부 종류의 기록 보호 성능 및 판독 액세스 제어를 통상 가지고 있다. 이러한 판독 액세스 제어는 상기 RFID 태그에 통합된 메모리로의 게이트 액세스가 부피가 큰 소자(bulky device) 내에서 발생되는 패스워드 장치를 제공함으로써 실행되고 있다.
메모리 장치 내에 포함된 일부 또는 모든 정보의 판독과, 메모리로의 기록 액세스를 금지시키기 위한 어떤 방법이 필요하게 된다. 이와 같은 성능을 실행하는데 추가의 회로를 갖는 것을 방지하는 것이 바람직하기 때문에, 판독 액세스 보호 방법이 요구되는 보다 작고 소형인 분야에 적용 가능하게 된다.
본 발명에 따른 메모리 장치는 메모리 어레이와, 상기 메모리 어레이에 대해 액세스를 제어하기 위한 액세스 제어 논리 소자를 포함하고 있다. 또한, 상기 메모리 어레이의 액세스 능력을 결정하는 메모리 액세스 정보를 제공하는 제1 비트 기억부를 포함하고 있다. 본 발명의 바람직한 실시예에 있어서, 메모리 어레이는 복수개의 메모리 블록으로 분할되는데, 각각의 메모리 블록은 메모리 어레이를 액세스하기 위한 대응하는 액세스 정보를 가지고 있다. 또한, 상기 제1 비트 기억부에 대해 액세스 제어하기 위한 액세스 제어 정보를 제공하는 제2 비트 기억부를 포함하고 있다. 또한, 제2 비트 기억부를 제1 논리 레벨로 설정하기 위한 기록 보호 핀을 포함하고 있다. 제2 비트 기억부의 대응하는 비트가 제2 논리 레벨 상태인 경우에 제1 비트 기억부에 대한 기록 액세스를 가능하게 된다. 또한, 본 발명에 따르면, 적어도 하나의 메모리 블록이 페이지 내에 다시 분할된다. 또한, 각각의 상기 페이지에 대해 액세스를 제어하기 위해서 제3 비트 기억부가 설치되어 있다.
바람직한 실시예의 제1 변형예로서, 본 발명은 직렬 메모리 장치로서 구성된다. 본 발명의 제2 변형예에 있어서, 메모리 장치는 병렬 인터페이스와 적합하게 구성된다. 또한, 제3 변형예에 있어서, 본 발명은 RFID 분야에 사용하기 위해 무선 주파수 신호를 제공하는 무선 주파수 인터페이스를 포함하고 있다. 상기 RFID 인터페이스는 직렬형 메모리 장치이거나 또는 병렬형 메모리 장치 중 어느 하나에 의해 동작될 수 있다.
도 1은 본 발명의 메모리 구조를 도시하는 도면이다.
도 2a 및 도 2b는 도 1에 도시된 액세스 제어 논리 소자를 도시하는 도면이다.
도 3은 메모리 블록 0에 대한 액세스 제어 논리 소자를 예시하는 도면이다.
도 4는 액세스 보호 페이지의 메모리 맵을 도시하는 도면이다.
도 5는 RFID 분야에 사용되는 본 발명을 예시하는 도면이다.
도 1을 참조하면, 본 발명에 따른 메모리 장치(100)의 바람직한 실시예는 전기적으로 소거가능하고 프로그램 가능한 판독 전용 메모리 장치(EEPROM)(102)를 포함하고 있다. 이 EEPROM을 액세스하기 위해 설치된 직렬 인터페이스는 메모리 장치를 동작시키기 위한 오피 코드(op-code)를 수신하고 메모리 장치에 저장될 데이타를 수신하는 직렬 입출력 데이타 핀(SDA)을 포함하고 있다. 이 직렬 입출력 데이타 핀은 수신된 오피 코드에 따라서 메모리 장치를 동작시키기 위해 제어 신호를 발생시키는 장치 제어 논리 소자(106)로 공급된다. 또한, 직렬 입출력 데이타 핀(SDA)은 EEPROM(102) 내에 기록될 데이타를 유지하며 이 EEPROM을 액세스하는 어드레스를 유지하기 위한 역할을 수행하는 데이타 기억부(108)로 공급된다. 메모리 어드레스는 X 디코더 및 Y 디코더에 의해 복호되는데, 여기에서, 후자의 Y 디코더는 EEPROM(102)의 출력 MUX로의 셀렉터 입력으로서 동작한다. 또한, 직렬 입출력 데이타 핀은 출력 핀으로서 동작한다. 출력 버퍼(110)는 전송 게이트(122) 및 출력 트랜지스터(116)를 통하여 직렬 입출력 데이타 핀(SDA) 상의 데이타를 구동시킨다. 전송 게이트(122)는 액세스 제어 논리 소자(120)의 제어하에서 동작한다.
또한, 메모리 장치의 직렬 인터페이스는 장치 제어 논리 소자(106) 및 한 세트의 스티키 비트(sticky bit)(104)로 공급되는 2개의 기록 보호 핀(WP1, WP2)을 포함하고 있다. 기록 보호 핀(WP1)은 이 핀이 인가될 때마다 메모리로 기록하는 것을 금지시키는 종래의 기록 보호 매카니즘이다. 제어 논리 소자(106)는 기록 보호 핀(WP1)이 인가될 때 EEPROM의 프로그래밍이 금지될 수 있도록 EEPROM(102)의 고전압 펌프(HV Pump)를 동작시키지 않는다. 이와 유사하게, 기록 보호 핀(WP1)이 인가될 때 스티키 비트(104)로의 기록을 금지시킨다.
기록 보호 핀(WP2)에 LO가 인가될 때 스티키 비트는 논리 "1"로 설정된다. 메모리 장치에 충분히 전원이 공급될 때, 파워온 리셋 신호가 LO로 진행됨에 따라 전원 소비 상승시에도 스티키 비트는 논리 "1"로 설정된다. 본 발명의 동작 원리에 따르면, 스티키 비트에는 논리 "0"만이 기록될 수 있다. 따라서, 사용자에 의해 일단 논리 "0"이 스티키 비트에 기록되면, 전원의 순환이나 기록 보호 핀(WP2)에 LO가 인가되는 것을 제외하고 상기 스티키 비트는 논리 "1"로 연속해서 리셋될 수 없다. 이하에서 설명하는 바와 같이, 상기 스티키 비트는 메모리에 대해 제어된 액세스를 제공하기 위해서 EEPROM(102)의 액세스 제어 논리 소자로 공급된다.
이하, 도 2a를 참조하면, 도 1에 도시된 액세스 제어 논리 소자(120)를 도시하고 있다. 도 2a에 개략적으로 도시된 바와 같이, EEPROM(102)은 8개의 메모리 블록(BLK0∼BLK7)으로 분할되어 있다. 이 EEPROM(102)은 액세스 보호 페이지(APP)로서 공지된 다수의 메모리를 포함한다. 보호 비트 기억부(202)(PB0∼PB7)에는 EEPROM(102)의 각 블록으로의 판독 및 기록 액세스용 액세스 제어 정보를 포함하고 있다. 보호 비트 기억부(204)(PB/AP)에는 상기 EEPROM의 액세스 보호 페이지(APP) 부분용 액세스 제어 정보를 포함하고 있다. 바람직한 실시예에 있어서, 액세스 보호 페이지(APP)에는 보호 비트 기억부(202, 204)의 보호 비트가 상주하고 있다.
기능적으로, 액세스 제어 논리 소자(120)는 직렬 입출력 데이타 핀(SDA)을 통하여 메모리 블록(BLK0∼BLK7)에 대한 기록 액세스가 허가될지 여부에 대한 결정을 구성할 수 있도록 보호 비트 기억부(202) 내에 비트가 공급되는 AND 게이트(201a, 201n)를 포함한다. 따라서, 보호 비트(PB0)는 EEPROM(102)의 메모리 블록(BLK0)에 대한 기록 액세스를 제어하고, 보호 비트(PB1)는 메모리 블록(BLK1) 등에 대한 기록 액세스를 제어한다. 이와 유사하게, 보호 비트(PB/AP)는 AND 게이트(203)를 통하여 액세스 보호 페이지(APP)에 대한 기록 액세스를 제어한다.
또한, 액세스 제어 논리 소자(120)는 AND 게이트(205a, 205n, 207)를 포함하고 있다. 도 2a에 도시된 바와 같이, 스티키 비트(104)는 직렬 입출력 데이타 핀(SDA)을 AND 게이트(205a, 205n, 207)를 통하여 보호 비트에 결합함으로써 보호 비트 기억부(202, 204)에 걸쳐 기록 액세스 제어를 제공한다. 특히, 보호 비트는 그 대응하는 스티키 비트가 논리 "1"로 설정되는 경우에만 기록될 수 있다. 이와 같은 방법에 의해, 예컨대 스티키 비트(SB0)는 보호 비트(PB0)가 기록될 수 있는지의 여부를 제어한다.
전술한 바와 같이, 본 발명의 특징은 논리 "0"을 기억시키기 위해 스티키 비트가 직렬 입출력 데이타 핀(SDA)을 통하여 기록될 수 있는 것이다. 일단 논리 "0"이 기록되면, 스티키 비트는 기록 보호 핀(WP2)상에 LO가 인가되거나 또는 메모리 장치의 전원 상승 시에 POR 라인이 LO로 진행됨에 따라서 논리 "1"로 리셋될 수 있다. 따라서, OR 게이트(114)는 그 반전 입력단을 통하여 2개의 조건 중의 어느 하나가 발생되는 경우에 논리 "1"로 리셋시키기 위해 스티키 비트 메모리 기억부(104)로 신호가 인가된다.
전술한 바와 같이, 도 1을 참조하면, 기록 보호 핀(WP1)은 EEPROM의 메모리 셀을 프로그램하는데 필요한 고전압 펌프를 디스에이블링함으로써 EEPROM(102)으로의 기록을 금지시킨다. 본 발명에 따르면, 기록 보호 핀(WP1)의 인가는 도 2a에 나타낸 바와 같이 기록 보호 핀(WP1)이 AND 게이트(209a, 209n, 211)를 통하여 스티키 비트 메모리 기억부로 공급됨에 따라서 스티키 비트 메모리 기억부(104)로의 기록을 금지시킨다.
도 2b는 보호 비트(PB0∼PB7)가 메모리 블록(BLK0∼BLK7)의 판독 액세스에 걸친 제어와 메모리 블록에 걸친 기록 제어를 제공하는 것을 예시하고 있다. 따라서, 액세스 제어 논리 소자(120)는 보호 비트 및 메모리 블록의 출력이 공급되는 추가의 논리 소자, 예컨대 AND 게이트(213a, 213n)를 포함하고 있다.
이하, 도 3을 참조하면, 기록 액세스 보호의 추가의 레벨이 메모리 블록(BLK0)용으로 설치되어 있다. 메모리 블록(BLK0)은 기록 동작에 대하여 독립적으로 보호될 수 있는 8개의 페이지(PG0∼PG7)로 다시 분할된다. 일련의 기록 보호 비트(302)는 액세스 제어 논리 소자(120) 내에 포함된 AND 게이트(301a∼301n) 등의 추가의 논리 소자를 통하여 메모리 블록에 대한 보호 비트(PB0)와 결합되어 있다. 따라서, 메모리 블록(BLK0) 내의 페이지는 최초에 보호 비트(PB0)가 메모리 블록으로의 기록이 가능하도록 설정되고, 이어서 대응하는 기록 보호 비트가 상기 페이지로의 기록이 가능하도록 설정되는 것이 필요하게 된다.
도 4에 도시된 메모리 맵은 액세스 보호 페이지(APP)의 어드레스 매핑을 예시하는 도면이다. 이 메모리는 바이트 0 ∼ 바이트 15 까지 어드레스된 16개의 어드레스가능한 바이트를 포함하고 있다. 먼저 8개의 바이트는 보호 비트(PB0∼PB7)와, 스티키 비트(SB0∼SB7)를 포함하고 있다. 소정의 메모리 블록에 대한 보호 비트는 다음과 같은 방법으로 구성된다. 이들은 최상위 비트(MSB) 및 최하위 비트(LSB)의 2개의 비트를 포함하는데, 4개의 가능한 조합에 의해 구성된다.
보호 비트가 (0,0) 또는 (0,1)로 설정되면, 대응하는 메모리 블록은 판독되지도 않고 기록되지도 않는데, 즉 메모리 블록으로의 액세스가 불가능하게 된다. 만일 보호 비트가 (1,0)으로 설정되면, 판독 전용 액세스가 가능하게 된다. 만일 보호 비트가 (1,1)로 설정되면, 메모리 블록상에는 완전한 액세스(판독 및 기록)가 가능하게 된다. 따라서, 각 보호 비트가 액세스 보호 페이지(APP) 내에 각 바이트 0∼7 의 2개의 비트를 점유한다.
바람직한 실시예에 있어서, 모든 비트는 스티키 비트에 대해 EEPROM(102) 내에 기억되는 것을 제외하면 APP를 포함한다. 따라서, 메모리 장치로 전원이 순환되면, 상기 APP의 부분내에 포함된 정보는 손상됨이 없이 유지되고, 영향을 받지 않게 된다. 스티키 비트는 그들이 APP로서 동일한 어드레스 공간을 공유할지라도 EEPROM(102)으로부터 분리된 메모리 내에 저장된다. 바람직한 실시예에 있어서, 스티키 비트는 D형 플립플롭에 의해 형성되는 것과 같은 레지스터에 저장된다. 그렇게 함으로써, 스티키 비트의 내용은 메모리 장치의 전원 상승시에 논리 "1"을 포함하도록 초기화될 수 있다. 또한, 레지스터는 기록 보호 핀(WP2)에 결합되어서 핀의 인가시에 논리 "1"을 포함하도록 상기 레지스터를 리셋시키게 된다.
전술한 내용은 직렬 인터페이스를 가진 메모리 장치에 기초해서 설명하였다. 메모리 장치의 액세스 보호 특징은 본 발명의 기술적 사상 및 범주를 벗어남이 없이 병렬 메모리에 사용될 수도 있다. 이와 유사하게, 무선 주파수 인터페이스 회로가 메모리 장치와의 데이타의 전달을 위해 사용될 수 있다. 따라서, RFID 장치는 최소의 크기로 구성될 수 있으며, 본 발명이 제공하는 확실한 메모리의 이점을 가지고 있다.
도 5를 참조하면, 통상의 RFID(500)는 질문기(interrogator)(502)와 태그(504)를 포함한다. 태그는 커패시터(CT)와 함께 탱크 회로(520)를 형성하는 픽업 코일(LT)을 포함하고 있다. 탱크 회로의 양단에는 전압 클램프(522), 부하 변조 회로(524) 및 전파 브리지 정류기(526)가 접속되어 있다.
전파 브리지 정류기(526)는 공급 전압 Vdd 를 제공하기 위해 소형 공급 커패시터(CF)를 충전시킨다. 이 공급 전압은 본 발명의 메모리 장치(100)로 전원을 공급한다. 또한, 태그(504)로 내부 전원을 공급하기 위해서, 전파 브리지 정류기(526)는 질문기(502)로부터 클럭 발생기(536)로 입력되는 신호에 기초하여 클럭 신호를 공급한다.
부하 변조 회로(524)는 탱크 회로의 양단에 배치된 부하를 변화시키고, 탱크 회로(520)의 Q 인자를 변화시킨다. 부하 변조 회로는 질문기(502)로 전달될 데이타에 따라서 탱크 회로의 Q 인자를 변화시키도록 컨트롤러(534)의 제어하에서 동작한다. 질문기(502)가 반영된 신호의 대응하는 변화를 검출한 경우에 데이타가 전달된다. 반대로, 복조 회로(538)는 입력되는 데이타 신호를 복조하여 그 복조된 신호를 컨트롤러(534)로 공급한다. 통상적으로, 이 데이타 신호는 메모리 장치(100) 내에 기록될 명령 비트 및/또는 데이타 비트를 포함하고 있다.

Claims (20)

  1. 메모리 장치에 있어서,
    메모리 어레이(102)와;
    상기 메모리 어레이에 결합되어, 상기 메모리 어레이에 대한 액세스를 제어하기 위한 제1 제어 수단(120)과;
    메모리 액세스 제어 정보를 수신하여 저장하기 위한 제1 기억 수단(202, 204)으로서, 상기 제1 제어 수단(120)은 상기 제1 기억 수단의 내용에 기초해서 상기 메모리 어레이에 대한 액세스를 제공하도록 하는 것인, 상기 제1 기억 수단(202, 204)과;
    상기 제1 기억 수단에 결합되어, 상기 제1 기억 수단(202, 204)에 대한 기록 액세스를 제어하기 위한 제2 제어 수단(205a, 205n, 207)과;
    변경 제어 정보를 수신하여 저장하기 위한 제2 기억 수단(104)으로서, 상기 제2 제어 수단(205a, 205n, 207)은 상기 제2 기억 수단의 논리 상태에 기초해서 상기 제1 기억 수단(202, 204)에 대한 기록 액세스를 제공하도록 하는 것인, 상기 제2 기억 수단(104)과;
    외부 신호를 수신하는 것에 응답해서 상기 제2 기억 수단(104)을 제1 논리 상태로 설정하도록 결합된 상기 외부 신호를 수신하기 위한 제1 핀 수단(WP2)과;
    상기 외부 신호를 수신하는 것에 응답해서 상기 메모리 어레이(102)에 대한 모든 기록 액세스를 금지하도록 결합된 상기 외부 신호를 수신하기 위한 제2 핀 수단(WP1)
    을 포함하고,
    상기 제1 기억 수단(202, 204)은 비트 기억부이고, 상기 제2 기억 수단(104)은 상기 제1 기억 수단(202, 204)의 각 비트에 대응하는 비트를 가진 비트 기억부이며, 상기 제2 제어 수단은 상기 제2 기억 수단의 대응하는 비트가 제2 논리 상태인 경우에만 상기 제1 기억 수단의 비트로 기록 액세스를 허가하도록 하는 것을 특징으로 하는 메모리 장치.
  2. (삭제)
  3. 제1항에 있어서, 상기 메모리 어레이(102)는 각각이 메모리 어레이에 대한 액세스를 제어하기 위한 대응하는 메모리 액세스 제어 정보를 갖는 복수개의 메모리 블록을 포함하는 것인 메모리 장치.
  4. 제3항에 있어서, 상기 메모리 액세스 제어 정보는 각각이 메모리 블록과 관련되는 복수개의 보호 비트를 포함하는 것인 메모리 장치.
  5. 제4항에 있어서, 상기 제2 기억 수단(104)은 각각이 보호 비트에 대응하는 복수개의 스티키 비트(sticky bit)를 포함하는 것인 메모리 장치.
  6. 제1항에 있어서, 상기 메모리 장치의 전원 상승시에 상기 제2 기억 수단을 제1 논리 상태로 설정하도록 결합된 파워온 리셋 신호를 발생시키는 수단(118)을 더 포함하는 것인 메모리 장치.
  7. 제1항에 있어서, 상기 메모리 어레이를 프로그램하기 위해 전압을 공급하는 고전압 펌프 수단을 더 포함하고, 상기 제2 핀 수단(WP1)은 수신된 외부 신호에 응답해서 상기 고전압 펌프 수단을 인에이블 및 디스에이블하기 위해 결합된 것인 메모리 장치.
  8. 제1항에 있어서, 직렬 인터페이스 또는 병렬 인터페이스 중 어느 하나를 더 포함하는 것인 메모리 장치.
  9. 제8항에 있어서, 무선 주파수 신호 처리에 의해 상기 메모리 장치와 통신하기 위한 무선 주파수 인터페이스를 더 포함하는 것인 메모리 장치.
  10. 메모리 장치에 있어서,
    복수개의 메모리 블록으로 구성된 메모리 어레이(102)와;
    상기 메모리 어레이에 결합되어, 상기 메모리 어레이에 대한 판독 및 기록 액세스 제어하기 위한 액세스 제어 논리 소자(120)와;
    상기 액세스 제어 논리 소자에 결합되어, 각각의 메모리 블록에 대응하는 액세스 인에이블 비트를 갖는 제1 비트 기억부(202)로서, 상기 액세스 제어 논리 소자는 선택된 메모리 블록에 대응하는 액세스 인에이블 비트의 논리 레벨에 기초해서 상기 선택된 메모리 블록에 대한 판독 및 기록 동작을 인에이블 및 디스에이블하도록 하는 것인 상기 제1 비트 기억부(202)와;
    상기 제1 비트 기억부에 결합되어, 외부에서 공급된 액세스 인에이블 정보를 상기 액세스 인에이블 비트에 기록하기 위한 기록 제어 논리 소자(205a, 205n)와;
    상기 기록 제어 논리 소자에 결합되어, 각각이 액세스 인에이블 비트들 중 하나에 대응하는 복수개의 비트를 갖는 제2 비트 기억부(104)로서, 상기 기록 제어 논리 소자는 상기 제2 비트 기억부(104)의 대응하는 비트가 제1 논리 상태와 동일한 경우에만 상기 제1 비트 기억부에 대한 기록 동작을 가능하게 하는 것인, 상기 제2 비트 기억부(104)와;
    상기 메모리 어레이에 결합되어, 외부 신호를 수신하는 것에 응답해서 상기 제2 비트 기억부(104)를 제2 논리 상태로 설정하는 경우에 상기 메모리 어레이에 대한 기록 액세스를 금지시키기 위한 제1 기록 보호 핀(WP1)
    을 포함하는 것을 특징으로 하는 메모리 장치.
  11. 제10항에 있어서, 상기 제1 비트 기억부(202)는 어드레스 가능하고, 상기 제1 비트 기억부의 어드레스 공간은 상기 메모리 어레이의 어드레스 공간의 서브세트인 것인 메모리 장치.
  12. 제10항에 있어서, 상기 기록 제어 논리 소자(205a, 205n)는 상기 제2 비트 기억부(104)의 대응하는 비트가 제1 논리 상태와 동일한 경우에만 상기 제1 비트 기억부(202)에 기록 가능하도록 하는 것인 메모리 장치.
  13. 제12항에 있어서, 상기 제2 비트 기억부에 결합된 제2 기록 보호 핀(WP2)을 더 포함하고, 상기 제2 비트 기억부의 비트는 상기 제2 기록 보호 핀에 LO가 인가될 때 제1 논리 레벨로 설정되는 것인 메모리 장치.
  14. 제10항에 있어서, 적어도 하나의 메모리 블록(BLK0)은 N개의 페이지로 다시 분할되고, 상기 메모리 장치는 각각이 N개의 페이지 중의 하나에 대응하는 N개의 페이지 인에이블 비트를 갖는 제3 비트 기억부(302)를 더 포함하며, 상기 액세스 제어 논리 소자는 선택된 페이지에 대응하는 페이지 인에이블 비트의 논리 레벨에 기초해서 상기 선택된 페이지에 대한 판독 및 기록 동작을 인에이블 및 디스에이블하도록 하는 것인 메모리 장치.
  15. 제10항에 있어서, 무선 주파수 신호 처리를 이용해서 상기 메모리 장치와 통신하기 위한 무선 주파수 인터페이스(520)를 더 포함하는 것인 메모리 장치.
  16. 메모리 장치의 동작 방법에 있어서,
    판독 요구에 응답해서 상기 판독 요구에 의해 지정된 메모리 위치와 관련된 허가 비트의 논리 상태를 검출하여 그 검출 결과가 상기 판독 요구의 허가를 표시하는 경우에 상기 판독 요구를 실행하는 단계와;
    기록 요구에 응답해서 상기 기록 요구에 의해 지정된 메모리 위치와 관련된 허가 비트의 논리 상태를 검출하여 그 검출 결과가 상기 기록 요구의 허가를 표시하는 경우에 상기 기록 요구를 실행하는 단계와;
    상기 메모리 어레이를, 비휘발성 허가 비트를 각각의 메모리 블록과 관련하여 복수개의 메모리 블록으로 분할하여, 각각의 메모리 블록 마다 판독 요구 및 기록 요구를 실행하는 단계와;
    상기 허가 비트를 갱신하는 단계로서, 상기 허가 비트를 갱신하는 단계는 상기 허가 비트와 관련된 액세스 정보의 논리 상태를 검출하는 단계와, 상기 액세스 정보가 제1 논리 상태인 경우에만 상기 갱신하는 단계를 실행하는 단계를 포함하는 것인, 상기 허가 비트의 갱신 단계와;
    상기 액세스 정보를 갱신하는 단계로서, 상기 액세스 정보를 갱신하는 단계는 상기 액세스 정보가 제1 논리 상태에서 제2 논리 상태로 변경된 경우에만 갱신을 허가하는 단계를 포함하는 것인, 상기 액세스 정보의 갱신 단계와;
    파워온 리셋 신호의 수신 또는 액세스 보호 핀의 인가 시에 상기 액세스 정보의 논리 상태를 상기 제1 논리 상태로 설정하는 단계와;
    상기 메모리 블록들 중의 하나를 복수개의 페이지로 다시 분할하여, 페이지로의 판독 요구 또는 기록 요구 중 어느 하나에 응답해서 상기 판독 및 기록 요구에 의해 지정된 페이지와 관련된 비휘발성 페이지 허가 비트의 논리 상태를 검출하고, 그 검출 결과가 상기 판독 및 기록 요구의 허가를 표시하는 경우에 상기 판독 및 기록 요구의 동작을 실행하는 단계
    를 포함하는 것을 특징으로 하는 메모리 장치의 동작 방법.
  17. (삭제)
  18. 제16항에 있어서, 상기 메모리 어레이의 일부분을 상기 액세스 정보의 기억부에 할당하는 단계를 더 포함하는 것인 메모리 장치의 동작 방법.
  19. (삭제)
  20. 제16항에 있어서, 무선 주파수 신호 처리에 의해 판독 및 기록 요구를 전달하는 단계를 더 포함하는 것인 메모리 장치의 동작 방법.
KR10-2000-7005043A 1997-11-14 1998-11-04 프로그램 가능한 액세스 보호 기능을 갖는 메모리 장치 및 그 메모리 장치의 동작 방법 KR100489757B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US8/971,117 1997-11-14
US08/971,117 1997-11-14
US08/971,117 US5974500A (en) 1997-11-14 1997-11-14 Memory device having programmable access protection and method of operating the same
PCT/US1998/023525 WO1999026253A1 (en) 1997-11-14 1998-11-04 Programmable access protection in a flash memory device

Publications (2)

Publication Number Publication Date
KR20010031936A KR20010031936A (ko) 2001-04-16
KR100489757B1 true KR100489757B1 (ko) 2005-05-16

Family

ID=25517951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7005043A KR100489757B1 (ko) 1997-11-14 1998-11-04 프로그램 가능한 액세스 보호 기능을 갖는 메모리 장치 및 그 메모리 장치의 동작 방법

Country Status (12)

Country Link
US (1) US5974500A (ko)
EP (1) EP1029326B1 (ko)
JP (1) JP2003532962A (ko)
KR (1) KR100489757B1 (ko)
CN (1) CN1129916C (ko)
CA (1) CA2310080A1 (ko)
DE (1) DE69814138T2 (ko)
HK (1) HK1031456A1 (ko)
MY (1) MY114492A (ko)
NO (1) NO20002265L (ko)
TW (1) TW417060B (ko)
WO (1) WO1999026253A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140062842A (ko) * 2012-11-15 2014-05-26 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661677A (en) 1996-05-15 1997-08-26 Micron Electronics, Inc. Circuit and method for on-board programming of PRD Serial EEPROMS
US6154819A (en) * 1998-05-11 2000-11-28 Intel Corporation Apparatus and method using volatile lock and lock-down registers and for protecting memory blocks
US6209069B1 (en) 1998-05-11 2001-03-27 Intel Corporation Method and apparatus using volatile lock architecture for individual block locking on flash memory
CA2345576C (en) 1998-09-28 2008-02-12 Oce Printing Systems Gmbh Printer or copier system having re-employable container for consumables and method for the employment of the container
US6370650B1 (en) * 1998-10-08 2002-04-09 International Business Machines Corporation Method and system in a data processing system for deactivating a password requirement utilizing a wireless signal
US6658570B1 (en) 1998-10-08 2003-12-02 International Business Machines Corporation Method and system in a data processing system for activating a password requirement utilizing a wireless signal
US6279114B1 (en) * 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
KR100333666B1 (ko) 1999-06-30 2002-04-24 박종섭 다양한 파워-온 신호에 대하여 리셋신호를 생성하는 파워-온리셋회로
US7259654B2 (en) * 2000-02-28 2007-08-21 Magellan Technology Pty Limited Radio frequency identification transponder
US7248145B2 (en) * 2000-02-28 2007-07-24 Magellan Technology Oty Limited Radio frequency identification transponder
JP4463378B2 (ja) * 2000-05-02 2010-05-19 富士通マイクロエレクトロニクス株式会社 不揮発性半導体記憶装置
US7200761B1 (en) 2000-11-09 2007-04-03 International Business Machines Corporation Method to use secure passwords in an unsecure program environment
EP1248200A1 (de) * 2001-04-06 2002-10-09 Micronas GmbH Verriegelungsschaltung zur Verhinderung eines unzulässigen Zugriffs auf die Speichereinrichtung eines Prozessors
US6781445B2 (en) * 2001-04-13 2004-08-24 Zeevo, Inc. Low power large signal RF tuned buffer amplifier
US6772307B1 (en) 2001-06-11 2004-08-03 Intel Corporation Firmware memory having multiple protected blocks
GB2378005A (en) * 2001-07-27 2003-01-29 Chien-Tzu Hou Method for Controlling Paged Memory Access Attributes
TW518503B (en) * 2001-08-21 2003-01-21 Via Tech Inc Chip set to support plural types of CPUs and the wiring method thereof
KR20030062070A (ko) * 2002-01-16 2003-07-23 한국전자통신연구원 플래시 메모리 액세스 제어 장치 및 방법
US7162644B1 (en) 2002-03-29 2007-01-09 Xilinx, Inc. Methods and circuits for protecting proprietary configuration data for programmable logic devices
KR20030080625A (ko) * 2002-04-10 2003-10-17 휴쳐인터넷주식회사 표준 인터페이스방식 원격접속용 무선메모리장치
AU2003255949A1 (en) 2002-07-09 2004-01-23 Neology, Inc. System and method for providing secure identification solutions
US6874069B2 (en) * 2002-07-26 2005-03-29 Silicon Storage Technology, Inc. Microcontroller having an embedded non-volatile memory array with read protection for the array or portions thereof
EP1606822B1 (en) * 2003-03-19 2011-10-26 Nxp B.V. Universal memory device having a profile storage unit
DE10315726A1 (de) * 2003-04-04 2004-11-04 Infineon Technologies Ag Programmgesteuerte Einheit
DE10315638A1 (de) * 2003-04-04 2004-10-28 Infineon Technologies Ag Programmgesteuerte Einheit
DE10315637A1 (de) * 2003-04-04 2004-10-28 Infineon Technologies Ag Programmgesteuerte Einheit
DE10315727A1 (de) * 2003-04-04 2004-10-28 Infineon Technologies Ag Programmgesteuerte Einheit
US6980087B2 (en) * 2003-06-04 2005-12-27 Pitney Bowes Inc. Reusable electronic tag for secure data accumulation
FR2859307A1 (fr) * 2003-08-27 2005-03-04 St Microelectronics Sa Memoire cache a lecture asynchrone et dispositif de controle de l'acces a une memoire de donnees comprenant une telle memoire cache
FR2859292A1 (fr) * 2003-08-27 2005-03-04 St Microelectronics Sa Dispositif de controle de l'acces a une memoire securisee, comprenant un circuit synchrome de recherche d'attributs
WO2005022366A1 (en) * 2003-09-02 2005-03-10 Sony Ercisson Mobile Communications Ab Transfer of security data between two memories
US7093091B2 (en) * 2003-09-26 2006-08-15 Atmel Corporation Selectable block protection for non-volatile memory
EP1538507A1 (fr) * 2003-12-02 2005-06-08 Axalto S.A. Procédé de contrôle d'acces dans une memoire flash et systeme pour la mise en oeuvre d'un tel procédé
EP1538556A1 (en) * 2003-12-02 2005-06-08 Shalom Wertsberger Radio frequency identification tags
GB2413195A (en) * 2004-04-17 2005-10-19 Hewlett Packard Development Co A memory tag and reader with password protection of tag memory
JP4713878B2 (ja) * 2004-12-14 2011-06-29 株式会社東芝 携帯可能電子装置
DE602005013344D1 (de) * 2005-01-19 2009-04-30 St Microelectronics Srl Erweiterte sichere Speicherzugriffsmethode und Archtitektur
US20080189557A1 (en) * 2005-01-19 2008-08-07 Stmicroelectronics S.R.I. Method and architecture for restricting access to a memory device
EP1684152A1 (en) * 2005-01-19 2006-07-26 STMicroelectronics S.r.l. Method and architecture for restricting access to a memory device
FR2891653A1 (fr) * 2005-10-05 2007-04-06 St Microelectronics Sa Procede d'ecriture par bloc dans une memoire
EP1775731B1 (en) * 2005-10-13 2009-12-02 STMicroelectronics S.r.l. Non volatile memory device
DE102006032129A1 (de) * 2006-07-05 2008-01-10 Atmel Germany Gmbh Skalierbares Verfahren zur Zugriffssteuerung
EP2487794A3 (en) 2006-08-22 2013-02-13 Mosaid Technologies Incorporated Modular command structure for memory and memory system
DE102006054835A1 (de) * 2006-11-21 2008-05-29 Giesecke & Devrient Gmbh Tragbarer Datenträger
US7529149B2 (en) * 2006-12-12 2009-05-05 Mosaid Technologies Incorporated Memory system and method with serial and parallel modes
US8098160B2 (en) * 2007-01-22 2012-01-17 Cisco Technology, Inc. Method and system for remotely provisioning and/or configuring a device
US8006114B2 (en) * 2007-03-09 2011-08-23 Analog Devices, Inc. Software programmable timing architecture
EP2031598A1 (en) * 2007-08-31 2009-03-04 Axalto SA System and method of writing data in a flash memory on the basis of additional removable contact pads
FR2924262B1 (fr) * 2007-11-26 2009-12-11 Sagem Securite Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant
US8825939B2 (en) 2007-12-12 2014-09-02 Conversant Intellectual Property Management Inc. Semiconductor memory device suitable for interconnection in a ring topology
JP2008226442A (ja) * 2008-04-17 2008-09-25 Spansion Llc 半導体記憶装置
US8134852B2 (en) 2008-10-14 2012-03-13 Mosaid Technologies Incorporated Bridge device architecture for connecting discrete memory devices to a system
US7957173B2 (en) 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
US8549209B2 (en) 2008-11-04 2013-10-01 Mosaid Technologies Incorporated Bridging device having a configurable virtual page size
US8582382B2 (en) 2010-03-23 2013-11-12 Mosaid Technologies Incorporated Memory system having a plurality of serially connected devices
US8621337B1 (en) * 2010-09-30 2013-12-31 Juniper Networks, Inc. Detecting memory corruption
GB2561499A (en) * 2011-12-01 2018-10-17 Qualcomm Technologies Int Ltd A near field communication equipped device
US8769354B2 (en) * 2012-06-28 2014-07-01 Ememory Technology Inc. Memory architecture and associated serial direct access circuit
KR20140122567A (ko) * 2013-04-10 2014-10-20 에스케이하이닉스 주식회사 파워 온 리셋 회로를 포함하는 반도체 장치
CN108109644B (zh) * 2013-08-12 2020-07-17 林希忠 一种热交换电路及其应用方法
EP2902947A1 (en) * 2014-01-31 2015-08-05 Nxp B.V. RF communication device with access control for host interface
EP2930663B1 (en) * 2014-04-11 2020-07-01 Nxp B.V. Electronic circuit chip for an RFID tag with a read-only-once functionality
CN108733305B (zh) * 2017-04-13 2021-09-03 旺宏电子股份有限公司 存储器装置、系统及其操作方法
US11210238B2 (en) * 2018-10-30 2021-12-28 Cypress Semiconductor Corporation Securing data logs in memory devices
TWI738359B (zh) * 2020-05-26 2021-09-01 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
US11925489B1 (en) 2020-11-20 2024-03-12 Stryker Corporation Manifold for filtering medical waste being drawn under vacuum into a medical waste collection system and related methods
US11786647B1 (en) 2022-01-31 2023-10-17 Stryker Corporation Medical waste collection systems, manifolds, and related methods

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498151A (en) * 1980-04-17 1985-02-05 Texas Instruments Incorporated On board non-volatile memory programming
JPS6151695A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体集積回路装置
US4796235A (en) * 1987-07-22 1989-01-03 Motorola, Inc. Write protect mechanism for non-volatile memory
US5210854A (en) * 1989-06-14 1993-05-11 Digital Equipment Corporation System for updating program stored in eeprom by storing new version into new location and updating second transfer vector to contain starting address of new version
US5047982A (en) * 1990-04-12 1991-09-10 Caterpillar, Inc. Write protection method and apparatus for an EEPROM
JPH04137081A (ja) * 1990-09-28 1992-05-12 Fuji Photo Film Co Ltd Ｅｅｐｒｏｍを有するｉｃメモリカード
JP2724046B2 (ja) * 1991-02-07 1998-03-09 富士写真フイルム株式会社 Ｉｃメモリカードシステム
US5430447A (en) * 1993-08-23 1995-07-04 Texas Instruments Deutschland Gmbh Protection against manipulation of batteryless read/write transponders
US5491827A (en) * 1994-01-14 1996-02-13 Bull Hn Information Systems Inc. Secure application card for sharing application data and procedures among a plurality of microprocessors
WO1996021229A1 (en) * 1995-01-05 1996-07-11 Macronix International Co., Ltd. Non-volatile memory device for fault tolerant data
FR2756410B1 (fr) * 1996-11-28 1999-01-15 Sgs Thomson Microelectronics Dispositif de protection apres une ecriture de page d'une memoire electriquement programmable

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140062842A (ko) * 2012-11-15 2014-05-26 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR102139327B1 (ko) * 2012-11-15 2020-07-29 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법

Also Published As

Publication number Publication date
NO20002265L (no) 2000-05-15
EP1029326B1 (en) 2003-05-02
NO20002265D0 (no) 2000-04-28
US5974500A (en) 1999-10-26
KR20010031936A (ko) 2001-04-16
CN1129916C (zh) 2003-12-03
JP2003532962A (ja) 2003-11-05
CA2310080A1 (en) 1999-05-27
DE69814138T2 (de) 2004-04-08
MY114492A (en) 2002-10-31
TW417060B (en) 2001-01-01
DE69814138D1 (de) 2003-06-05
CN1279808A (zh) 2001-01-10
HK1031456A1 (en) 2001-06-15
EP1029326A1 (en) 2000-08-23
WO1999026253A1 (en) 1999-05-27
EP1029326A4 (en) 2002-06-05

Similar Documents

Publication Publication Date Title
KR100489757B1 (ko) 프로그램 가능한 액세스 보호 기능을 갖는 메모리 장치 및 그 메모리 장치의 동작 방법
JP3884839B2 (ja) 半導体記憶装置
US5826007A (en) Memory data protection circuit
US6229731B1 (en) Nonvolatile semiconductor memory device with security function and protect function
US7155589B2 (en) Permanent memory block protection in a flash memory device
US7145799B2 (en) Chip protection register unlocking
US7210012B2 (en) Write-protection blocks for non-volatile semiconductor memory device
US6209069B1 (en) Method and apparatus using volatile lock architecture for individual block locking on flash memory
US5890191A (en) Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory
US20060036804A1 (en) Nonvolatile memory system
KR960701415A (ko) 프로그램으로 제어되는 시큐리티 액세스 콘트롤을 가진 보안성 메모리 카드
US8417902B2 (en) One-time-programmable memory emulation
US8607061B2 (en) Flash device security method utilizing a check register
US7249231B2 (en) Semiconductor memory with access protection scheme
KR20020025793A (ko) 메모리 장치 및 메모리 액세스 제한 방법
JP3197865B2 (ja) マイクロコンピュータ
JP2002007372A (ja) 半導体装置
KR20010071231A (ko) 쓰기 인에이블 비트를 갖는 마이크로 컨트롤러
JPS63225999A (ja) 不揮発性記憶装置
US7194570B2 (en) Method and device for selecting the operating mode of an integrated circuit
JPS63266562A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090430

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee