DE69814138T2 - Programmierbarer zugriffsschutz in einer flashspeicheranordnung - Google Patents

Programmierbarer zugriffsschutz in einer flashspeicheranordnung Download PDF

Info

Publication number
DE69814138T2
DE69814138T2 DE69814138T DE69814138T DE69814138T2 DE 69814138 T2 DE69814138 T2 DE 69814138T2 DE 69814138 T DE69814138 T DE 69814138T DE 69814138 T DE69814138 T DE 69814138T DE 69814138 T2 DE69814138 T2 DE 69814138T2
Authority
DE
Germany
Prior art keywords
memory
access
bit
write
logic state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69814138T
Other languages
English (en)
Other versions
DE69814138D1 (de
Inventor
D. Kerry MALETSKY
P. James WARD
J. Michael STEINMETZ
C. Daryl CROMER
Gregory Pruett
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of DE69814138D1 publication Critical patent/DE69814138D1/de
Application granted granted Critical
Publication of DE69814138T2 publication Critical patent/DE69814138T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft im Allgemeinen Speicherbauelemente und insbesondere die Bereitstellung eines Zugriffsschutzes in solchen Speicherbauelementen.
  • STAND DER TECHNIK
  • Elektrisch löschbare und programmierbare Nur-Lese-Speicher (EEPROM) werden verwendet, sobald ein umprogrammierbarer, nicht-flüchtiger Speicher erforderlich ist. Typischerweise erfordert das Schreiben in solche Bauelemente das Aktivieren eines Schreibfreigabesignals für den Chip zur gleichen Zeit wie die Schreiboperation stattfindet. Dies verhindert ein versehentliches Schreiben des Speichers.
  • In einem EEPROM enthaltene Daten sind jedoch für verschiedene Verstümmelungsquellen anfällig. Überspannungen aufgrund von Einschalten und Abschalten eines EEPROM stellen beispielsweise eine Gelegenheit für eine Datenverstümmelung dar. EEPROMs finden typischerweise in rauen industriellen Umgebungen Anwendung, wobei die Bauelemente somit Rauschspitzen auf den Steuerleitungen ausgesetzt werden. Es ist daher erwünscht, zusätzlich zur derzeit verwendeten einfachen Schreibfreigabe-Signalübertragung einen verbesserten Schutz gegen versehentliche Schreibvorgänge vorzusehen.
  • EEPROMs finden auch in Situationen Verwendung, in denen ein gesteuerter Lesezugriff erwünscht ist. Chipkarten beinhalten beispielsweise einen Speicher vom EEPROM-Typ, der eine gewisse Form von Schutz gegen einen unberechtigten Zugriff erfordert. Solche Karten werden in persönlichen Bankanwendungen, Gesundheitsfürsorgediensten und so weiter, bei denen die Geheimhaltung der in der Karte enthaltenen Information grundlegend ist, verwendet.
  • EEPROMs sind in Radiofrequenz-Identifikationsvorrichtungen (RFIDs) zu finden, in denen das Speicherbauelement zum Speichern einer Information, die das Objekt, an das ein RFID-Kennzeichen angehängt ist, identifiziert, verwendet wird. RFID-Kennzeichen können typischerweise geschrieben werden, um zusätzlich zu einem Identifikator eine Information zu speichern. RFID-Kennzeichen weisen gewöhnlich eine gewisse Art Schreibschutzfähigkeit und Lesezugriffssteuerung auf. Eine solche Lesezugriffssteuerung wird derzeit durch Bereitstellung von Passwortmechanismen implementiert, die den Zugriff auf den Speicher, der im Kennzeichen integriert ist, torsteuern, was zu einem voluminösen Bauelement führt.
  • Was erforderlich ist, ist eine Strategie, die das Lesen von einiger oder der gesamten Information, die in einem Speicherbauelement enthalten ist, sowie einen Schreibzugriff auf den Speicher verhindert. Es ist erwünscht, es zu vermeiden, eine zusätzliche Schaltungsanordnung zu haben, um eine solche Fähigkeit zu implementieren, wobei somit kleinere und kompaktere Anwendungen ermöglicht werden, die einen Lesezugriffsschutz erfordern.
  • WO 96/21229 und WO 95/19608 offenbaren eine blockweise Zugriffssteuerung auf nicht-flüchtige Speicher. EP 0845787 ist unter Art. 54(3) EPÜ relevant.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung, die durch die Ansprüche definiert ist, umfasst ein Speicherbauelement eine Speichermatrix und eine Zugriffslogik, um den Zugriff auf die Speichermatrix zu steuern.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt die Speicherarchitektur der vorliegenden Erfindung.
  • 2A und 2B stellen die in 1 gezeigte Zugriffssteuerlogik dar.
  • 3 stellt die Zugriffslogik für den Speicherblock 0 dar.
  • 4 zeigt ein Speicherabbild der Zugriffsschutzseite.
  • 5 zeigt die vorliegende Erfindung in einer RFID-Anwendung.
  • BESTE ART ZUR AUSFÜHRUNG DER ERFINDUNG
  • Mit Bezug auf 1 umfasst ein bevorzugtes Ausführungsbeispiel des Speicherbauelements 100 gemäß der vorliegenden Erfindung einen elektrisch löschbaren, programmierbaren Nur-Lese-Speicher (EEPROM) 102. Eine serielle Schnittstelle ist vorgesehen, um auf den EEPROM zuzugreifen, mit einem seriellen Eingabe/Ausgabe-Datenanschlussstift SDA zum Empfangen von Operationscodes, um das Speicherbauelement zu betreiben, und zum Empfangen von im Speicherbauelement zu speichernden Daten. Der serielle Datenanschlussstift führt in die Bauelementsteuerlogik 106, die Steuersignale erzeugt, um das Speicherbauelement gemäß den empfangenen Operationscodes zu betreiben. Der serielle Datenanschlussstift SDA führt auch in einen Datenspeicher 108, der zum Halten von in den EEPROM 102 zu schreibenden Daten und zum Halten von Adressen zum Zugreifen auf den EEPROM dient. Speicheradressen werden vom X-Decodierer und vom Y-Decodierer decodiert, wobei der letztere als Selektoreingang in einen Ausgangs-MUX des EEPROM 102 dient. Der serielle Datenanschlussstift dient auch als Ausgangsstift. Ein Ausgangspuffer 110 treibt Daten auf den seriellen Datenanschlussstift SDA über ein Übertragungsgatter 122 und einen Ausgangstransistor 116. Das Übertragungsgatter 122 wird unter der Steuerung der Zugriffssteuerlogik 120 betrieben.
  • Die serielle Schnittstelle des Speicherbauelements umfasst ferner zwei Schreibschutz-Anschlussstifte WP1, WP2, die in die Bauelementsteuerlogik 106 und einen Satz von Haftbits 104 führen. Der Schreibschutz-Anschlussstift WP1 ist ein herkömmlicher Schreibschutzmechanismus, der das Schreiben in den Speicher verhindert, sobald der Anschlussstift aktiviert wird. Die Steuerlogik 106 deaktiviert die Pumpe für hohe Spannung des EEPROM 102, so dass die Programmierung des EEPROM verhindert wird, wenn WP1 aktiviert wird. Ebenso werden Schreibvorgänge in die Haftbits 104 gesperrt, wenn WP1 aktiviert wird.
  • Die Haftbits werden auf logisch "1" gesetzt, wenn WP2 auf LO gesteuert wird. Die Haftbits werden auch beim Einschalten, wenn das Einschaltrücksetz-Signal auf LO schaltet, wenn das Speicherbauelement vollständig gespeist wird, auf logisch "1" gesetzt. Gemäß den Prinzipien der Funktionsweise der Erfindung kann eine logische "0" nur in die Haftbits geschrieben werden. Sobald eine logische "0" von einem Benutzer in ein Haftbit geschrieben wird, kann dieses Haftbit folglich anschließend nicht auf logisch "1" zurückgesetzt werden, außer durch zyklisches Durchlaufen der Leistung oder durch Steuern von WP2 auf LO. Wie nachstehend erläutert wird, führen die Haftbits in die Zugriffssteuerlogik des EEPROM 102, um einen gesteuerten Zugriff auf den Speicher vorzusehen.
  • Man wende sich nun 2A für eine Erörterung der in 1 gezeigten Zugriffssteuerlogik 120 zu. Wie in der schematischen Darstellung von 2A zu sehen ist, ist ein EEPROM 102 in acht Speicherblöcke BLK0–BLK7 unterteilt. Der EEPROM 102 umfasst auch eine Menge an Speicher, die als Zugriffsschutzseite APP bekannt ist. Der Schutzbitspeicher 202 (PB0–PB7) enthält eine Zugriffssteuerinformation für einen Lese- und Schreibzugriff auf jeden Block im EEPROM 102. Der Schutzbitspeicher 204 (PB/AP) enthält eine Zugriffssteuerinformation für den APP-Teil des EEPROM. Im bevorzugten Ausführungsbeispiel befinden sich die Schutzbits 202, 204 in der Zugriffsschutzseite APP.
  • Funktionell umfasst die Zugriffssteuerlogik 120 UND-Gatter 201a–201h, durch die die Bits im Schutzbitspeicher 202 zugeführt werden, so dass eine Feststellung hinsichtlich dessen durchgeführt werden kann, ob ein Schreibzugriff auf die Speicherblöcke BLK0–BLK7 über den seriellen Anschlussstift SDA zugelassen wird. Somit steuern die Schutzbits PB0 den Schreibzugriff auf den Block BLK0 des EEPROM 102, die Schutzbits PB1 steuern den Schreibzugriff auf den Block BLK1 und so weiter. Ebenso steuert das Schutzbit PB/AP den Schreibzugriff auf die Zugriffsschutzseite APP über das UND-Gatter 203.
  • Die Zugriffssteuerlogik 120 umfasst ferner UND-Gatter 205a –205h und 207. Wie in 2A zu sehen ist, sehen die Haftbits 104 eine Schreibzugriffssteuerung über die Schutzbitspeicher 203, 204 durch Koppeln des seriellen Datenanschlussstifts SDA mit den Schutzbits über die UND-Gatter 205a–205h und 207 vor. Insbesondere kann ein Schutzbit nur geschrieben werden, wenn sein entsprechendes Haftbit auf logisch "1" gesetzt ist. In dieser Weise steuert beispielsweise das Haftbit SB0, ob das Schutzbit PB0 geschrieben werden kann.
  • Wie vorstehend angemerkt, besteht ein Aspekt der Erfindung darin, dass die Haftbits nur über den seriellen Datenanschlussstift SDA geschrieben werden können, um logische "0" zu speichern. Sobald sie auf logisch "0" geschrieben sind, können die Haftbits nur durch Aktivieren eines LO am Schreibschutzstift WP2 oder, wenn die POR-Leitung auf LO schaltet, wenn das Bauelement eingeschaltet wird, auf logisch "1" zurückgesetzt werden. Somit signalisiert das ODER-Gatter 114 über seine invertierten Eingänge dem Haftbitspeicher 104, auf logisch "1" zurückzusetzen, wenn eine dieser zwei Bedingungen auftritt.
  • Wie auch vorstehend mit Bezug auf 1 angemerkt, verhindert der Schreibschutzstift WP1 das Schreiben in den EEPROM 102 durch Deaktivieren der Pumpe für hohe Spannung, die erforderlich ist, um die Speicherzellen des EEPROM zu programmieren. Gemäß der vorliegenden Erfindung verhindert das Aktivieren des Schreibschutzstifts WP1 auch das Schreiben des Haftbitspeichers 104, wie in 2A angegeben, wo WP1 über die UND-Gatter 209a–209h und 211 in den Haftbitspeicher führt.
  • 2B stellt dar, dass die Schutzbits PB0–PB7 eine Steuerung über den Lesezugriff der Speicherblöcke BLK0– BLK7 zusätzlich zum Vorsehen einer Schreibsteuerung über die Speicherblöcke bereitstellen. Somit umfasst die Zugriffssteuerlogik 120 (1) eine zusätzliche Logik, z. B. UND-Gatter 213a–213h, in die die Schutzbits und das Ausgangssignal der Speicherblöcke laufen.
  • Wenn man sich nun 3 zuwendet, ist eine zusätzliche Ebene eines Schreibzugriffsschutzes dargestellt, der für den Speicherblock BLK0 vorgesehen ist. Der Speicherblock BLK0 ist in acht Seiten PG0–PG7 weiter unterteilt, die einzeln gegen eine Schreiboperation geschützt werden können. Ein Satz von Schreibschutzbits 302 ist mit dem Schutzbit PB0 für den Speicherblock über eine zusätzliche Logik, wie z. B. UND-Gatter 301a–301h, die in der Zugriffssteuerlogik 120 enthalten ist, kombiniert. Somit erfordert eine Seite im Speicherblock BLK0 zuerst, dass die Schutzbits PB0 gesetzt werden, um das Schreiben in den Speicherblock zu gestatten, und zweitens, dass das entsprechende Schreibschutzbit gesetzt wird, um das Schreiben in die Seite zu gestatten.
  • Das in 4 gezeigte Speicherabbild stellt die Adressenabbildung der Zugriffsschutzseite APP dar. Der Speicher umfasst sechzehn adressierbare Bytes, die von Byte0–Byte15 adressiert sind. Die ersten acht Bytes enthalten die Schutzbits PB0–PB7 und die Haftbits SB0– SB7. Die Schutzbits für einen gegebenen Speicherblock sind in der folgenden Weise organisiert. Sie umfassen zwei Bits: ein höchstwertiges Bit (MSB) und ein niedrigstwertiges Bit (LSB), die vier mögliche Kombinationen ergeben.
  • Wenn die Schutzbits auf (0,0) oder (0,1) gesetzt sind, dann kann der entsprechende Speicherblock weder gelesen noch geschrieben werden; d. h. kein Zugriff auf den Speicherblock wird gestattet. Wenn die Schutzbits auf (1,0) gesetzt sind, dann wird ein Nur-Lese-Zugriff gestattet. Wenn die Schutzbits auf (1,1) gesetzt sind, dann wird ein voller Zugriff (Lesen und Schreiben) am Speicherblock gestattet. Somit belegen die Schutzbits jeweils zwei Bits von jedem der Bytes 0–7 in der Zugriffsschutzseite APP.
  • Im bevorzugten Ausführungsbeispiel werden alle Bits, die die APP umfassen, abgesehen von den Haftbits, im EEPROM 102 gespeichert. Wenn die Leistung für das Bauelement zyklisch durchlaufen wird, bleibt die in diesem Teil der APP enthaltene Information folglich intakt und unbeeinflusst. Obwohl die Haftbits denselben Adressenraum wie die APP gemeinsam nutzen, werden sie in einem vom EEPROM 102 separaten Speicher gespeichert. Im bevorzugten Ausführungsbeispiel werden die Haftbits in Registern gespeichert, wie z. B. jenen, die aus D-Flip-Flops bestehen. Dadurch kann der Inhalt der Haftbits so initialisiert werden, dass sie beim Einschalten des Speicherbauelements eine logische "1" enthalten. Außerdem sind die Register mit dem WP2-Anschlussstift gekoppelt, so dass das Aktivieren des Anschlussstifts zum Rücksetzen der Register, so dass sie eine logische "1" enthalten, führt.
  • Die vorangehende Erörterung basierte auf einem Speicherbauelement mit einer seriellen Schnittstelle. Es wird angemerkt, dass die Zugriffsschutzaspekte des Speicherbauelements in parallelen Speichern verwendet werden können, ohne vom Schutzbereich der Erfindung, der durch die beigefügten Ansprüche definiert ist, abzuweichen. Ebenso kann eine Radiofrequenz-Schnittstellenschaltung verwendet werden, um mit dem Speicherbauelement zu kommunizieren. Somit können RFID-Bauelemente mit minimaler Größe konstruiert werden und dennoch die Vorteile eines sicheren Speichers aufweisen, welche die vorliegende Erfindung bereitstellt.
  • Mit Bezug auf 5 umfasst eine typische RFID 500 ein Abfragegerät 502 und ein Kennzeichen 504. Das Kennzeichen umfasst eine Aufnahmespule Lt, die zusammen mit dem Kondensator Ct einen offenen Schwingkreis 520 bildet. Über den Schwingkreis sind ein Spannungsbegrenzer 522, eine Lastmodulationsschaltung 524 und ein Vollweg-Brückengleichrichter 526 gekoppelt.
  • Der Brückengleichrichter 526 lädt einen kleinen Versorgungskondensator Cf auf, um die Versorgungsspannung Vdd vorzusehen. Die Versorgungsspannung liefert Leistung zum Speicherbauelement 100 der vorliegenden Erfindung. Zusätzlich zum Liefern von interner Leistung zum Kennzeichen 504 liefert die Brückenschaltung 526 auch ein Taktsignal auf der Basis des eingehenden Signals vom Abfragegerät 502 zu einem Taktgenerator 536.
  • Die Modulationsschaltung 524 verändert eine über den offenen Schwingkreis angelegte Last, was den Q-Faktor des offenen Schwingkreises 520 verändert. Die Modulationsschaltung arbeitet unter der Steuerung einer Steuereinheit 534, um das Q des offenen Schwingkreises gemäß den zum Abfragegerät 502 zu übertragenden Daten zu verändern. Die Daten werden "übertragen", wenn das Abfragegerät 502 entsprechende Änderungen im reflektierten Signal feststellt. Im Gegensatz dazu demoduliert eine Demodulationsschaltung 538 ein eingehendes Datensignal und speist es in die Steuereinheit 534 ein. Typischerweise umfasst das Datensignal Befehlsbits und/oder Datenbits, die in das Speicherbauelement 100 geschrieben werden sollen.

Claims (11)

  1. Speicherbauelement mit: einer Speichermatrix (102); einem mit der Speichermatrix gekoppelten ersten Steuermittel (120) zum Steuern des Zugriffs auf die Speichermatrix; einem ersten Speichermittel (202, 204) zum Empfangen und Speichern einer Speicherzugriffs-Steuerinformation, wobei das erste Steuermittel (120) dazu ausgelegt ist, einen Zugriff auf die Speichermatrix auf der Basis des Inhalts des ersten Speichermittels vorzusehen; einem mit dem ersten Speichermittel gekoppelten zweiten Steuermittel (205a, 205h, 207) zum Steuern des Schreibzugriffs auf das erste Speichermittel (202, 204); einem zweiten Speichermittel (104) zum Empfangen und Speichern einer Modifikationssteuerinformation, wobei das zweite Steuermittel (205a, 205h, 207) dazu ausgelegt ist, einen Schreibzugriff auf das erste Speichermittel (202, 204) auf der Basis des Logikzustands des zweiten Speichermittels vorzusehen; einem ersten Anschlussstiftmittel (WP2) zum Empfangen eines externen Signals, welches zum Setzen des zweiten Speichermittels (104) in einen ersten Logikzustand als Reaktion auf den Empfang eines externen Signals gekoppelt ist; und einem zweiten Anschlussstiftmittel (WP1) zum Empfangen eines externen Signals, welches zum Sperren jeglichen Schreibzugriffs auf die Speichermatrix (102) als Reaktion auf den Empfang eines externen Signals gekoppelt ist; und dadurch gekennzeichnet, dass das erste Speichermittel (202, 204) ein Bitspeicher ist und das zweite Speichermittel ein Bitspeicher mit einem Bit entsprechend jedem Bit im ersten Speichermittel (202, 204) ist und das zweite Steuermittel dazu ausgelegt ist, den Schreibzugriff auf ein Bit im ersten Speichermittel nur zuzulassen, wenn sich das entsprechende Bit im zweiten Speichermittel (104) in einem zweiten Logikzustand befindet.
  2. Speicherbauelement nach Anspruch 1, wobei die Speichermatrix (102) eine Vielzahl von Speicherblöcken umfasst, wobei jeder Speicherblock eine entsprechende Speicherzugriffs-Steuerinformation aufweist, um den Zugriff auf diesen zu steuern.
  3. Speicherbauelement nach Anspruch 2, wobei die Speicherzugriffs-Steuerinformation eine Vielzahl von Schutzbits umfasst, wobei jedes Schutzbit einem Speicherblock zugeordnet ist.
  4. Speicherbauelement nach Anspruch 3, wobei das zweite Speichermittel (104) eine Vielzahl von Haftbits umfasst, wobei jedes Haftbit einem Schutzbit entspricht.
  5. Speicherbauelement nach Anspruch 1, welches ferner ein Mittel zum Erzeugen eines Einschaltrücksetz-Signals (118) umfasst, das zum Setzen des zweiten Speichermittels in den ersten Logikzustand nach dem Einschalten des Speicherbauelements gekoppelt ist.
  6. Speicherbauelement nach Anspruch 1, welches ferner ein Pumpmittel für eine hohe Spannung zum Vorsehen einer Spannung, um die Speichermatrix zu programmieren, umfasst, wobei das zweite Anschlussstiftmittel (WP1) zum Aktivieren und Deaktivieren (106) der Pumpe für eine hohe Spannung als Reaktion auf ein empfangenes externes Signal gekoppelt ist.
  7. Speicherbauelement nach Anspruch 1, welches ferner entweder eine serielle Schnittstelle oder eine parallele Schnittstelle aufweist.
  8. Speicherbauelement nach Anspruch 7, welches ferner eine Radiofrequenzschnittstelle umfasst, um mit dem Speicherbauelement über Radiofrequenz-Signalübertragung zu kommunizieren.
  9. Verfahren zum Betreiben eines Speicherbauelements, wobei das Verfahren umfasst: als Reaktion auf eine Leseanforderung, Erfassen des Logikzustands von Erlaubnisbits, die der Speicherstelle zugeordnet sind, die in der Leseanforderung angegeben ist, und Ausführen der Leseanforderung, wenn das Ergebnis des Erfassungsschritts angibt, dass die Leseanforderung zugelassen wird; als Reaktion auf eine Schreibanforderung, Erfassen des Logikzustands von Erlaubnisbits, die der Speicherstelle zugeordnet sind, die in der Schreibanforderung angegeben ist, und Ausführen der Schreibanforderung, wenn das Ergebnis des Erfassungsschritts angibt, dass die Schreibanforderung zugelassen wird; Unterteilen der Speichermatrix in eine Vielzahl von Speicherblöcken, Zuordnen von nicht-flüchtigen Erlaubnisbits zu jedem der Speicherblöcke und Ausführen von Lese- und Schreibanforderungen auf einer Basis pro Speicherblock; gekennzeichnet durch Aktualisieren der Erlaubnisbits, einschließlich Erfassen der Logikzustände von Zugriffsinformationsbits, die jeweiligen Erlaubnisbits zugeordnet sind, und Ausführen des Schritts des Aktualisierens nur, wenn sich das jeweilige Zugriffsinformationsbit in einem ersten Logikzustand befindet; Aktualisieren der Zugriffsinformation, einschließlich Zulassen nur von Aktualisierungen, bei denen die Zugriffsinformation vom ersten Logikzustand in einen zweiten Logikzustand geändert wird; Setzen des Logikzustands der Zugriffsinformation auf den ersten Logikzustand nach dem Empfang eines Einschaltrücksetz-Signals oder nach Aktivieren eines Zugriffsschutz-Anschlussstifts; Unterteilen von einem der Speicherblöcke in eine Vielzahl von Seiten, und als Reaktion auf entweder eine Lese- oder eine Schreibanforderung an eine Seite, Erfassen des Logikzustands von nicht-flüchtigen Seitenerlaubnisbits, die der Seite zugeordnet sind, die in der Anforderung angegeben ist, und Ausführen der Operation, wenn das Ergebnis des Erfassungsschritts angibt, dass die Anforderung zugelassen wird.
  10. Verfahren nach Anspruch 9, welches ferner das Zuweisen eines Teils der Speichermatrix zum Speichern der Zugriffsinformation umfasst.
  11. Verfahren nach Anspruch 9, welches ferner das Übertragen von Lese- und Schreibanforderungen über Radiofrequenz-Signalübertragung umfasst.
DE69814138T 1997-11-14 1998-11-04 Programmierbarer zugriffsschutz in einer flashspeicheranordnung Expired - Fee Related DE69814138T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/971,117 US5974500A (en) 1997-11-14 1997-11-14 Memory device having programmable access protection and method of operating the same
US971117 1997-11-14
PCT/US1998/023525 WO1999026253A1 (en) 1997-11-14 1998-11-04 Programmable access protection in a flash memory device

Publications (2)

Publication Number Publication Date
DE69814138D1 DE69814138D1 (de) 2003-06-05
DE69814138T2 true DE69814138T2 (de) 2004-04-08

Family

ID=25517951

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69814138T Expired - Fee Related DE69814138T2 (de) 1997-11-14 1998-11-04 Programmierbarer zugriffsschutz in einer flashspeicheranordnung

Country Status (12)

Country Link
US (1) US5974500A (de)
EP (1) EP1029326B1 (de)
JP (1) JP2003532962A (de)
KR (1) KR100489757B1 (de)
CN (1) CN1129916C (de)
CA (1) CA2310080A1 (de)
DE (1) DE69814138T2 (de)
HK (1) HK1031456A1 (de)
MY (1) MY114492A (de)
NO (1) NO20002265L (de)
TW (1) TW417060B (de)
WO (1) WO1999026253A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006054835A1 (de) * 2006-11-21 2008-05-29 Giesecke & Devrient Gmbh Tragbarer Datenträger

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661677A (en) 1996-05-15 1997-08-26 Micron Electronics, Inc. Circuit and method for on-board programming of PRD Serial EEPROMS
US6154819A (en) * 1998-05-11 2000-11-28 Intel Corporation Apparatus and method using volatile lock and lock-down registers and for protecting memory blocks
US6209069B1 (en) 1998-05-11 2001-03-27 Intel Corporation Method and apparatus using volatile lock architecture for individual block locking on flash memory
JP2002526796A (ja) 1998-09-28 2002-08-20 オーセ プリンティング システムズ ゲゼルシャフト ミットベシュレンクテル ハフツング 消費材料のために再使用可能な容器を有する印刷又はコピーシステム及び前記容器を使用する方法
US6370650B1 (en) * 1998-10-08 2002-04-09 International Business Machines Corporation Method and system in a data processing system for deactivating a password requirement utilizing a wireless signal
US6658570B1 (en) 1998-10-08 2003-12-02 International Business Machines Corporation Method and system in a data processing system for activating a password requirement utilizing a wireless signal
US6279114B1 (en) 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
KR100333666B1 (ko) 1999-06-30 2002-04-24 박종섭 다양한 파워-온 신호에 대하여 리셋신호를 생성하는 파워-온리셋회로
US7248145B2 (en) * 2000-02-28 2007-07-24 Magellan Technology Oty Limited Radio frequency identification transponder
US7259654B2 (en) * 2000-02-28 2007-08-21 Magellan Technology Pty Limited Radio frequency identification transponder
JP4463378B2 (ja) 2000-05-02 2010-05-19 富士通マイクロエレクトロニクス株式会社 不揮発性半導体記憶装置
US7200761B1 (en) 2000-11-09 2007-04-03 International Business Machines Corporation Method to use secure passwords in an unsecure program environment
EP1248200A1 (de) * 2001-04-06 2002-10-09 Micronas GmbH Verriegelungsschaltung zur Verhinderung eines unzulässigen Zugriffs auf die Speichereinrichtung eines Prozessors
US6781445B2 (en) * 2001-04-13 2004-08-24 Zeevo, Inc. Low power large signal RF tuned buffer amplifier
US6772307B1 (en) 2001-06-11 2004-08-03 Intel Corporation Firmware memory having multiple protected blocks
GB2378005A (en) * 2001-07-27 2003-01-29 Chien-Tzu Hou Method for Controlling Paged Memory Access Attributes
TW518503B (en) * 2001-08-21 2003-01-21 Via Tech Inc Chip set to support plural types of CPUs and the wiring method thereof
KR20030062070A (ko) * 2002-01-16 2003-07-23 한국전자통신연구원 플래시 메모리 액세스 제어 장치 및 방법
US7162644B1 (en) 2002-03-29 2007-01-09 Xilinx, Inc. Methods and circuits for protecting proprietary configuration data for programmable logic devices
KR20030080625A (ko) * 2002-04-10 2003-10-17 휴쳐인터넷주식회사 표준 인터페이스방식 원격접속용 무선메모리장치
JP2005532625A (ja) 2002-07-09 2005-10-27 ビーエヌシー・アイピー・スウィッツァランド・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 安全な照合解決法を提供するためのシステムと方法
US6874069B2 (en) * 2002-07-26 2005-03-29 Silicon Storage Technology, Inc. Microcontroller having an embedded non-volatile memory array with read protection for the array or portions thereof
ATE531047T1 (de) * 2003-03-19 2011-11-15 Nxp Bv Universeller speicher mit einheit zur ablage eines benutzer-/anwendungsprofils
DE10315637A1 (de) * 2003-04-04 2004-10-28 Infineon Technologies Ag Programmgesteuerte Einheit
DE10315638A1 (de) * 2003-04-04 2004-10-28 Infineon Technologies Ag Programmgesteuerte Einheit
DE10315727A1 (de) * 2003-04-04 2004-10-28 Infineon Technologies Ag Programmgesteuerte Einheit
DE10315726A1 (de) * 2003-04-04 2004-11-04 Infineon Technologies Ag Programmgesteuerte Einheit
US6980087B2 (en) * 2003-06-04 2005-12-27 Pitney Bowes Inc. Reusable electronic tag for secure data accumulation
FR2859292A1 (fr) * 2003-08-27 2005-03-04 St Microelectronics Sa Dispositif de controle de l'acces a une memoire securisee, comprenant un circuit synchrome de recherche d'attributs
FR2859307A1 (fr) * 2003-08-27 2005-03-04 St Microelectronics Sa Memoire cache a lecture asynchrone et dispositif de controle de l'acces a une memoire de donnees comprenant une telle memoire cache
WO2005022366A1 (en) * 2003-09-02 2005-03-10 Sony Ercisson Mobile Communications Ab Transfer of security data between two memories
US7093091B2 (en) * 2003-09-26 2006-08-15 Atmel Corporation Selectable block protection for non-volatile memory
EP1538507A1 (de) * 2003-12-02 2005-06-08 Axalto S.A. Flash-Speicher Zugriffsverfahren und -system
EP1538556A1 (de) * 2003-12-02 2005-06-08 Shalom Wertsberger RFID-Etikett
GB2413195A (en) * 2004-04-17 2005-10-19 Hewlett Packard Development Co A memory tag and reader with password protection of tag memory
JP4713878B2 (ja) * 2004-12-14 2011-06-29 株式会社東芝 携帯可能電子装置
US20080189557A1 (en) * 2005-01-19 2008-08-07 Stmicroelectronics S.R.I. Method and architecture for restricting access to a memory device
EP1684152A1 (de) * 2005-01-19 2006-07-26 STMicroelectronics S.r.l. Verfahren und Architektur zur Beschränkung des Zugriffs auf ein Speichergerät
EP1684182B1 (de) * 2005-01-19 2009-03-18 STMicroelectronics S.r.l. Erweiterte sichere Speicherzugriffsmethode und Archtitektur
FR2891653A1 (fr) * 2005-10-05 2007-04-06 St Microelectronics Sa Procede d'ecriture par bloc dans une memoire
DE602005018067D1 (de) * 2005-10-13 2010-01-14 St Microelectronics Srl Nichtflüchtige Speicheranordnung
DE102006032129A1 (de) * 2006-07-05 2008-01-10 Atmel Germany Gmbh Skalierbares Verfahren zur Zugriffssteuerung
EP2487794A3 (de) 2006-08-22 2013-02-13 Mosaid Technologies Incorporated Modulare Befehlsstruktur für einen Speicher und Speichersystem
US7529149B2 (en) 2006-12-12 2009-05-05 Mosaid Technologies Incorporated Memory system and method with serial and parallel modes
US8098160B2 (en) * 2007-01-22 2012-01-17 Cisco Technology, Inc. Method and system for remotely provisioning and/or configuring a device
US8135975B2 (en) * 2007-03-09 2012-03-13 Analog Devices, Inc. Software programmable timing architecture
EP2031598A1 (de) * 2007-08-31 2009-03-04 Axalto SA System und Verfahren zum Schreiben von Daten in einen Flash-Speicher auf Basis zusätzlicher, entfernbarer Kontaktanschlüsse
FR2924262B1 (fr) * 2007-11-26 2009-12-11 Sagem Securite Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant
US8825939B2 (en) 2007-12-12 2014-09-02 Conversant Intellectual Property Management Inc. Semiconductor memory device suitable for interconnection in a ring topology
JP2008226442A (ja) * 2008-04-17 2008-09-25 Spansion Llc 半導体記憶装置
US8134852B2 (en) 2008-10-14 2012-03-13 Mosaid Technologies Incorporated Bridge device architecture for connecting discrete memory devices to a system
US7957173B2 (en) 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
US8549209B2 (en) 2008-11-04 2013-10-01 Mosaid Technologies Incorporated Bridging device having a configurable virtual page size
US8582382B2 (en) 2010-03-23 2013-11-12 Mosaid Technologies Incorporated Memory system having a plurality of serially connected devices
US8621337B1 (en) * 2010-09-30 2013-12-31 Juniper Networks, Inc. Detecting memory corruption
GB2561499A (en) * 2011-12-01 2018-10-17 Qualcomm Technologies Int Ltd A near field communication equipped device
US8769354B2 (en) * 2012-06-28 2014-07-01 Ememory Technology Inc. Memory architecture and associated serial direct access circuit
KR102139327B1 (ko) * 2012-11-15 2020-07-29 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR20140122567A (ko) * 2013-04-10 2014-10-20 에스케이하이닉스 주식회사 파워 온 리셋 회로를 포함하는 반도체 장치
CN108109644B (zh) * 2013-08-12 2020-07-17 林希忠 一种热交换电路及其应用方法
EP2902947A1 (de) * 2014-01-31 2015-08-05 Nxp B.V. HF-Kommunikationsvorrichtung mit Zugangssteuerung für Host-Schnittstelle
EP2930663B1 (de) * 2014-04-11 2020-07-01 Nxp B.V. Elektronischer Schaltungschip für ein RFID-Etikett mit Einmallesefunktion
CN108733305B (zh) * 2017-04-13 2021-09-03 旺宏电子股份有限公司 存储器装置、系统及其操作方法
US11210238B2 (en) * 2018-10-30 2021-12-28 Cypress Semiconductor Corporation Securing data logs in memory devices
US11925489B1 (en) 2020-11-20 2024-03-12 Stryker Corporation Manifold for filtering medical waste being drawn under vacuum into a medical waste collection system and related methods
US11786647B1 (en) 2022-01-31 2023-10-17 Stryker Corporation Medical waste collection systems, manifolds, and related methods

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498151A (en) * 1980-04-17 1985-02-05 Texas Instruments Incorporated On board non-volatile memory programming
JPS6151695A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体集積回路装置
US4796235A (en) * 1987-07-22 1989-01-03 Motorola, Inc. Write protect mechanism for non-volatile memory
US5210854A (en) * 1989-06-14 1993-05-11 Digital Equipment Corporation System for updating program stored in eeprom by storing new version into new location and updating second transfer vector to contain starting address of new version
US5047982A (en) * 1990-04-12 1991-09-10 Caterpillar, Inc. Write protection method and apparatus for an EEPROM
JPH04137081A (ja) * 1990-09-28 1992-05-12 Fuji Photo Film Co Ltd Ｅｅｐｒｏｍを有するｉｃメモリカード
JP2724046B2 (ja) * 1991-02-07 1998-03-09 富士写真フイルム株式会社 Ｉｃメモリカードシステム
US5430447A (en) * 1993-08-23 1995-07-04 Texas Instruments Deutschland Gmbh Protection against manipulation of batteryless read/write transponders
US5491827A (en) * 1994-01-14 1996-02-13 Bull Hn Information Systems Inc. Secure application card for sharing application data and procedures among a plurality of microprocessors
JP4148990B2 (ja) * 1995-01-05 2008-09-10 マクロニクス インターナショナル カンパニー リミテッド エラー許容データのための不揮発性メモリデバイス
FR2756410B1 (fr) * 1996-11-28 1999-01-15 Sgs Thomson Microelectronics Dispositif de protection apres une ecriture de page d'une memoire electriquement programmable

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006054835A1 (de) * 2006-11-21 2008-05-29 Giesecke & Devrient Gmbh Tragbarer Datenträger

Also Published As

Publication number Publication date
TW417060B (en) 2001-01-01
JP2003532962A (ja) 2003-11-05
US5974500A (en) 1999-10-26
CA2310080A1 (en) 1999-05-27
DE69814138D1 (de) 2003-06-05
NO20002265D0 (no) 2000-04-28
WO1999026253A1 (en) 1999-05-27
KR20010031936A (ko) 2001-04-16
EP1029326A1 (de) 2000-08-23
MY114492A (en) 2002-10-31
CN1129916C (zh) 2003-12-03
CN1279808A (zh) 2001-01-10
EP1029326A4 (de) 2002-06-05
KR100489757B1 (ko) 2005-05-16
HK1031456A1 (en) 2001-06-15
NO20002265L (no) 2000-05-15
EP1029326B1 (de) 2003-05-02

Similar Documents

Publication Publication Date Title
DE69814138T2 (de) Programmierbarer zugriffsschutz in einer flashspeicheranordnung
DE69815258T2 (de) Elektrisch programmier- und löschbarer nichtflüchtiger Speicher mit einem lese- und/oder schreibgeschützen Bereich einschliesslich zugehöriger elektronischer Schaltung
DE69726304T2 (de) Nichtflüchtiger schreibbarer speicher mit programmierungsaufhebungsbefehl
DE19681704B4 (de) Verfahren zum Ausführen eines Programms aus einem nichtflüchtigen Speicher heraus
DE69433320T2 (de) Ferngesteuerter rreprogrammierbarer programmspeicher fuer einen mikrokontroller
DE4114410C2 (de)
DE69828564T2 (de) Kombinierter nichtflüchtiger programm-/datenspeicher für gleichzeitiges lesen von programmen und schreiben von daten
DE102005035084B4 (de) Speicherbauelemente und Programmierverfahren
DE69635663T2 (de) vERFAHREN FÜR DAS EINSPEICHERN VON DATEN IN EINEM FLASH-EEPROM-HAUPTSPEICHER IN EINEM RECHNERSYSTEM
EP0766211A2 (de) Multifunktionale Chipkarte
DE2908691C2 (de)
DE3318123A1 (de) Schaltungsanordnung mit einem datenspeicher und einer ansteuereinheit zum auslesen, schreiben und loeschen des speichers
DE102005022893B3 (de) Verfahren zum Zugreifen auf Speicherbereiche einer Speicherkarte durch eine anfordernde Anwendung und Speicherkarte
EP1183690B1 (de) Speicheranordnung mit adressverwürfelung
DE19782214B4 (de) Verbesserte Schnittstelle für Flash-Eeprom-Speicher-Arrays
DE102008003938A1 (de) Verfahren zum Scramblen von Adressendaten und Speichersystem
DE102009033961A1 (de) Emulation eines einmal programmierbaren Speichers
DE69819961T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
EP1352318B1 (de) Mikroprozessorschaltung für tragbare datenträger
EP0890172B1 (de) Halbleiterspeichervorrichtung
DE60035915T2 (de) Einrichtung und Verfahren zur Prüfung eines nichtflüchtigen wiederprogrammierbaren Speichers
EP1564754B1 (de) Verfahren und Vorrichtung zur Verwaltung von Daten in einem nichtflüchtigen Datenspeicher
DE102004001285B4 (de) Umprogrammierbare nichtflüchtige Halbleiter-Speichereinrichtung
DE602004009162T2 (de) Vereinfachtes Verfahren zur Vermeidung von Kollisionen bei der Abfrage von elektronischen Identifikationsgeräten
DE3800396C2 (de) Schaltungsanordnung zur Programmierung eines wiederholt beschreibbaren Festwertspeichers

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee