JPH0520204A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0520204A JPH0520204A JP3171040A JP17104091A JPH0520204A JP H0520204 A JPH0520204 A JP H0520204A JP 3171040 A JP3171040 A JP 3171040A JP 17104091 A JP17104091 A JP 17104091A JP H0520204 A JPH0520204 A JP H0520204A
- Authority
- JP
- Japan
- Prior art keywords
- reading
- memory cell
- circuit
- volatile memory
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 書き換え可能なＲＯＭを内蔵した１チップマ
イクロコンピュータで、不揮発性メモリセル群に正しい
データが書き込まれたことを一度確認すればマイクロコ
ンピュータ外部への読み出しを禁止しデータの機密を保
護できる半導体装置を提供する。 【構成】 １ビット不揮発性メモリセル７の情報を読み
出し回路９を経て制御回路１１に接続する。また、数ビ
ットの不揮発性メモリセル群８の情報を読み出し、コー
ディング回路１０を経て制御回路１１に接続する。
イクロコンピュータで、不揮発性メモリセル群に正しい
データが書き込まれたことを一度確認すればマイクロコ
ンピュータ外部への読み出しを禁止しデータの機密を保
護できる半導体装置を提供する。 【構成】 １ビット不揮発性メモリセル７の情報を読み
出し回路９を経て制御回路１１に接続する。また、数ビ
ットの不揮発性メモリセル群８の情報を読み出し、コー
ディング回路１０を経て制御回路１１に接続する。
Description
【０００１】
【産業上の利用分野】本発明は、書き換え可能なＲＯＭ
の情報を保護する半導体装置に関するものである。
の情報を保護する半導体装置に関するものである。
【０００２】
【従来の技術】従来の書き換え可能なＲＯＭの読み出し
の概略図を図２に示す。図において１は不揮発性メモリ
セル群、２はアドレス入力線、３は不揮発性メモリセル
群の出力線、４は不揮発性メモリのデータを外部に読み
出す読み出し回路、５は読み出し回路を制御する読み出
し制御信号、６は２のアドレスと４の読み出し回路によ
って読み出されたデータの出力信号線である。
の概略図を図２に示す。図において１は不揮発性メモリ
セル群、２はアドレス入力線、３は不揮発性メモリセル
群の出力線、４は不揮発性メモリのデータを外部に読み
出す読み出し回路、５は読み出し回路を制御する読み出
し制御信号、６は２のアドレスと４の読み出し回路によ
って読み出されたデータの出力信号線である。
【０００３】上記構成において、不揮発性メモリセルに
書き込まれたデータは２のアドレス入力線よりアドレス
を設定し、５の読み出し制御信号をアクティブにすれ
ば、読み出し回路４を経て書き込まれたデータが読み出
される。
書き込まれたデータは２のアドレス入力線よりアドレス
を設定し、５の読み出し制御信号をアクティブにすれ
ば、読み出し回路４を経て書き込まれたデータが読み出
される。
【０００４】しかしながら、書き換え可能なＲＯＭを内
蔵した１チップマイクロコンピュータでは、不揮発性メ
モリセル群に正しいデータが書き込まれたことを一度確
認すればマイクロコンピュータ外部への読み出しは不必
要となる。
蔵した１チップマイクロコンピュータでは、不揮発性メ
モリセル群に正しいデータが書き込まれたことを一度確
認すればマイクロコンピュータ外部への読み出しは不必
要となる。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成の書き換え可能なＲＯＭでは、不揮発性メモリ
セル群に書き込まれたデータは、５の読み出し制御信号
をアクティブにすれば容易に読み出しが可能であり、デ
ータの機密を保護することは不可能であるという問題点
があった。本発明は、これらの問題点を解決するもので
あり、不揮発性メモリセルの情報を利用し、書き換え可
能なＲＯＭの読み出しを制御することを目的とする。
うな構成の書き換え可能なＲＯＭでは、不揮発性メモリ
セル群に書き込まれたデータは、５の読み出し制御信号
をアクティブにすれば容易に読み出しが可能であり、デ
ータの機密を保護することは不可能であるという問題点
があった。本発明は、これらの問題点を解決するもので
あり、不揮発性メモリセルの情報を利用し、書き換え可
能なＲＯＭの読み出しを制御することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、書き換え可能
なＲＯＭを内蔵した１チップマイクロコンピュ−タを具
備し、前記書き換え可能な不揮発性メモリセルの１ビッ
トを情報源として利用し、ＲＯＭの読み出しを禁止する
回路構成にした機密保護半導体装置である。また、不揮
発性メモリセルの数ビットに書き込まれた正しい情報を
利用し、ＲＯＭの読み出し禁止を解除する回路構成にし
た機密保護解除半導体装置である。
なＲＯＭを内蔵した１チップマイクロコンピュ−タを具
備し、前記書き換え可能な不揮発性メモリセルの１ビッ
トを情報源として利用し、ＲＯＭの読み出しを禁止する
回路構成にした機密保護半導体装置である。また、不揮
発性メモリセルの数ビットに書き込まれた正しい情報を
利用し、ＲＯＭの読み出し禁止を解除する回路構成にし
た機密保護解除半導体装置である。
【０００７】
【作用】本発明によると上記構成により、書き換え可能
なＲＯＭを内蔵した１チップマイクロコンピュ−タの外
部へのＲＯＭの読み出しを、不揮発性メモリセルの１ビ
ットの情報により禁止することができる。また、ＲＯＭ
の読み出し禁止を、不揮発性メモリセルの数ビットに書
き込まれた正しい情報により解除することができる。
なＲＯＭを内蔵した１チップマイクロコンピュ−タの外
部へのＲＯＭの読み出しを、不揮発性メモリセルの１ビ
ットの情報により禁止することができる。また、ＲＯＭ
の読み出し禁止を、不揮発性メモリセルの数ビットに書
き込まれた正しい情報により解除することができる。
【０００８】
【実施例】図１は、本発明の一実施例としての、書き換
え可能なＲＯＭを内蔵する１チップマイクロコンピュ−
タで、不揮発性メモリセルを情報源として利用し、書き
換え可能なＲＯＭの読み出しを制御する回路の構成を示
す図である。以下にその構成、動作を示す。
え可能なＲＯＭを内蔵する１チップマイクロコンピュ−
タで、不揮発性メモリセルを情報源として利用し、書き
換え可能なＲＯＭの読み出しを制御する回路の構成を示
す図である。以下にその構成、動作を示す。
【０００９】図において、７は１ビットの不揮発性メモ
リセルでＲＯＭの読み出しを禁止する情報源として利用
する。８は数ビットの不揮発性メモリセル群でＲＯＭの
読み出し禁止を解除する情報源として利用する。９は１
ビットの不揮発性メモリセルのデータを読み出し、その
情報を１のＲＯＭの読み出しを禁止する信号として出力
する回路である。１０は数ビットの不揮発性メモリセル
群のデータを読み出し、その情報をコーディングし、正
しいデータであれば１のＲＯＭの読み出し禁止を解除す
る信号を出力する回路である。１１は９の回路より出力
されるＲＯＭの読み出しを禁止する信号と、１０の回路
より出力されるＲＯＭの読み出し禁止を解除する信号
と、５の読み出し回路を制御する読み出し制御信号を入
力とし、１の不揮発性メモリセル群のデータを読み出す
読み出し回路４に接続している。
リセルでＲＯＭの読み出しを禁止する情報源として利用
する。８は数ビットの不揮発性メモリセル群でＲＯＭの
読み出し禁止を解除する情報源として利用する。９は１
ビットの不揮発性メモリセルのデータを読み出し、その
情報を１のＲＯＭの読み出しを禁止する信号として出力
する回路である。１０は数ビットの不揮発性メモリセル
群のデータを読み出し、その情報をコーディングし、正
しいデータであれば１のＲＯＭの読み出し禁止を解除す
る信号を出力する回路である。１１は９の回路より出力
されるＲＯＭの読み出しを禁止する信号と、１０の回路
より出力されるＲＯＭの読み出し禁止を解除する信号
と、５の読み出し回路を制御する読み出し制御信号を入
力とし、１の不揮発性メモリセル群のデータを読み出す
読み出し回路４に接続している。
【００１０】つぎに作用を説明する。７の１ビットの不
揮発性メモリセルは消去状態では論理値「１」であり、
論理値「０」を書き込めば、読み出し禁止信号がアクテ
ィブになり、５の読み出し回路制御信号に関係無く、４
の読み出し回路は読み出し状態にならず、１の不揮発性
メモリセル群のデータは読み出せない。つぎに８の数ビ
ットの不揮発性メモリセル（ここでは、８ビットの不揮
発性メモリセルを例にとる）は消去状態では１６進数表
示データ「ＦＦ」であり、１０の読み出しコーディング
回路が例えば１６進数表示データ「ＡＡ」で読み出し禁
止を解除する情報を出力する回路ならば、８の数ビット
の不揮発性メモリセルに１６進数表示データ「ＡＡ」を
書き込めば、読み出し禁止解除信号がアクティブにな
り、５の読み出し回路制御信号にしたがって、４の読み
出し回路が動作し１の不揮発性メモリセル群のデータを
正常に読み出すことが可能になる。
揮発性メモリセルは消去状態では論理値「１」であり、
論理値「０」を書き込めば、読み出し禁止信号がアクテ
ィブになり、５の読み出し回路制御信号に関係無く、４
の読み出し回路は読み出し状態にならず、１の不揮発性
メモリセル群のデータは読み出せない。つぎに８の数ビ
ットの不揮発性メモリセル（ここでは、８ビットの不揮
発性メモリセルを例にとる）は消去状態では１６進数表
示データ「ＦＦ」であり、１０の読み出しコーディング
回路が例えば１６進数表示データ「ＡＡ」で読み出し禁
止を解除する情報を出力する回路ならば、８の数ビット
の不揮発性メモリセルに１６進数表示データ「ＡＡ」を
書き込めば、読み出し禁止解除信号がアクティブにな
り、５の読み出し回路制御信号にしたがって、４の読み
出し回路が動作し１の不揮発性メモリセル群のデータを
正常に読み出すことが可能になる。
【００１１】
【発明の効果】本発明によれば、書き換え可能なＲＯＭ
を内蔵した１チップマイクロコンピュータで、ある１ビ
ットの不揮発性メモリセルに論理値「０」を書き込め
ば、マイクロコンピュータ外部への読み出しは禁止され
るので、第三者へＲＯＭの内容が漏れる事なく、デ−タ
の機密は保護されるという効果を有する。また、一度Ｒ
ＯＭの読み出しを禁止しても、ある数ビットの不揮発性
メモリセルに読み出し禁止解除のためのデータを正確に
書き込んでやれば、ＲＯＭの読み出し禁止は解除される
ので、メーカ側での評価等に役立つという効果を有す
る。
を内蔵した１チップマイクロコンピュータで、ある１ビ
ットの不揮発性メモリセルに論理値「０」を書き込め
ば、マイクロコンピュータ外部への読み出しは禁止され
るので、第三者へＲＯＭの内容が漏れる事なく、デ−タ
の機密は保護されるという効果を有する。また、一度Ｒ
ＯＭの読み出しを禁止しても、ある数ビットの不揮発性
メモリセルに読み出し禁止解除のためのデータを正確に
書き込んでやれば、ＲＯＭの読み出し禁止は解除される
ので、メーカ側での評価等に役立つという効果を有す
る。
【図１】本発明の一実施例の書き換え可能なＲＯＭの読
み出し制御回路を示す概略図
み出し制御回路を示す概略図
【図２】従来の書き換え可能なＲＯＭの読み出し回路を
示す概略図
示す概略図
１ 不揮発性メモリセル群
２ アドレス入力線
３ 不揮発性メモリセル群出力線
４ 不揮発性メモリセル群の読み出し回路
５ 読み出し制御信号
６ データ出力信号線
７ 読み出し禁止用１ビット不揮発性メモリセル
８ 読み出し禁止解除用数ビット不揮発性メモリセル群
９ １ビット不揮発性メモリセルの読み出し回路
１０ 数ビット不揮発性メモリセル群の読み出しコーデ
ィング回路 １１ 読み出し制御回路
ィング回路 １１ 読み出し制御回路
Claims (2)
- 【請求項１】 書き換え可能なＲＯＭを内蔵した１チッ
プマイクロコンピュータを具備し、前記不揮発性メモリ
セルの１ビットを、ＲＯＭの読み出しを禁止するための
情報源として利用し、且つその情報をＲＯＭの読み出し
回路に接続し、ＲＯＭの読み出しを禁止することを特徴
とする半導体装置。 - 【請求項２】 書き換え可能なＲＯＭを内蔵した１チッ
プマイクロコンピュータを具備し、前記不揮発性メモリ
セルの数ビットをコーディングし、ＲＯＭの読み出し禁
止を解除するための情報源として利用し、且つその情報
をＲＯＭの読み出し回路に接続し、ＲＯＭの読み出し禁
止を解除することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3171040A JPH0520204A (ja) | 1991-07-11 | 1991-07-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3171040A JPH0520204A (ja) | 1991-07-11 | 1991-07-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520204A true JPH0520204A (ja) | 1993-01-29 |
Family
ID=15915978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3171040A Pending JPH0520204A (ja) | 1991-07-11 | 1991-07-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520204A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0645774A2 (en) * | 1993-09-20 | 1995-03-29 | Nec Corporation | Memory protection circuit for EPROM |
| JPH07200287A (ja) * | 1993-12-16 | 1995-08-04 | Internatl Business Mach Corp <Ibm> | 保護されたプログラム式メモリ・カートリッジとこれを使用するコンピュータ・システム |
| US6125054A (en) * | 1998-11-10 | 2000-09-26 | Mitsubishi Denki Kabushiki Kaisha | Rom data read protect circuit |
| JP2009032322A (ja) * | 2007-07-26 | 2009-02-12 | Pa Net Gijutsu Kenkyusho:Kk | プログラマブルｒｏｍの記憶内容検査方法およびプログラマブルｒｏｍの記憶内容検査システム |
| US11718986B2 (en) | 2018-03-01 | 2023-08-08 | Molo Design, Ltd. | Hanging wall systems with diffuse lighting |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5674899A (en) * | 1979-11-20 | 1981-06-20 | Mitsubishi Electric Corp | Memory information protecting circuit |
| JPS5928300A (ja) * | 1982-08-09 | 1984-02-14 | Usac Electronics Ind Co Ltd | 半導体装置 |
| JPS61278951A (ja) * | 1985-06-04 | 1986-12-09 | Mitsubishi Electric Corp | 記憶情報保護回路 |
-
1991
- 1991-07-11 JP JP3171040A patent/JPH0520204A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5674899A (en) * | 1979-11-20 | 1981-06-20 | Mitsubishi Electric Corp | Memory information protecting circuit |
| JPS5928300A (ja) * | 1982-08-09 | 1984-02-14 | Usac Electronics Ind Co Ltd | 半導体装置 |
| JPS61278951A (ja) * | 1985-06-04 | 1986-12-09 | Mitsubishi Electric Corp | 記憶情報保護回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0645774A2 (en) * | 1993-09-20 | 1995-03-29 | Nec Corporation | Memory protection circuit for EPROM |
| EP0645774A3 (en) * | 1993-09-20 | 1995-11-02 | Nec Corp | Protection circuit for EPROM memory. |
| JPH07200287A (ja) * | 1993-12-16 | 1995-08-04 | Internatl Business Mach Corp <Ibm> | 保護されたプログラム式メモリ・カートリッジとこれを使用するコンピュータ・システム |
| US6125054A (en) * | 1998-11-10 | 2000-09-26 | Mitsubishi Denki Kabushiki Kaisha | Rom data read protect circuit |
| JP2009032322A (ja) * | 2007-07-26 | 2009-02-12 | Pa Net Gijutsu Kenkyusho:Kk | プログラマブルｒｏｍの記憶内容検査方法およびプログラマブルｒｏｍの記憶内容検査システム |
| US11718986B2 (en) | 2018-03-01 | 2023-08-08 | Molo Design, Ltd. | Hanging wall systems with diffuse lighting |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5974500A (en) | Memory device having programmable access protection and method of operating the same | |
| KR100456734B1 (ko) | 반도체장치및전자기기 | |
| TWI380319B (en) | Memory device | |
| JP4079552B2 (ja) | 不正コピーを防止した不揮発性半導体メモリ | |
| US6510090B1 (en) | Semiconductor memory device | |
| US6108235A (en) | Memory device | |
| CN106295414B (zh) | 带分区写保护和保护位置乱处理的非挥发存储器及其写操作方法 | |
| JPH0520204A (ja) | 半導体装置 | |
| JP4064703B2 (ja) | 半導体記憶装置 | |
| JP2001319484A (ja) | 不揮発性半導体記憶装置 | |
| JP3086052B2 (ja) | Ｅｅｐｒｏｍ | |
| JPS61278951A (ja) | 記憶情報保護回路 | |
| US6594777B1 (en) | Semiconductor memory device | |
| JP2000181802A (ja) | 半導体記憶装置 | |
| JP2005085398A (ja) | 不揮発性メモリ | |
| JPH022435A (ja) | 半導体不揮発性記憶装置 | |
| JP3684062B2 (ja) | 不揮発性メモリのセキュリティ回路 | |
| KR100309463B1 (ko) | 특정 어드레스의 메모리 블록 프로텍션 회로 | |
| JPS62165253A (ja) | 不揮発性メモリ内蔵ｌｓｉ | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPS63106851A (ja) | デ−タ処理装置 | |
| JP4326054B2 (ja) | 半導体電子記憶装置においてデータを保護する方法及び半導体電子記憶装置 | |
| JPS63266562A (ja) | 半導体集積回路 | |
| JP2854610B2 (ja) | 携帯可能電子装置 | |
| JPH11283373A (ja) | ライトプロテクト機能付きスタティク形ランダムアクセスメモリ |