JPH022435A - 半導体不揮発性記憶装置 - Google Patents
半導体不揮発性記憶装置Info
- Publication number
- JPH022435A JPH022435A JP63147771A JP14777188A JPH022435A JP H022435 A JPH022435 A JP H022435A JP 63147771 A JP63147771 A JP 63147771A JP 14777188 A JP14777188 A JP 14777188A JP H022435 A JPH022435 A JP H022435A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- circuit
- area
- input terminal
- rewrite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 230000006870 function Effects 0.000 claims abstract description 8
- 230000002401 inhibitory effect Effects 0.000 claims abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
この発明は、半導体記憶装置に関し、特に書き換え可能
な半導体不揮発性記憶装置に関する。
な半導体不揮発性記憶装置に関する。
［発明の概要］
この発明は、半導体不揮発性記憶装置において、記憶セ
ルの一部への書き換えを禁止するような機能を有する外
部入力端子を設けたことによって、書き換λる必要のな
い記憶データを保護するようにしたものである。
ルの一部への書き換えを禁止するような機能を有する外
部入力端子を設けたことによって、書き換λる必要のな
い記憶データを保護するようにしたものである。
［従来の技術］
近年、単一動作電源だけで書き換え可能な半導体不揮発
性記憶装置が製造可能になっており、このような半導体
不揮発性記憶装置を用いたシステムにおいては、特別な
外部の高電圧源を必要としないで動作電源レベルの信号
入力で書き換えが可能になっている。また、−Ｍに、電
気的に書き換え可能な半導体不揮発性記憶装置において
は、単数または複数の制御入力の信号またはその信号の
組合せ、さらには順序を持った信号の組合せにより、書
き換えや読み出しを制御することが行なわれている。従
来、この制御は第２図に示すように、１つの半導体不揮
発性記憶装置において、記憶セルのどの領域に対しても
、同じ制御が行なわれるものが知られていた。なお、１
は動作制御回路であり、２はアドレスデコーダー回路、
３は書き換え読み出し回路、４は高電圧発生回路、９は
メモリーセル群である。
性記憶装置が製造可能になっており、このような半導体
不揮発性記憶装置を用いたシステムにおいては、特別な
外部の高電圧源を必要としないで動作電源レベルの信号
入力で書き換えが可能になっている。また、−Ｍに、電
気的に書き換え可能な半導体不揮発性記憶装置において
は、単数または複数の制御入力の信号またはその信号の
組合せ、さらには順序を持った信号の組合せにより、書
き換えや読み出しを制御することが行なわれている。従
来、この制御は第２図に示すように、１つの半導体不揮
発性記憶装置において、記憶セルのどの領域に対しても
、同じ制御が行なわれるものが知られていた。なお、１
は動作制御回路であり、２はアドレスデコーダー回路、
３は書き換え読み出し回路、４は高電圧発生回路、９は
メモリーセル群である。
〔発明が解決しようとする課題）
しかし、同一システム上で、動作時にたびたび書き換え
を行うデータと、システムの製造時または出荷時等に一
度記憶させたら動作時には書き換えを行なわないデータ
との少なくとも２種類のデータを扱う場合があり、これ
らのデータを同一の半導体不揮発性記憶装置に記憶させ
て用いる場合がある。このような場合、従来の半導体不
揮発性記憶装置では、制御入力に加わる雑音信号や、前
記半導体不揮発性記憶装置を制御するＣＰＵの暴走のよ
うな予期しない入力信号によって生じる誤った書き換え
動作によって、書き換えられてはならない重大なデータ
さえも書き換えられてしまうという欠点があった。
を行うデータと、システムの製造時または出荷時等に一
度記憶させたら動作時には書き換えを行なわないデータ
との少なくとも２種類のデータを扱う場合があり、これ
らのデータを同一の半導体不揮発性記憶装置に記憶させ
て用いる場合がある。このような場合、従来の半導体不
揮発性記憶装置では、制御入力に加わる雑音信号や、前
記半導体不揮発性記憶装置を制御するＣＰＵの暴走のよ
うな予期しない入力信号によって生じる誤った書き換え
動作によって、書き換えられてはならない重大なデータ
さえも書き換えられてしまうという欠点があった。
この発明は、従来のこの、ような欠点を解決する為に、
書き換えを必要としないデータについては、予期しない
ような入力信号に対しても書き換えられないようにする
ことを目的としている。
書き換えを必要としないデータについては、予期しない
ような入力信号に対しても書き換えられないようにする
ことを目的としている。
［課題を解決するための手段］
上記課題を解決するために、この発明は、１つの半導体
不揮発性記憶装置において、外部入力端子を設け、書き
込み終了後に、前記外部入力端子の電位を固定すること
により、前記半導体不揮発性記憶装置の記憶セル群の内
の特定領域の記憶セルの書き換えが行なわれないように
し−た。
不揮発性記憶装置において、外部入力端子を設け、書き
込み終了後に、前記外部入力端子の電位を固定すること
により、前記半導体不揮発性記憶装置の記憶セル群の内
の特定領域の記憶セルの書き換えが行なわれないように
し−た。
〔作用１
上記のような外部入力端子が設けられた半導体不揮発性
記憶装置を用いたシステムにおいて、前記外部入力端子
より書き込みが禁止されるような前記記憶セルの特定領
域へ書き込みを行う場合、前記外部入力端子を入力信号
レベルの一方のレベルに保ちながら動作制御回路ケ動か
すことにより書き込みを行う、前記書き込み終了後、前
記外部入力端子を、前記半導体不揮発性記憶装置の内部
接続または、外部である前記システム上の接続により前
記入力信号レベルの他方のレベルに固定するようにして
、前記半導体不揮発性記憶装置の記憶セルの前記特定領
域への書き込みを禁止するようにする。
記憶装置を用いたシステムにおいて、前記外部入力端子
より書き込みが禁止されるような前記記憶セルの特定領
域へ書き込みを行う場合、前記外部入力端子を入力信号
レベルの一方のレベルに保ちながら動作制御回路ケ動か
すことにより書き込みを行う、前記書き込み終了後、前
記外部入力端子を、前記半導体不揮発性記憶装置の内部
接続または、外部である前記システム上の接続により前
記入力信号レベルの他方のレベルに固定するようにして
、前記半導体不揮発性記憶装置の記憶セルの前記特定領
域への書き込みを禁止するようにする。
〔実施例１
以下にこの発明の実施例を図面に基づいて説明する。
第１図において電気的に書き換えが可能なＰＲＯＭの場
合について説明すると、動作制御回路１は、高電圧スイ
ッチを含むアドレスデコーダ回路２と、高電圧スイッチ
を含む書き換え読み出し回路３と、高電圧発生回路４と
、書き換え禁止回路５とにそれぞれ接続されている。前
記高電圧発生回路４は、前記アドレスデコーダ回路２と
、前記書き換え読み出し回路３とにそれぞれ接続されて
いる。そして、前記アドレスデコーダ回路２と、前記書
き換え読み出し回路３とはそれぞれ記憶セル群９に接続
されている。また、前記書き換え禁止回路５は、外部入
力端子６に接続されているとともに、前記アドレスデコ
ーダ回路２に接続されている。まず、消去されたくない
初期のデータを書き込む場合は、前記外部入力端子６よ
り書き換えを禁止する領域１０への前記書き換え禁止回
路５の機能を解除しておき、前記書き換えを禁止する領
域ｌＯを前記アドレスデコーダ回路２によって選択して
書き込みを行う０次に前記半導体不揮発性記憶装置を使
用する場合には、前記外部入力端子６を書き換＾禁止の
機能をするように固定しておくと、誤まって前記書き換
えを禁止する領域１０への書き換え動作を起こすような
入力状態を生じたときでも、前記書き換えを禁止する領
域ｌＯに対しては書き換えを可能にするような高電圧が
前記書き換え禁止回路５により加わらなくなるので、書
き換えられず、前記初期のデータが保護される。
合について説明すると、動作制御回路１は、高電圧スイ
ッチを含むアドレスデコーダ回路２と、高電圧スイッチ
を含む書き換え読み出し回路３と、高電圧発生回路４と
、書き換え禁止回路５とにそれぞれ接続されている。前
記高電圧発生回路４は、前記アドレスデコーダ回路２と
、前記書き換え読み出し回路３とにそれぞれ接続されて
いる。そして、前記アドレスデコーダ回路２と、前記書
き換え読み出し回路３とはそれぞれ記憶セル群９に接続
されている。また、前記書き換え禁止回路５は、外部入
力端子６に接続されているとともに、前記アドレスデコ
ーダ回路２に接続されている。まず、消去されたくない
初期のデータを書き込む場合は、前記外部入力端子６よ
り書き換えを禁止する領域１０への前記書き換え禁止回
路５の機能を解除しておき、前記書き換えを禁止する領
域ｌＯを前記アドレスデコーダ回路２によって選択して
書き込みを行う０次に前記半導体不揮発性記憶装置を使
用する場合には、前記外部入力端子６を書き換＾禁止の
機能をするように固定しておくと、誤まって前記書き換
えを禁止する領域１０への書き換え動作を起こすような
入力状態を生じたときでも、前記書き換えを禁止する領
域ｌＯに対しては書き換えを可能にするような高電圧が
前記書き換え禁止回路５により加わらなくなるので、書
き換えられず、前記初期のデータが保護される。
次に第３図において、電気的に書き換え可能な不揮発性
ＲＡＭについて説明すると、動作制御回路ｌは、アドレ
スデコーダ回路２と、書き換え読み出し回路３と、高電
圧発生回路４とにそれぞれ接続されている。ＰＲＯＭＲ
２Ｍ１７ビットが対応するようにＲＡＭ部８と接続され
ているとともに、前記高電圧発生回路４と、ストア・リ
コール制御回路７とにそれぞれ接続されている。そして
、前記アドレスデコーダ回路２と、前記書き換λ読み出
し回路３はそれぞれ、前記ＲＡＭ部８に接続されている
。また書き換え禁止回路５は、外部入力端子３６に接続
されるとともに前記高電圧発生回路４に接続される。
ＲＡＭについて説明すると、動作制御回路ｌは、アドレ
スデコーダ回路２と、書き換え読み出し回路３と、高電
圧発生回路４とにそれぞれ接続されている。ＰＲＯＭＲ
２Ｍ１７ビットが対応するようにＲＡＭ部８と接続され
ているとともに、前記高電圧発生回路４と、ストア・リ
コール制御回路７とにそれぞれ接続されている。そして
、前記アドレスデコーダ回路２と、前記書き換λ読み出
し回路３はそれぞれ、前記ＲＡＭ部８に接続されている
。また書き換え禁止回路５は、外部入力端子３６に接続
されるとともに前記高電圧発生回路４に接続される。
まず、前記ＰＲＯＭ部に消去されたくない初期のデータ
を書き込む場合は、前記外部入力端子６より前記ＰＲＯ
Ｍ部９の中の書き換えを禁止する領域ＩＯへの書き換え
保護の機能を解除しておき、前記書き換えを禁止する領
域ｌＯに対応する前記ＲＡＭ部８ヘデータの書き込みを
行う、そして、前記ＲＡＭ部８に記憶しているデータを
、前記ストアリコール制御回路７により制御することに
よって前記ＰＲＯＭ部９へ不揮発性の書き込みＣ以下、
ストア動作という）を行う。このとき前記ＲＡＭ部８の
データは全て前記ＰＲＯＭ部９へ書き込まれる。前記Ｐ
ＲＯＭ部９に書き込まれているデータを読み出す場合
には、前記ストアリコール制御回路７により制御して、
前記ＰＲＯＭ部９に記憶しているデータの全てを前記Ｒ
ＡＭ部８に読み出しく以下、リコール動作という）、前
記動作制御回路１の制御により前記ＲＡＭ部８のデータ
を読み出せばよいことになる０次に前記外部入力端子６
を書き換え禁止の機能を満たすように固定しておき、前
記ＲＡＭ部８に記憶されているデータを前記ＰＲＯＭ部
９に書き込むようにストア動作させた場合、前記書き換
えを禁止する領域１０に対しては前記ＲＡＭ部８から前
記ＰＲＯＭ部９へのストア動作が行なわれずに前記初期
のデータが残っていることになる。
を書き込む場合は、前記外部入力端子６より前記ＰＲＯ
Ｍ部９の中の書き換えを禁止する領域ＩＯへの書き換え
保護の機能を解除しておき、前記書き換えを禁止する領
域ｌＯに対応する前記ＲＡＭ部８ヘデータの書き込みを
行う、そして、前記ＲＡＭ部８に記憶しているデータを
、前記ストアリコール制御回路７により制御することに
よって前記ＰＲＯＭ部９へ不揮発性の書き込みＣ以下、
ストア動作という）を行う。このとき前記ＲＡＭ部８の
データは全て前記ＰＲＯＭ部９へ書き込まれる。前記Ｐ
ＲＯＭ部９に書き込まれているデータを読み出す場合
には、前記ストアリコール制御回路７により制御して、
前記ＰＲＯＭ部９に記憶しているデータの全てを前記Ｒ
ＡＭ部８に読み出しく以下、リコール動作という）、前
記動作制御回路１の制御により前記ＲＡＭ部８のデータ
を読み出せばよいことになる０次に前記外部入力端子６
を書き換え禁止の機能を満たすように固定しておき、前
記ＲＡＭ部８に記憶されているデータを前記ＰＲＯＭ部
９に書き込むようにストア動作させた場合、前記書き換
えを禁止する領域１０に対しては前記ＲＡＭ部８から前
記ＰＲＯＭ部９へのストア動作が行なわれずに前記初期
のデータが残っていることになる。
［発明の効果］
以上説明したようにこの発明は、電気的に書き可能な半
導体不揮発性記憶装置において、書き換えを行いたくな
いデータを保護することができるとともに、本来持つ便
利さを生かすような、システム上で不揮発性の書き換え
を行うことができる。いいかえると、読み出し専用メモ
リーとしての用途と、書き換えを行うメモリーの２つの
領域を、１つの半導体不揮発性記憶装置で満たすことが
でき、コスト的に非常に有利であるとともに、システム
のソフトを開発する上でも非常に簡単になる効果がある
。さらにシステム上のノイズやＣＰＵの暴走等による誤
書き込みを防止することができより安全性の高いシステ
ムが得られるという効果がある。
導体不揮発性記憶装置において、書き換えを行いたくな
いデータを保護することができるとともに、本来持つ便
利さを生かすような、システム上で不揮発性の書き換え
を行うことができる。いいかえると、読み出し専用メモ
リーとしての用途と、書き換えを行うメモリーの２つの
領域を、１つの半導体不揮発性記憶装置で満たすことが
でき、コスト的に非常に有利であるとともに、システム
のソフトを開発する上でも非常に簡単になる効果がある
。さらにシステム上のノイズやＣＰＵの暴走等による誤
書き込みを防止することができより安全性の高いシステ
ムが得られるという効果がある。
第１図はこの発明にかかる半導体不揮発性記憶装置の第
１の実施例のブロック図、第２図は従来の半導体不揮発
性記憶装置のブロック図、第３図はこの発明にかかる半
導体不揮発性記憶装置の第２の実施例のブロック図であ
る。 ９記遣ｔル２洋 ・動作制御回路 ・アドレスデコーダ回路 ・書き換え読み出し回路 ・高電圧発生回路 ・書き換え禁止回路 ・外部入力端子 ・書き換えを禁止する領域 以 上 半導体−′Ｔ揮定性１ｄ見装置のプロ７７図第 １ 図
１の実施例のブロック図、第２図は従来の半導体不揮発
性記憶装置のブロック図、第３図はこの発明にかかる半
導体不揮発性記憶装置の第２の実施例のブロック図であ
る。 ９記遣ｔル２洋 ・動作制御回路 ・アドレスデコーダ回路 ・書き換え読み出し回路 ・高電圧発生回路 ・書き換え禁止回路 ・外部入力端子 ・書き換えを禁止する領域 以 上 半導体−′Ｔ揮定性１ｄ見装置のプロ７７図第 １ 図
Claims (1)
- 書き換え可能な半導体不揮発性記憶装置において、少
なくとも、前記半導体不揮発性記憶装置の記憶セルの一
部への書き換えを禁止する機能を有する外部入力端子を
設けた事を特徴とする半導体不揮発性記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63147771A JPH022435A (ja) | 1988-06-15 | 1988-06-15 | 半導体不揮発性記憶装置 |
| EP19890306001 EP0347194A3 (en) | 1988-06-15 | 1989-06-14 | Non-volatile semi-conductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63147771A JPH022435A (ja) | 1988-06-15 | 1988-06-15 | 半導体不揮発性記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022435A true JPH022435A (ja) | 1990-01-08 |
Family
ID=15437811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63147771A Pending JPH022435A (ja) | 1988-06-15 | 1988-06-15 | 半導体不揮発性記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0347194A3 (ja) |
| JP (1) | JPH022435A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03241593A (ja) * | 1990-02-19 | 1991-10-28 | Fujitsu Ltd | 不揮発性メモリの書込み制御回路 |
| JPH03283095A (ja) * | 1990-03-29 | 1991-12-13 | Nec Corp | 記憶装置 |
| US5406516A (en) * | 1992-01-17 | 1995-04-11 | Sharp Kabushiki Kaisha | Semiconductor memory device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0655742B1 (en) * | 1993-11-30 | 1999-02-10 | STMicroelectronics S.r.l. | Integrated device with electrically programmable and erasable memory cells |
| KR101451745B1 (ko) * | 2011-10-13 | 2014-10-17 | 엘지디스플레이 주식회사 | 평판표시장치 및 이의 구동회로 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4402065A (en) * | 1981-03-11 | 1983-08-30 | Harris Corporation | Integrated RAM/EAROM memory system |
| JPS58130490A (ja) * | 1982-01-29 | 1983-08-03 | Nec Corp | 不揮発性ランダム・アクセス・メモリのストア制御回路 |
| DE3514430A1 (de) * | 1985-04-20 | 1986-10-23 | Sartorius GmbH, 3400 Göttingen | Verfahren zum abspeichern von daten in einem elektrisch loeschbaren speicher und elektrisch loeschbarer speicher zur durchfuehrung des verfahrens |
-
1988
- 1988-06-15 JP JP63147771A patent/JPH022435A/ja active Pending
-
1989
- 1989-06-14 EP EP19890306001 patent/EP0347194A3/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03241593A (ja) * | 1990-02-19 | 1991-10-28 | Fujitsu Ltd | 不揮発性メモリの書込み制御回路 |
| JPH03283095A (ja) * | 1990-03-29 | 1991-12-13 | Nec Corp | 記憶装置 |
| US5406516A (en) * | 1992-01-17 | 1995-04-11 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| US5576987A (en) * | 1992-01-17 | 1996-11-19 | Sharp Kabushiki Kaisha | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0347194A3 (en) | 1991-07-03 |
| EP0347194A2 (en) | 1989-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100301409B1 (ko) | 반도체기억장치 | |
| US7580281B2 (en) | Flash memory device with write protection | |
| KR930022379A (ko) | 메모리 카드 장치 | |
| JPH07114497A (ja) | 半導体集積回路装置 | |
| JPH03141447A (ja) | 電気的に消去可能なプログラマブル読み出し専用メモリーに常駐するファームウェアを更新する方法及び装置 | |
| US6108235A (en) | Memory device | |
| US6510090B1 (en) | Semiconductor memory device | |
| US6510501B1 (en) | Non-volatile memory read/write security protection feature selection through non-volatile memory bits | |
| JPH022435A (ja) | 半導体不揮発性記憶装置 | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| JP4064703B2 (ja) | 半導体記憶装置 | |
| JP2842442B2 (ja) | マイクロコンピュータ、不揮発性半導体記憶装置、ならびにその書込みおよび消去方法 | |
| KR100310486B1 (ko) | 마이크로컴퓨터 | |
| KR100341424B1 (ko) | 마이크로컴퓨터 | |
| JP3948692B2 (ja) | 半導体記憶装置 | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JP2701790B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0453098A (ja) | 半導体不揮発性記憶装置 | |
| JPS63266562A (ja) | 半導体集積回路 | |
| JPH05120891A (ja) | 半導体記憶装置 | |
| JPS62165253A (ja) | 不揮発性メモリ内蔵ｌｓｉ | |
| JP2002269988A (ja) | 不揮発性半導体記憶装置 | |
| JPH0344894A (ja) | 半導体不揮発性メモリ装置 | |
| JPS60140449A (ja) | メモリ保護方式 | |
| JPH0363783A (ja) | Ｉｃメモリカード |