JPS58130490A - 不揮発性ランダム・アクセス・メモリのストア制御回路 - Google Patents
不揮発性ランダム・アクセス・メモリのストア制御回路Info
- Publication number
- JPS58130490A JPS58130490A JP57013468A JP1346882A JPS58130490A JP S58130490 A JPS58130490 A JP S58130490A JP 57013468 A JP57013468 A JP 57013468A JP 1346882 A JP1346882 A JP 1346882A JP S58130490 A JPS58130490 A JP S58130490A
- Authority
- JP
- Japan
- Prior art keywords
- store
- circuit
- terminal
- ram
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、不揮発性ランダム曽アクセス・メモリのスト
ア制御回路に関する。
ア制御回路に関する。
プログラマブル端末装置においては、中央処理装置（Ｃ
ＰＵ）に伝達する各端末装置の種別、接続方法および送
受信、速度などを指定する各種システムパラメータなら
びにステーり冒ン瀞アドレス等の設定には、ＤＩＰスイ
ッチに代わって不揮発性ランダム・アクセス・メモリ（
以下不揮発性ＲＡＭと称す）が用いられるようになって
きた。これはＤＩＰスイッチが大きな実装スペースを必
要とすること、信頼度の点で劣ること、設定・確認作業
が容易でないこと等の欠点を持っているからである。し
かし、ＤＩＰスイッチの代わりに不揮発性ＦｔＡＭを用
いた場合、設定した値がプログラムバグ、ハードウェア
障害等のシステムの誤動作、不注意なオペレージ田ンな
どでこわされてしまうことがあるという欠点がある。
ＰＵ）に伝達する各端末装置の種別、接続方法および送
受信、速度などを指定する各種システムパラメータなら
びにステーり冒ン瀞アドレス等の設定には、ＤＩＰスイ
ッチに代わって不揮発性ランダム・アクセス・メモリ（
以下不揮発性ＲＡＭと称す）が用いられるようになって
きた。これはＤＩＰスイッチが大きな実装スペースを必
要とすること、信頼度の点で劣ること、設定・確認作業
が容易でないこと等の欠点を持っているからである。し
かし、ＤＩＰスイッチの代わりに不揮発性ＦｔＡＭを用
いた場合、設定した値がプログラムバグ、ハードウェア
障害等のシステムの誤動作、不注意なオペレージ田ンな
どでこわされてしまうことがあるという欠点がある。
例えば、公衆回線での共同中央処理センターとの通信に
よるＣＰＵの使用を行う場合、ＣＰＵ使用料金の課金を
行なうため各端末装置においでＤＩＰスイッチまたは不
揮発性ＲＡＭのどちらかを用いて課金識別番号を設定し
なければならない。
よるＣＰＵの使用を行う場合、ＣＰＵ使用料金の課金を
行なうため各端末装置においでＤＩＰスイッチまたは不
揮発性ＲＡＭのどちらかを用いて課金識別番号を設定し
なければならない。
ＤＩＰスイッチを使用した場合には、ＤＩＰスイッチが
実装されたパッケージを本体フレームから抜き出せない
ように錠などを付ければこれら設定値の保護は容易であ
る。しかし不揮発性ＲＡＭを使用した場合、識別番号は
ユーティリティプログラムにより設定するためこういっ
たハード的な保護ができない。従ってシステムの誤動作
・オペレーションミスなどで、または故意に課金識別番
号が書き換えられてしまうことがあり、その結果他のユ
ーザーに課金されてしまうなどの障害が起こった。
実装されたパッケージを本体フレームから抜き出せない
ように錠などを付ければこれら設定値の保護は容易であ
る。しかし不揮発性ＲＡＭを使用した場合、識別番号は
ユーティリティプログラムにより設定するためこういっ
たハード的な保護ができない。従ってシステムの誤動作
・オペレーションミスなどで、または故意に課金識別番
号が書き換えられてしまうことがあり、その結果他のユ
ーザーに課金されてしまうなどの障害が起こった。
これを第１図に示されるプログラマブル端末装置におけ
る従来の不揮発性ＲＡＭのストアー回路を用いて具体的
に説明する。電源ステータス信号８１ｇ−８ｔａは、電
源投入・切断時の不揮発性ＲＡＭ１のストアー・リコー
ル動作を制御するものであり、装置が電源定常状態にあ
るときｕＨ１ｇ ｉ °ｊ倍信号なる。この信号はＥｔ
ＡＭ １のリコール許可端子ＲｅＣおよびナンド回路４
を介してＲＡＭ１のストア許可端子に与えられる。スト
アー指示信号ｓｉｇ・Ｓｔｏは通常ＲＡＭＩの書き込み
時にだけ与えられる”Ｈｉｇｈ”信号であり、ナンド回
路４で反転されＲＡＭＩのストア許可端子Ｓｔｏに与え
られる。ＲＡＭ１はそのストア許可端子Ｓｔｏ、リコー
ル許可端子Ｒｅｃ Ｉｃ ｕＬｏｗ”信号を受けた時そ
れぞれ書き込み。
る従来の不揮発性ＲＡＭのストアー回路を用いて具体的
に説明する。電源ステータス信号８１ｇ−８ｔａは、電
源投入・切断時の不揮発性ＲＡＭ１のストアー・リコー
ル動作を制御するものであり、装置が電源定常状態にあ
るときｕＨ１ｇ ｉ °ｊ倍信号なる。この信号はＥｔ
ＡＭ １のリコール許可端子ＲｅＣおよびナンド回路４
を介してＲＡＭ１のストア許可端子に与えられる。スト
アー指示信号ｓｉｇ・Ｓｔｏは通常ＲＡＭＩの書き込み
時にだけ与えられる”Ｈｉｇｈ”信号であり、ナンド回
路４で反転されＲＡＭＩのストア許可端子Ｓｔｏに与え
られる。ＲＡＭ１はそのストア許可端子Ｓｔｏ、リコー
ル許可端子Ｒｅｃ Ｉｃ ｕＬｏｗ”信号を受けた時そ
れぞれ書き込み。
読み出しを行なう。従って、電源投入・切断時にはスト
ア許可端子ＳｔｏがｕＨｉｇｈ”″、リコール許可端子
ＲｅＣが’Ｌｏｗ″になり、書き込み動作を禁止し記憶
された内容の読み出しが行なわれる。装置か電源定常状
態になってＦＬＡＭＩに書き込みが行なわれる時には、
ストア指示信号Ｓｉｇ −Ｓｔｏが”Ｈｉｇｈ”になり
電源ステータス信号Ｓｉｇ −８ｔａ モｔ’Ｈｉｇｈ
″なので、ナンド回路４の出力は“’Ｌｏｗ″となる。
ア許可端子ＳｔｏがｕＨｉｇｈ”″、リコール許可端子
ＲｅＣが’Ｌｏｗ″になり、書き込み動作を禁止し記憶
された内容の読み出しが行なわれる。装置か電源定常状
態になってＦＬＡＭＩに書き込みが行なわれる時には、
ストア指示信号Ｓｉｇ −Ｓｔｏが”Ｈｉｇｈ”になり
電源ステータス信号Ｓｉｇ −８ｔａ モｔ’Ｈｉｇｈ
″なので、ナンド回路４の出力は“’Ｌｏｗ″となる。
これが１（、ＡＭＩのストア許可端子Ｓｔｏに与えられ
書き込みが許可される。このように装置が電源定常状態
にある時はナンド回路４に入力、されるストア指示信号
８１ｇ−８ｔＯのみによってＲＡＭ１の書き込み許可が
指示されてしまう。従って、７ステムの誤動作、オペレ
ーションミスなどの異常原因でストア指示信号が出され
てもＲ，ＡＭ ｌはストア動作を行なうためあらかじめ
ストアした内容が破損してしまうことになる。しかしこ
れに対するハード的な対策はこの回路では行なえなかっ
た。
書き込みが許可される。このように装置が電源定常状態
にある時はナンド回路４に入力、されるストア指示信号
８１ｇ−８ｔＯのみによってＲＡＭ１の書き込み許可が
指示されてしまう。従って、７ステムの誤動作、オペレ
ーションミスなどの異常原因でストア指示信号が出され
てもＲ，ＡＭ ｌはストア動作を行なうためあらかじめ
ストアした内容が破損してしまうことになる。しかしこ
れに対するハード的な対策はこの回路では行なえなかっ
た。
従って本発明の目的は、ＤＩＰスイッチに対する不揮発
性ＲＡＭの唯一の欠点である誤動作などによる設定値の
破損をハード的手段で防止する不揮発性ＲＡＭのストア
制御回路を提供することである。
性ＲＡＭの唯一の欠点である誤動作などによる設定値の
破損をハード的手段で防止する不揮発性ＲＡＭのストア
制御回路を提供することである。
本発明によれば、不揮発性ＲＡＭのストアー回路にスト
アー禁止信号を入力する回路を有し、禁止信号の解除は
外部からのストア禁止スイッチの解除によって行なうこ
とを特徴とする不揮発性ＲＡＭのストア制御回路が得ら
れる。
アー禁止信号を入力する回路を有し、禁止信号の解除は
外部からのストア禁止スイッチの解除によって行なうこ
とを特徴とする不揮発性ＲＡＭのストア制御回路が得ら
れる。
次に本発明の一実施例を示す第２図を径間して本発明の
詳細な説明する。従来例を示す第１図と比較すると第２
図においてはＲＡＭ１のス）７Ｎ可端子Ｓｔｏとナンド
回路４との間にオア回路３が設けである。このオア回路
３はナンド回路４の出力を端子Ａから、ｕＨｉｇｈ”信
号でおる電圧５■を抵抗を通して端子Ｂから入力する。
詳細な説明する。従来例を示す第１図と比較すると第２
図においてはＲＡＭ１のス）７Ｎ可端子Ｓｔｏとナンド
回路４との間にオア回路３が設けである。このオア回路
３はナンド回路４の出力を端子Ａから、ｕＨｉｇｈ”信
号でおる電圧５■を抵抗を通して端子Ｂから入力する。
ストア禁止スイッチ２はＯＮ状態で端子Ｂにかかる電圧
をグランドに落す。すなわちスイッチ２をＯＮ状態にす
ればこの回路は第１図に示される回路と同じ働きを５− する。
をグランドに落す。すなわちスイッチ２をＯＮ状態にす
ればこの回路は第１図に示される回路と同じ働きを５− する。
本実施例の回路を有するプログラマブル端末装置の設置
時などに、各種システムパラメータを設定する場合には
まずスイッチ２をＯＮ状態にしてオア回路３のＢ端子を
’Ｌｏｗ”にする。この状態でストア指示信号８ｉｇｅ
Ｓｔｏを出せばオア回路３の端子Ａ、Ｂは共にｕＬｏ
ｗ″となりＲＡＭ１のストア許可端子８ｔＯにはＬＯｗ
信号が与えられ書き込みができる状態になる。必要なセ
ットが完了し、ＲＡＭＩの記憶内容を保護したい時には
スイッチ２をＯＦＦ状態にする。これにより端子Ｂに印
加された電圧がオア回路３を介してＲＡＭＩのストア許
可端子ＳｔｏにｕＨｉｇｈ″信号を与え書き込みを禁止
する。この状態では仮にシステムの誤動作、オペレーシ
ョンミスなどによってストア指示信号が出されてもスト
ア許可端子８ｔｏに与えられる信号は” Ｈｉ ｇ ｈ
″のままであり、ＦＬＡＭＩは書き込みを禁止されたま
まとなる。従ってこのスイッチ２をキー付スイッチにす
ることなどによ＃）ＲＡＭｌの記憶内容をハード的にガ
ードすることができる。
時などに、各種システムパラメータを設定する場合には
まずスイッチ２をＯＮ状態にしてオア回路３のＢ端子を
’Ｌｏｗ”にする。この状態でストア指示信号８ｉｇｅ
Ｓｔｏを出せばオア回路３の端子Ａ、Ｂは共にｕＬｏ
ｗ″となりＲＡＭ１のストア許可端子８ｔＯにはＬＯｗ
信号が与えられ書き込みができる状態になる。必要なセ
ットが完了し、ＲＡＭＩの記憶内容を保護したい時には
スイッチ２をＯＦＦ状態にする。これにより端子Ｂに印
加された電圧がオア回路３を介してＲＡＭＩのストア許
可端子ＳｔｏにｕＨｉｇｈ″信号を与え書き込みを禁止
する。この状態では仮にシステムの誤動作、オペレーシ
ョンミスなどによってストア指示信号が出されてもスト
ア許可端子８ｔｏに与えられる信号は” Ｈｉ ｇ ｈ
″のままであり、ＦＬＡＭＩは書き込みを禁止されたま
まとなる。従ってこのスイッチ２をキー付スイッチにす
ることなどによ＃）ＲＡＭｌの記憶内容をハード的にガ
ードすることができる。
６−
本発明は、以上説嬰したように不揮発性ＲＡＭのストア
許可端子にストア禁止信号を入力し、禁止信号の解除は
ハード的スイッチによって行うことにより、異常原因に
よる不揮発性ＲＡＭの記憶内容の破損を防止できる効果
がある。
許可端子にストア禁止信号を入力し、禁止信号の解除は
ハード的スイッチによって行うことにより、異常原因に
よる不揮発性ＲＡＭの記憶内容の破損を防止できる効果
がある。
第１図は従来の不揮発性ＲＡＭのストア制御回路を示す
図、第２図は本発明の一実施例を示す図である。 １・・・・・不揮発性ランダム・アクセス・メ％ ＩＪ
、２・・・・・ストア禁止スイッチ、３・・・・・・オ
ア回路、４・・・・・・ナンド回路、８１ｇ−８ｔｏ・
・・・・・ストア指示信号、Ｓｉｇ＊Ｓｔａ・・・・・
電源ステータス信号。 ＋５Ｖ ＋５Ｖ
図、第２図は本発明の一実施例を示す図である。 １・・・・・不揮発性ランダム・アクセス・メ％ ＩＪ
、２・・・・・ストア禁止スイッチ、３・・・・・・オ
ア回路、４・・・・・・ナンド回路、８１ｇ−８ｔｏ・
・・・・・ストア指示信号、Ｓｉｇ＊Ｓｔａ・・・・・
電源ステータス信号。 ＋５Ｖ ＋５Ｖ
Claims (1)
- 不揮発性ランダム・アクセス・メモリのストア許可端子
にストア禁止信号を印加する回路と、前記ストア禁止信
号の印加を解除する外部スイッチとを具備することを特
徴とする不揮発性ランダム・アクセス・メモリのストア
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57013468A JPS58130490A (ja) | 1982-01-29 | 1982-01-29 | 不揮発性ランダム・アクセス・メモリのストア制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57013468A JPS58130490A (ja) | 1982-01-29 | 1982-01-29 | 不揮発性ランダム・アクセス・メモリのストア制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58130490A true JPS58130490A (ja) | 1983-08-03 |
Family
ID=11833966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57013468A Pending JPS58130490A (ja) | 1982-01-29 | 1982-01-29 | 不揮発性ランダム・アクセス・メモリのストア制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58130490A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2580851A1 (fr) * | 1985-04-20 | 1986-10-24 | Sartorius Gmbh | Procede pour la memorisation de donnees dans une memoire effacable electriquement et memoire effacable electriquement pour la mise en oeuvre du procede |
| JPS6356749A (ja) * | 1986-08-27 | 1988-03-11 | Nec Corp | シングルチツプマイクロコンピユ−タ |
| JPS63263512A (ja) * | 1987-04-21 | 1988-10-31 | Nec Corp | モ−ド設定情報記憶装置 |
| JPS642116A (en) * | 1987-06-25 | 1989-01-06 | Matsushita Electric Works Ltd | External setting system for electronic equipment |
| EP0347194A2 (en) * | 1988-06-15 | 1989-12-20 | Seiko Instruments Inc. | Non-volatile semi-conductor memory device |
| JPH0325946U (ja) * | 1989-07-24 | 1991-03-18 | ||
| JPH07191776A (ja) * | 1992-09-17 | 1995-07-28 | Internatl Business Mach Corp <Ibm> | 機密保護を実現するパーソナル・コンピュータ・システム |
| EP0674318A1 (en) * | 1994-03-18 | 1995-09-27 | Ramtron International Corporation | System and method for write-protecting predetermined portions of a memory array |
-
1982
- 1982-01-29 JP JP57013468A patent/JPS58130490A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2580851A1 (fr) * | 1985-04-20 | 1986-10-24 | Sartorius Gmbh | Procede pour la memorisation de donnees dans une memoire effacable electriquement et memoire effacable electriquement pour la mise en oeuvre du procede |
| JPS61242400A (ja) * | 1985-04-20 | 1986-10-28 | ザルトリウス・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 電気的に消去可能なメモリヘデータを記憶する方法および装置 |
| JPH0364960B2 (ja) * | 1985-04-20 | 1991-10-09 | ||
| JPS6356749A (ja) * | 1986-08-27 | 1988-03-11 | Nec Corp | シングルチツプマイクロコンピユ−タ |
| JPS63263512A (ja) * | 1987-04-21 | 1988-10-31 | Nec Corp | モ−ド設定情報記憶装置 |
| JPS642116A (en) * | 1987-06-25 | 1989-01-06 | Matsushita Electric Works Ltd | External setting system for electronic equipment |
| EP0347194A2 (en) * | 1988-06-15 | 1989-12-20 | Seiko Instruments Inc. | Non-volatile semi-conductor memory device |
| JPH0325946U (ja) * | 1989-07-24 | 1991-03-18 | ||
| JPH07191776A (ja) * | 1992-09-17 | 1995-07-28 | Internatl Business Mach Corp <Ibm> | 機密保護を実現するパーソナル・コンピュータ・システム |
| EP0674318A1 (en) * | 1994-03-18 | 1995-09-27 | Ramtron International Corporation | System and method for write-protecting predetermined portions of a memory array |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7187600B2 (en) | Method and apparatus for protecting an integrated circuit from erroneous operation | |
| US9092322B2 (en) | Processor system and control method thereof | |
| US7360049B2 (en) | Non-volatile semiconductor memory device having a password protection function | |
| JPS63136295A (ja) | データ担体 | |
| JPS58130490A (ja) | 不揮発性ランダム・アクセス・メモリのストア制御回路 | |
| US5896338A (en) | Input/output power supply detection scheme for flash memory | |
| US10275017B2 (en) | Power circuit and memory device using the same | |
| US20030169624A1 (en) | Microcomputer with nonvolatile memory protected against false erasing or writing | |
| JPH0822422A (ja) | メモリ装置 | |
| US20190212930A1 (en) | Data storage chip and data access method | |
| US6295590B1 (en) | Semiconductor memory apparatus having a protecting circuit | |
| US5592650A (en) | Computer apparatus and method for replacing programs between memories by employing protection mechanism with write enable generation scheme | |
| JP2900551B2 (ja) | 携帯形半導体記憶装置 | |
| JPH022435A (ja) | 半導体不揮発性記憶装置 | |
| CN217640658U (zh) | 防误擦写保护电路及车载控制系统 | |
| JP2854609B2 (ja) | 携帯可能電子装置 | |
| JP2854610B2 (ja) | 携帯可能電子装置 | |
| JP2809752B2 (ja) | メモリアクセス回路 | |
| JPH01287761A (ja) | 半導体記憶装置 | |
| JPH02259853A (ja) | メモリーカードの入力保護方法 | |
| JP2905793B2 (ja) | ２出力インバーター | |
| JP3922731B2 (ja) | 遊技機制御用ワンチップマイクロコンピュータ | |
| JPH03263149A (ja) | メモリの誤り書き込み防止回路 | |
| JPS62184554A (ja) | メモリ保護回路 | |
| JPS62260218A (ja) | リセツト回路 |