JPS63136295A - データ担体 - Google Patents

データ担体

Info

Publication number
JPS63136295A
JPS63136295A JP62285148A JP28514887A JPS63136295A JP S63136295 A JPS63136295 A JP S63136295A JP 62285148 A JP62285148 A JP 62285148A JP 28514887 A JP28514887 A JP 28514887A JP S63136295 A JPS63136295 A JP S63136295A
Authority
JP
Japan
Prior art keywords
memory
section
counter
data
data carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62285148A
Other languages
English (en)
Other versions
JP2683739B2 (ja
Inventor
ウオルフガング　エフィング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GAO Gesellschaft fuer Automation und Organisation mbH
Original Assignee
GAO Gesellschaft fuer Automation und Organisation mbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GAO Gesellschaft fuer Automation und Organisation mbH filed Critical GAO Gesellschaft fuer Automation und Organisation mbH
Publication of JPS63136295A publication Critical patent/JPS63136295A/ja
Application granted granted Critical
Publication of JP2683739B2 publication Critical patent/JP2683739B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0866—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means by active credit-cards adapted therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/343—Cards including a counter
    • G06Q20/3433—Cards including a counter the counter having monetary units
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B15/00—Arrangements or apparatus for collecting fares, tolls or entrance fees at one or more control points
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/02—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by keys or other credit registering devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Finance (AREA)
  • Storage Device Security (AREA)
  • Credit Cards Or The Like (AREA)
  • Detergent Compositions (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Logic Circuits (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
  • Computer And Data Communications (AREA)
  • Telephonic Communication Services (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は積分回路を備えたデータ伝送器に関し、特にこ
の積分回路が読出し、消去および書込み可能な所定のメ
モリ素子を有する不揮発性データメモリを備え、サービ
スや商品等を提供する自販機等の装置の利用に（共せら
れるカード等に組み込まれるデータ担体に関するもので
ある。
（従来の技術） データ担体あるいは電子カード等、本発明と利用分野を
同じくするものとして例えば西独特許公開公報第３，０
２９．０４１号に記載された発明が知られている。
この公報に記載された“カード”は電子回路および、消
去、書込可能型メモリ素子を有するメモリを備えており
、種々の商品あるいはサービスを提供する機器、例えば
電話、飲料水販売機、食品販売機および高速道路の料金
支払機等の利用に供せられる。
このようなカードはいわゆる消費性カードと称される種
類に属するものである。このようなカードは複数のメモ
リ素子からなる不揮発性のメモリを備えており、また、
このメモリは消去時には全素子を消去するように、書込
時には各素子について逐次書き込んでいくようになって
いる。カードはユーザに渡される前に消去されるように
なっており、これにより初期状態が消去状態に一致する
ようになっている。この初期状態は商品やサービスを利
用するためにユーザに約束された全額に一致する。この
後、カードが使用される度にメモリ素子には使用された
分のデータが書き込まれ、初期状態から減算される。各
メモリ素子は使用し得る最小価格を決定し、全メモリ素
子によりカードの使用し得る最高金額が決定する。
このようなカードにおいて、使用済のカードが初期状態
に戻るのを防止するため、複数のメモリ素子からなる１
ライン分のメモリと、１回分の書込みしか許されない“
キー”とがデータ上接続されており、この“キー”によ
り全ての処理に対する正否がチェックされるようになっ
ている。もし、メモリの内容を消去してメモリを初期状
態に戻そうとする者がいれば、全てのメモリの内容が消
されてしまうので、“キー“の内容も消去されてしまう
。上述したように“キー”には２回目は書き込むことが
できないのでこれによりカードは使用不可となる。
（発明が解決しようとする問題点） このように従来のカードは不正行為から十分防御し得る
ように考えられているが、このようなカードにおいては
使用し得る最小＋１１位各々に対して各メモリ素子が対
応するよう設けられているので極めて多くのメモリ素子
を有するメモリを備えていなければならなかった。
すなわち、種々の目的に使用する節用タイプのカードに
おいては、使用し得る最小単位は小さい程良いが、他方
ではカードの使用し得る最高金額としては多い程良いと
いう事情がある。この場合、例えば、使用し得る最小単
位が１セントで、使用し得る最高金額が２００　ドルだ
とすれば２０にビットもの容量が必要となる。
容量が多ければ当然チップの必要面積も大きくなり、当
然製造コストも高くなる。特に、大量生産が必要とされ
るデータ伝送器においては、製造コストが高価であるこ
とは極めて重要な問題である。特に、価格が易いカード
においては製造コストが高価であることは致命的な欠点
となっている。
本発明は上述した問題を解決するためになされたもので
、不正行為に対する保護機能を低下させることなくメモ
リ容量を少なくすることができる節用性のあるデータ担
体を提供することを目的とするものである。
（問題点を解決するための手段） 本発明のデータ担体は、データカウントを増減のうち一
方のみに行なう複数段からなるカウンタ部、このカウン
タ部が有する段数に対応する数のメモリ素子を有するデ
ータメモリ部、およびカウンタ部とデータメモリ部間の
データ伝送を含む多くの回路処理を行なうコントロール
−セキュリティロジック部からなっており、このコント
ロール−セキュリティロジック部を用いて、データ担体
の各使用の前にメモリ内容をカウンタ部に伝送するとと
もにデータ担体の各使用の後にメモリ内容が新たなカウ
ンタ読取値に更新されるように構成したことを特徴とす
るものである。
（発明の作用および効果） 本発明のデータ担体においては、積分回路にカウンタ部
とコントロール−セキュリティロジック部が搭載されて
おり、このカウンタ部により、使用された金額に対応す
る減算を行なわしめ、各使用後においてそのときのカウ
ント値をロジック部からの操作によりメモリ部に送出す
るようになっているのでメモリ部の素子数はカウント部
の段数に対応するだけの数を有していればよい。
すなわち、上述したように構成された本発明のデータ担
体によれば、従来技術に比べより小さい容量のメモリに
よって、使用し得る最小単位をより小さく、かつカード
の使用し得る最高金額をより大ぎくすることができる。
このような効果は以下の具体例によってより一層明確に
なる。
すなわち、例えばカウンタが１６ビツトカウンタで使用
し得る最小単位が１セントであるとすればカードの使用
し得る最高金額は約８５０　ドルとなる。
カウンタのビット数とメモリ部のメモリ素子の数は一致
するから、必要となるメモリ素子数は１６個となり、従
来技術に比べてメモリ素子数を極めて小さくすることが
できる。
これにより、メモリ素子を節約することができるととも
にチップ面積を小さくすることができ、回路の製造コス
ト、ひいてはこの回路を搭載するカードの製造コストを
安価にすることができる。
また、コントロール−セキュリティロジック部が積分回
路に搭載されたことによってメモリ部に対しての外部か
らの不正操作を防止することができ、メモリ素子を減少
させても該防止効果を維持することができる。
（実　施　例） 以下、本発明の実施例について図面を用いて説明する。
第１図は、本発明のデータ担体の特徴的部分である積分
回路の一例を示すブロック図である。この積分回路１は
メモリ部２、このメモリ部２に接続されるカウンタ部３
およびメモリ部２とカウンタ部３間のデータ伝送を可能
にするコントロール−セキュリティロジック部４からな
っている。
メモリ部２は、例えば１６個のメモリ素子からなってお
り、これはいわゆるＥＺ　ＦＲＯＭ技術を用いて作製さ
れる。これらのメモリは不揮発性のメモリであって、電
気的にデータを消去したり書き込んだりすることが可能
である。このような形式のメモリのメモリ素子へのデー
タ書込みは、メモリ素子のいわゆる“アイランド”と称
される部分を充電せしめることによりなされる。また、
メモリ素子のデータ消去は上記“アイライド“がら電荷
を取り去ることによりなされる。この電気的なデータ書
込みおよび消去はセパレートラインを用いて行なわれる
。
また、カウンタ部３は例えば１６個のフリップフロップ
を有している。このカウンタ部３は２進数を出力し得る
よう構成されており、各クロックパルスの入力に応じて
１つずつ減算される。また、このカウンタ部３と上記メ
モリ部２はデータ、コントロールバス５，６により互い
に接続され、さらにこれら両者２，３は該データコント
ロールバス５，６によりロジック部４とも接続される。
そして、データは、これらのメモリ部２、カウンタ部３
およびロッジク部４間をパラレル伝送される。
なお、ロジック部４はパラレル−シリアル変換手段を有
しており、外部機器との間でシリアル通信を行なうこと
ができるようになっている。コントロールバス５は各部
をコントロールし得る複数の信号線、例えばカウンタ部
３へのクロック線や、メモリ部２およびカウンタ部３に
対し書込み、消去および読出しを指示する命令線等の信
号線を備えている。
第１図に示されるように、本実施例では積分回路１は８
本の線すなわち、グラウンド線（ＧＮＤ）、電源線（Ｖ
ｃｃ）、メモリ部２に所定の電圧をプログラムするため
の線（Ｕｐｐ）、双方向データ線（Ｉｌｏ）、カウンタ
部３のためのクロック線（φ）、リセット線（Ｒ）およ
び２本のコントロール線（Ｃ，、Ｃ２）と接続されてい
る。コントロール線（ＣＩ、Ｃ２）は、異なる操作モー
ドを選択するのに使用することができ、例えばカウンタ
部２を読出モード、動作モード、Ｅ２ＦＲＯＭへのロー
ドモードのうちのいずれかを選択するのに使用すること
ができる。リセット線（Ｒ）は、各処理を開始する前に
積分回路を初期設定するのに必要とされる。なお、上述
した操作モードのコントロールは電話等の端末器からの
指令に基づき行なわれる。また、信号操作の間、信号線
は外部からの不正行為から保護されていなければならな
い。
このような、データ書替等の不正行為からの保護手段は
、もしリセット、コントロール線の信号が永久に出力さ
れずロジック部４の内部で発生されるものであれば必要
とされない。特に、回路のの初期設定や、カウンタ部３
の読出しに対応してなされるメモリ部２でのデータ更新
は回路内でコントロールすることが可能である。しかし
ながら、実際には外部からの操作がなされる場合もある
のでより広範囲に亘って適切な処理を行なうためロジッ
ク部４が設けられているのである。
以下、第２図および第３図を用いて、データ担体処理に
ついて説明する。説明を簡単にするため、メモリ部２が
４個のメモリ素子を有しているとする。さらに、メモリ
の消去状態が無効状態と同一であるとする。メモリがこ
の状態になるとカードは使用済状態として扱われるよう
になっており、この消去状態は第２図において各メモリ
素子中に記された０“という数字で表わされる。したが
って、カードが有効状態ユーザに渡されたときには各メ
モリ素子は“１”という数字で表わされる状態に設定さ
れている。
第３ａ図から第３ｄ図は以下に説明する処理の一例にお
いて変化する各段階でのメモリ素子の状態を示すもので
ある。
第１の段階（第３ａ図参照）においては、メモリ部２の
内容がカウンタ部３へ伝送される。この段階はカウンタ
部３が動作を開始したときのみ終了する。そして本実施
例においてはこの状態でクロックパルスが入力されたと
きのみカウンタ部３中の数字の減算が開始される。この
ため、カウンタ部３中の数字は減じる方向にのみ変化す
ることになる。
第２段階（第３ｂ図参照）においては、例えば電話の操
作に基づいて発生されたクロックパルスにより逐次カウ
ンタ部３の減算が行なわれる。第３ｂ図中に示されてい
るカウンタ部３中の数字は５つのクロックパルスが入力
された後の状況を示すものである。ここで、外部および
回路内部のコントロールが、カウンタ部３へ５個のクロ
ックパルスが入力した後メモリ部２が更新されるように
なっていると仮定する。この場合、メモリ部２がＥ２Ｆ
ＲＯＭであるとすれば、メモリ部２のデータはまず消去
されなければならない。第３ｃ図は、第３段階において
メモリ部２が消去状態に設定されることを示している。
最後に、第４段階（第３ｄ図参照）において、カウンタ
部３中の数字が書込処理によってメモリ部２に伝送され
る。
また上述したように、メモリ部２における数字が、ユー
ザによる不正行為（設定値をオーバクローせしめる行為
）によって変更されないよう予防策を講じなければなら
ないが、この目的のためロジック部４が設けられている
のであり、以下このロジック部４について説明する。
回路を上記行為から保護するための第１の必須的機能は
、メモリ部２に、不揮発的に、最後にストアされたカウ
ント値がカウンタ部３に伝送されて初めて、回路がデー
タ処理に対して動作可能となるようにする機能である。
第４図はコントロール−保護回路４の一例を示すブロッ
ク図である。この回路はシュミット会トリガ機能付単安
定マルチバイブレータ１４、フリップフロップ１５、お
よびクロック線Ｃｉ　、ｃ２からの入力を制御するため
のゲート１１．１２．１３を備えている。電源電圧Ｖｃ
ｃが供給されると、シュミットトリガが入力に応じて単
安定マルチバイブレータ１４は所定の幅を有するパルス
を発生する。このためシュミットトリガ入力部は遅延回
路１７（ＲＣ回路）を介して電源Ｖｃｃと接続されてい
る。マルチバイブレータ１４から出力されたパルスはフ
リップフロップ１５の入力部Ｓをセットし、これにより
フリップフロップ１５は、このＴ端子に入力されるクロ
ックを伝送するリセット線Ｒの状況に関係なく所定の状
態に設定される。フリップフロップ１５の出力が反転す
ると、０人力がＡＮＤゲート１１．１２゜１３に入力さ
れ、クロック線Ｃ１，Ｃ２の信号が制御される。
このパルスは、電源の入力に応じてマルチバイブレータ
１４から自動的に発生されるものであり、その他種々の
回路素子を所定の初期状態に設定することができる。
リセットパルスは、回路を作動させるのに必要とされる
。このパルスはカウンタ部３へのロードパルスとして使
用される一方、このロードパルスと同時又は遅延させて
フリップフロップ１５のリセットパルスとしても使用さ
れる。このロードパルスのカウンタ部３への入力に応じ
てメモリ部２の内容がカウンタ部３へ伝送される。この
ような目的から、カウンタ部３はいわゆるセット信号を
入力され、これによりメモリ部２の情報が入力され得る
状態となる。また、フリップフロップ１５のクロック端
子Ｔに送出されるリセットパルスの入力により、フリッ
プフロップ１５の反転出力が１にセットされこれにより
クロック線とコントロール線がイネーブル状態に設定さ
れる。
このように、この回路は、最後に記憶されているメモリ
部２の内容がカウンタ部３へ伝送されて、後続の処理操
作のために初期設定がなされたとき、初めて作動するよ
う構成されている。
また、上述したように回路の不正行為防止という意味で
の第２の機能としては、カウンタ３が所定の一方向にの
みカウントすることである。すなわち、バイナリカウン
タは、例えば複数個のフリップフロップから構成されて
いるが、その特徴は非反転入力の場合カウンタ部２への
各クロックパルスの入力毎に２進数が１つずつ増加して
いき、反転入力の場合各クロックパルスの入力毎に２進
数が１つずつ減少していくことである。
最後に、ロジック回路４の不正行為防止という意味での
第３の機能としては、カウンタのいわゆるオーバーフロ
ーを検出し、オーバーフローを回路自身が抑制するか予
防するかするように形成されていることである。
第３ａ図〜３ｄ図を参照して説明した例において、カウ
ンタ部３が最大数（１５＋＋ｏ＋）に到達し、この次に
クロックパルスがカウンタ部３に入力されると、カウン
ト数値は“０”になる。もしこのカウント数値がメモリ
部２へ伝送されるとすれば、カードは初期値に設定され
てしまう。したがって・このようなオーバーフローから
生じる操作は排除されなければならない。
第５図に示すように、上記操作排除の目的で簡単なデコ
ードロジック回路が用いられ、カウンタ３の全てのフリ
ップフロップが０状態となったとき、常にクロック信号
が発生されるようになっている。すなわち、カウンタ３
におけるフリップフロップ８の出力９はＯＲゲートＩＯ
に接続され、全ての出力９が０となったときのみ、ＯＲ
ゲート１゜の出力がＯとなるようになっている。この状
態において、ＡＮＤゲート１１．１２．１３はクローズ
状態となり、クロックパルスのカウンタ部３への入力が
排除される。これにより、この後カウンタ値“０”のみ
がメモリ部２へ伝送され不正行為が防止される。これは
前述した無効状態に一致する。
なお、前述したようにカードはユーザに渡される前に所
定の金額に設定されるが、これは所定のデータをメモリ
に書き込むことによって行なってもよいし、一旦、メモ
リが記憶し得る最高値とし、この後前述した第３ａ図〜
第３ｄ図に示す減算操作により所望の金額に設定しても
よい。
なお、このような回路を用いたカードは回収して所定の
操作を施すことにより再使用することも可能である。
なお、本発明のデータ担体は上述した実施例に示す回路
構成に限られるものではなくその他種々の回路構成のも
のにより形成することができる。
【図面の簡単な説明】
第１図は本発明のデータ担体に用いられている積分回路
の一例を示すブロック図、第２図はメモリ部の消去状態
および有効状態を表わす模式図、第３ａ図から第３ｄ図
は第１図に示す積分回路内におけるデータ処理を説明す
るための模式図、第４図および第５図は、第１図に示す
コントロール−セキュリティロジック部の詳細な回路構
成例を表わす回路図を示すものである。 １・・・積分回路　　　　　２・・・メモリ部３・・・
カウンタ部 ４・・・コントロール−セキュリティロジック部ら、６
・・・データコントロールバス ＦＩＧ、Ｉ ＦＩＧ、　２

Claims (6)

    【特許請求の範囲】
  1. （１）読出し、消去および書込みが可能な複数のメモリ
    素子を有する不揮発性データメモリを有する積分回路を
    備えたデータ担体において、 前記積分回路１が、データメモリ部２、複数段からなる
    カウンタ部３およびコントロールーセキュリティロジッ
    ク部４からなり、 前記カウンタ部３が、データ値を増減のうち一方のみに
    計数するよう構成されており、 前記データメモリ部２が、前記カウンタ部３が有する段
    数に対応する数のメモリ素子を有するよう構成されてお
    り、 前記コントロールーセキュリティロジック部４が、前記
    積分回路１を機能させるための多くの動作の他、前記メ
    モリ部２と前記カウンタ部３との間でデータ伝送がなさ
    れるよう機能し、これにより前記データ担体の各使用の
    前にメモリの内容がカウンタ部３に伝送されるとともに
    、前記データ担体の各使用の後にメモリ内容が新たなカ
    ウンタ読取値に更新されるよう構成されてなることを特
    徴とするデータ担体。
  2. （２）前記データメモリ部２のメモリ素子が消去、書込
    可能なＥ＾２ＰＲＯＭタイプのものであることを特徴と
    する特許請求の範囲第１項記載のデータ担体。
  3. （３）前記カウンタ部３が揮発性のものであって、入力
    設定できる２進カウンタであることを特徴とする特許請
    求の範囲第１項記載のデータ担体。
  4. （４）前記コントロールーセキュリティロジック部４が
    、デコーダロジック１０と、データがオーバーフローす
    る前に前記カウンタ部３の作動を阻止する少なくとも１
    つのプロッキンクゲート１１からなる回路を備えてなる
    ことを特徴とする特許請求の範囲第１項記載のデータ担
    体。
  5. （５）前記コントロールーセキュリティロジック部４が
    、供給電圧が印加される度に、少なくともコントロール
    線φ，Ｃ＿１，Ｃ＿２の信号を阻止する所定のパルスを
    発生させる回路１４，１５を備えていることを特徴とす
    る特許請求の範囲１項記載のデータ担体。
  6. （６）前記回路１４，１５が、前記カウンタ部３のロー
    ドパルスとしても使用されるリセットパルスを発生して
    前記コントロール線φ，Ｃ＿１，Ｃ＿２の信号阻止状態
    を解除するよう構成されてなることを特徴とする特許請
    求の範囲第５項記載のデータ担体。
JP62285148A 1986-11-11 1987-11-11 データ担体 Expired - Fee Related JP2683739B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3638505A DE3638505C2 (de) 1986-11-11 1986-11-11 Datenträger mit integriertem Schaltkreis
DE3638505.0 1986-11-11

Publications (2)

Publication Number Publication Date
JPS63136295A true JPS63136295A (ja) 1988-06-08
JP2683739B2 JP2683739B2 (ja) 1997-12-03

Family

ID=6313689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62285148A Expired - Fee Related JP2683739B2 (ja) 1986-11-11 1987-11-11 データ担体

Country Status (7)

Country Link
US (1) US4853526A (ja)
EP (1) EP0268106B1 (ja)
JP (1) JP2683739B2 (ja)
AT (1) ATE99817T1 (ja)
DE (2) DE3638505C2 (ja)
ES (1) ES2049725T3 (ja)
HK (1) HK54195A (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2029710T3 (es) * 1987-12-17 1992-09-01 Siemens Aktiengesellschaft Procedimiento y circuito para la cancelacion protegida contra la manipulacion de memorias ee-prom.
DE3826512A1 (de) * 1988-08-04 1990-02-08 Pfister Gmbh Waegevorrichtung zum erfassen von waegedaten
DE3935364C1 (ja) * 1989-10-24 1990-08-23 Angewandte Digital Elektronik Gmbh, 2051 Brunstorf, De
FR2678094B1 (fr) * 1991-06-20 1993-10-08 France Telecom Carte a memoire de comptage de donnees et appareil de lecture.
EP0570828B1 (de) * 1992-05-20 1998-08-05 Siemens Aktiengesellschaft Verfahren und Datenträgeranordnung zur Echtheitserkennung von Speicherchips
DK0586330T3 (da) * 1992-07-17 1999-05-25 Schaerer Ag M Maskine til udlevering af drikkevarer og anordning af flere maskiner til et drikkevareudleveringsarrangement
WO1994027256A1 (de) * 1993-05-18 1994-11-24 Siemens Aktiengesellschaft Gebührenerfassungssystem für die benutzung innerstädtischer strassen bzw. verkehrsflächen
FR2707027A1 (en) * 1993-06-25 1994-12-30 Schlumberger Ind Sa Electronic and portable device for counting units
GB9406829D0 (en) * 1994-04-07 1994-06-01 Plessey Telecomm Smart card
US5577121A (en) * 1994-06-09 1996-11-19 Electronic Payment Services, Inc. Transaction system for integrated circuit cards
WO1996010810A1 (de) * 1994-09-30 1996-04-11 Siemens Aktiengesellschaft Datenübertragungssystem mit einem terminal und einer tragbaren datenträgeranordnung und verfahren zum wiederaufladen der tragbaren datenträgeranordnung mittels des terminals
US5544086A (en) * 1994-09-30 1996-08-06 Electronic Payment Services, Inc. Information consolidation within a transaction network
US5559887A (en) * 1994-09-30 1996-09-24 Electronic Payment Service Collection of value from stored value systems
US5633930A (en) * 1994-09-30 1997-05-27 Electronic Payment Services, Inc. Common cryptographic key verification in a transaction network
US5596642A (en) * 1994-09-30 1997-01-21 Electronic Payment Services, Inc. Network settlement performed on consolidated information
DE4439266A1 (de) * 1994-09-30 1996-04-11 Siemens Ag Datenübertragungssystem mit einem Terminal und einer tragbaren Datenträgeranordnung und Verfahren zum Wiederaufladen der tragbaren Datenträgeranordnung mittels des Terminals
US5621796A (en) * 1994-09-30 1997-04-15 Electronic Payment Services, Inc. Transferring information between transaction networks
CN1182494A (zh) * 1995-04-20 1998-05-20 西门子公司 电子信用卡和对电子信用卡再储值的方法
NL1001509C2 (nl) * 1995-10-26 1997-05-02 Nederland Ptt Werkwijze voor het annuleren van een transactie met een elektronisch betaalmiddel, alsmede betaalmiddel voor toepassing van de werkwijze.
DE19540767A1 (de) * 1995-11-02 1997-05-07 Deutsche Telekom Ag Verfahren, Schaltungsanordnung und Anlage zum Erkennen eines Mißbrauchs von nicht nachladbaren Chipkarten
CH689812A5 (de) * 1995-12-01 1999-11-30 Ip Tpg Holdco Sarl Verfahren bei einer Benutzung von synchron betriebenen Chipkarten.
JPH1021146A (ja) * 1996-06-28 1998-01-23 Oki Electric Ind Co Ltd 度数カウント装置
JPH11110499A (ja) * 1997-10-07 1999-04-23 Oki Electric Ind Co Ltd 度数カウンタおよび度数カウント方法
DE19756895C2 (de) 1997-12-19 2000-11-09 Siemens Ag Verfahren zum sicheren Ändern eines in einem nicht-flüchtigen Speicher gespeicherten Wertes und Schaltungsanordnung hierzu
RU2216046C2 (ru) * 1998-09-30 2003-11-10 Инфинеон Текнолоджиз Аг Компоновка схем и способ для аутентификации содержания области памяти
RU2231825C2 (ru) * 1999-11-29 2004-06-27 Инфинеон Текнолоджиз Аг Способ и устройство для эксплуатации многоступенчатого счетчика в одном направлении счета
DE10360998B4 (de) 2003-12-23 2008-09-04 Infineon Technologies Ag Schutz von Chips gegen Attacken

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3934122A (en) * 1974-08-15 1976-01-20 Riccitelli James A Electronic security card and system for authenticating card ownership
IT1207227B (it) * 1979-08-09 1989-05-17 Ates Componenti Elettron Riproducibile. scheda elettronica a celle obliterabili con chiave di riconoscimento non riproducibile per apparecchi distributori di beni o servizi e metodo per la realizzazione di detta chiave non
FR2497617B1 (fr) * 1981-01-07 1989-08-18 Transac Develop Transactions A Procede et dispositif de securite pour communication tripartie de donnees confidentielles
FR2503423A1 (fr) * 1981-03-31 1982-10-08 Flonic Sa Systeme de cartes a memoire electronique pouvant etre rechargees a des valeurs fiduciaires
IL72802A (en) * 1984-08-29 1990-01-18 N T E Parkulator Time metering device particularly useful as a parking card
IL76111A (en) * 1984-08-29 1990-01-18 N T E Parkulator Time metering device particularly useful as a parking card

Also Published As

Publication number Publication date
US4853526A (en) 1989-08-01
DE3638505A1 (de) 1988-05-19
JP2683739B2 (ja) 1997-12-03
DE3638505C2 (de) 1995-09-07
EP0268106A3 (en) 1990-05-16
DE3788712D1 (de) 1994-02-17
EP0268106A2 (de) 1988-05-25
EP0268106B1 (de) 1994-01-05
HK54195A (en) 1995-04-21
ES2049725T3 (es) 1994-05-01
ATE99817T1 (de) 1994-01-15

Similar Documents

Publication Publication Date Title
JPS63136295A (ja) データ担体
EP0579274B1 (en) Non-volatile memory
US3971916A (en) Methods of data storage and data storage systems
US4211919A (en) Portable data carrier including a microprocessor
US6698662B1 (en) Devices for hiding operations performed in a microprocesser card
US4102493A (en) Systems for storing and transferring data
US5504701A (en) Memory card
US5963970A (en) Method and apparatus for tracking erase cycles utilizing active and inactive wear bar blocks having first and second count fields
US5001332A (en) Method and circuit for manipulation-proof devaluation of EEPROMS
US5319765A (en) Semiconductor memory unit utilizing a security code generator for selectively inhibiting memory access
JPH08305812A (ja) スマートカード及び該カードの実施方法
US6499092B1 (en) Method and apparatus for performing access censorship in a data processing system
US5553019A (en) Write-once read-many memory using EEPROM cells
JPS62190584A (ja) 携帯可能電子装置
US4680736A (en) Method for operating a user memory designed a non-volatile write-read memory, and arrangement for implementing the method
US4712177A (en) Circuit for a cord carrier having a memory and an access control unit for secure data access
US5285415A (en) Data counting memory card and reader
US6095411A (en) Electronic debit card and method for recharging an electronic debit card
RU2169951C2 (ru) Полупроводниковое запоминающее устройство
US6415370B1 (en) Semiconductor integrated circuit
JP2929696B2 (ja) シングルチップマイクロコンピュータ
KR960004223B1 (ko) 기억장치
JPS63208145A (ja) Ｉｃカ−ド
JP2854610B2 (ja) 携帯可能電子装置
JP3205998B2 (ja) シングルチップマイクロコンピュータ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees