JPH11110499A

JPH11110499A - 度数カウンタおよび度数カウント方法

Info

Publication number: JPH11110499A
Application number: JP27422897A
Authority: JP
Inventors: Yoshihiro Masana; 芳弘正名; Seiichi Yamazaki; 誠一山崎; Keiichi Ito; 啓一伊藤
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1997-10-07
Filing date: 1997-10-07
Publication date: 1999-04-23
Also published as: DE69838867T2; DE69838867D1; EP0909034B1; EP0909034A3; US6314155B1; EP0909034A2

Abstract

(57)【要約】【課題】不揮発性メモリの書き換え回数を低減する。【解決手段】度数カウンタ１は、度数データをカウン
トアップするバイナリカウンタ２０を有するバイナリカ
ウンタ部１１と、度数データを格納するＥＥＰＲＯＭ４
０を有するＥＥＰＲＯＭカウンタ部１２とを備えてい
る。度数カウント処理において、ＥＥＰＲＯＭ４０の度
数データはデータバスＬ１を介してバイナリカウンタ２
０にロードされ、バイナリカウンタ２０はロードされた
度数データを所定度数カウントアップする。そしてカウ
ントアップされた度数データはデータバスＬ１を介して
ＥＥＰＲＯＭ４０に書き込まれ、ＥＥＰＲＯＭ４０の度
数データが更新される。バイナリカウンタ２０において
度数をカウントアップすることにより、１度の度数カウ
ント処理でＥＥＰＲＯＭ４０の書き換えは１回で済むこ
とになり、書き換え回数を低減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリペードカード
等のＩＣカードに用いられる、ＥＥＰＲＯＭ等の不揮発
性メモリを備えた度数カウンタ、およびこの度数カウン
タを用いた度数カウント方法に関するものであり、特に
ショッピングのプリペードカードのように最大カウント
度数が大きく、１回に大度数をカウントする用途に好適
な度数カウンタおよび度数カウント方法に関するもので
ある。

【０００２】

【従来の技術】従来のＩＣカード用度数カウンタおよび
度数カウント方法としては、例えば特開平７−１４１４
７８号公報に開示されたものがある。図１３は従来の度
数カウンタおよび度数カウント処理を説明する図であ
る。従来の度数カウンタおよび度数カウント処理は、図
１３（ａ）のように、ＥＥＰＲＯＭ等の電気的に書き換
え可能な不揮発性メモリで構成された８ビットの塗りつ
ぶし型のカウンタを複数段設け、度数のカウントごとに
１ビットずつ”１”を書き込み塗りつぶしていき、１つ
の段が８ビット塗りつぶれたら、図１３（ｂ）のように
次の段を１ビット塗りつぶし、そのあと図１３（ｃ）の
ように、全て塗りつぶされた段の塗りつぶし型カウンタ
を”０”にクリアするものであった。

【０００３】

【発明が解決しようとする課題】しかしながら上記従来
の度数カウンタおよび度数カウント方法では、ＥＥＰＲ
ＯＭの動作保証書き換え回数が１万回程度であるという
制限があるため、ショッピングのプリペードカードのよ
うに最大度数が１０万程度と大きい用途に対応できない
という問題があった。また、最大度数が大きいとＥＥＰ
ＲＯＭで構成された度数カウンタが大きくなるという欠
点があった。また、上記従来の方法は１度数ずつカウン
トするので、ショッピングのプリペードカードのように
１度に数百度数〜数万度数という大きな度数をカウント
する場合には処理に時間がかかるという欠点があった。

【０００４】本発明はこのような従来の問題を解決する
ものであり、不揮発性メモリの書き換え回数を低減する
ことを目的とするものである。さらに、最大度数に対す
る不揮発性メモリのメモリセル数を低減し、不揮発性メ
モリを小さくすることを目的とするものである。さらに
また、カウント処理時間を短縮することを目的とするも
のである。

【０００５】

【課題を解決するための手段】上記の目的を達成するた
めに本発明の度数カウンタは、度数データを格納する書
き換え可能な不揮発性メモリと、カウント動作により、
第１の度数データを所定度数カウントアップまたはカウ
ントダウンした第２の度数データを生成するバイナリカ
ウンタとを備え、前記第１の度数データを前記不揮発性
メモリセルから前記バイナリカウンタにロードし、前記
バイナリカウンタが生成した第２の度数データを前記不
揮発性メモリに書き込むことを特徴とする。

【０００６】また本発明の度数カウント方法は、度数デ
ータを格納する書き換え可能な不揮発性メモリと、バイ
ナリカウンタとを備えた度数カウンタを用い、前記第１
の度数データを前記不揮発性メモリセルから前記バイナ
リカウンタにロードする処理と、前記バイナリカウンタ
をカウント動作させることにより、前記第１の度数デー
タを第２の度数データまでカウントアップまたはカウン
トダウンする処理と、前記第２の度数データを前記不揮
発性メモリに書き込む処理とを含むことを特徴とする。

【０００７】

【発明の実施の形態】

実施の形態１図１は本発明の実施の形態１の度数カウンタ１を示すブ
ロック構成図である。度数カウンタ１は、バイナリカウ
ンタ部１１と、ＥＥＰＲＯＭカウンタ部１２と、ロード
フラグ１３と、データバスＬ１と、制御線部Ｌ２とを有
する。バイナリカウンタ部１１は、バイナリカウンタ２
０と、キャリーフラグ２１とを有する。ＥＥＰＲＯＭカ
ウンタ部１２は度数データを格納するＥＥＰＲＯＭ４０
を有する。

【０００８】データバスＬ１は、８ビットのバスライン
ｂ０，ｂ１…ｂ７からなり、バイナリカウンタ部１１お
よびＥＥＰＲＯＭカウンタ部１２に接続している。制御
線部Ｌ２は、バイナリカウンタ部１１、ＥＥＰＲＯＭカ
ウンタ部１２、およびロードフラグ１３を制御するため
の各制御線と、ロードフラグ１３およびキャリーフラグ
２１の出力信号線とを有する。バイナリカウンタ部１１
を制御するための制御線部Ｌ２の制御線は、カウントア
ップパルスＵＰ０，ＵＰ１…ＵＰ７、カウントロード信
号ＬＤ０，ＬＤ１，ＬＤ２、カウントストア信号ＲＤ
０，ＲＤ１，ＲＤ２、およびクリア信号ＣＬＲを伝送す
る各制御線からなる。

【０００９】図２はバイナリカウンタ部１１の回路図例
である。図２において、バイナリカウンタ部１１は、バ
イナリカウンタ２０と、キャリーフラグ２１と、データ
バスＬ１の８ビットのバスラインｂ０〜ｂ７に接続する
ための各接続端子と、カウントアップパルスＵＰ０〜Ｕ
Ｐ７、ロード信号ＬＤ０〜ＬＤ２、カウントストア信号
ＲＤ０〜ＲＤ２、およびクリア信号ＣＬＲの各入力端子
と、キャリーフラグ出力端子Ｆ２とを有する。

【００１０】バイナリカウンタ２０は、（ｎ＋１）（ｎ
は正の整数）ビットのビットカウンタＣＮＴ０，ＣＮＴ
１…ＣＮＴｎと、ＯＲゲート（図２では２２，２３…２
８）とを有する。図２では最大度数が１０万度数程度の
度数カウントを想定しており、ｎ＋１＝１７である。

【００１１】ビットカウンタＣＮＴ０〜ＣＮＴ１６は同
一の内部構成を有する。ビットカウンタＣＮＴｉ（ｉは
０からｎまでの任意の整数）は、カウントアップパルス
の入力端子Ｕと、カウントロード信号ＬＤ（ＬＤ０〜Ｌ
Ｄ２のいずれか）の入力端子Ｌと、カウントストア信号
ＲＤ（ＲＤ０〜ＲＤ２のいずれか）の入力端子Ｒと、ク
リア信号ＣＬＲの入力端子Ｃと、データ入出力端子ｂ
と、キャリー出力端子ｃｙとを有する。

【００１２】ビットカウンタＣＮＴ０，ＣＮＴ８，ＣＮ
Ｔ１６の端子ｂはデータバスＬ１のバスラインｂ０に、
ＣＮＴ１，９の端子ｂはバス接続端子ｂ１に、ＣＮＴ
２，ＣＮＴ１０の端子ｂはバスラインｂ２に、ＣＮＴ
３，ＣＮＴ１１の端子ｂはバスラインｂ３に、ＣＮＴ
４，ＣＮＴ１２の端子ｂはバスラインｂ４に、ＣＮＴ
５，ＣＮＴ１３の端子ｂはバス接続端子ｂ５に、ＣＮＴ
６，ＣＮＴ１４の端子ｂはバスラインｂ６に、ＣＮＴ
７，ＣＮＴ１５の端子ｂはバスラインｂ７にそれぞれ接
続されている。ＣＮＴ０〜ＣＮＴ７の端子Ｌには信号Ｌ
Ｄ０が、ＣＮＴ８〜ＣＮＴ１５の端子Ｌには信号ＬＤ１
が、またＣＮＴ１６の端子Ｌには信号ＬＤ２がそれぞれ
入力される。ＣＮＴ０〜ＣＮＴ７の端子Ｒには信号ＲＤ
０が、ＣＮＴ８〜ＣＮＴ１５の端子Ｒには信号ＲＤ１
が、またＣＮＴ１６の端子Ｒには信号ＲＤ２がそれぞれ
入力される。

【００１３】ビットカウンタＣＮＴ０〜ＣＮＴ１６は、
ＣＮＴｊ（ｊは０からｎ−１までの任意の整数）の端子
ｃｙを次ビットのＣＮＴ（ｊ＋１）の端子Ｕに直接ある
いはＯＲゲート２２〜２８のいずれかを通して接続する
ことにより、従属接続されている。ＣＮＴ０の端子Ｕに
は信号ＵＰ０が入力される。ＣＮＴ０とＣＮＴ１、ＣＮ
Ｔ３とＣＮＴ４、およびＣＮＴ９〜ＣＮＴ１６は直接接
続されている。また、ＣＮＴ１とＣＮＴ２、ＣＮＴ２と
ＣＮＴ３、ＣＮＴ４〜ＣＮＴ９は、それぞれＯＲゲート
２２〜２８を通して接続されている。ＣＮＴ２の端子Ｕ
にはＯＲゲート２２を通してカウントアップパルスＵＰ
１が入力され、ＣＮＴ３の端子ＵにはＯＲゲート２３を
通してパルスＵＰ２が入力され、ＣＮＴ５の端子Ｕには
ＯＲゲート２４を通してパルスＵＰ３が入力され、ＣＮ
Ｔ６の端子ＵにはＯＲゲート２５を通してパルスＵＰ４
が入力され、ＣＮＴ７の端子ＵにはＯＲゲート２６を通
してパルスＵＰ５が入力され、ＣＮＴ８の端子ＵにはＯ
Ｒゲート２７を通してパルスＵＰ６が入力され、またＣ
ＮＴ９の端子ＵにはＯＲゲート２８を通してパルスＵＰ
７が入力される。

【００１４】カウントアップパルスＵＰ０〜ＵＰ７は、
それぞれカウントステップ値２⁰、２²、２³、２⁵、
２⁶、２⁷、２⁸、２⁹のカウントアップを実行するた
めのパルスである。カウントロード信号ＬＤ０〜ＬＤ２
は、ＥＥＰＲＯＭカウンタ部１２（図１参照）に格納さ
れている度数データをデータバスＬ１を通してバイナリ
カウンタ２０にロードするための信号である。カウント
ストア信号ＲＤ０〜ＲＤ２は、バイナリカウンタ２０の
度数カウントデータをデータバスＬ１を通してＥＥＰＲ
ＯＭカウンタ部１２に格納するための信号である。クリ
ア信号ＣＬＲはバイナリカウンタ２０をクリアするため
の信号である。

【００１５】キャリーフラグ２１は、ＮＯＲゲート２
９，３０を有し、バイナリカウンタ２０がオーバーフロ
ーしたか否かを示すキャリーフラグ出力Ｆ２をＮＯＲゲ
ート３０の出力端子に生成する。ＮＯＲゲート２９の第
１の入力端子はバイナリカウンタ２０の最上位ビットの
ビットカウンタＣＮＴ１６の端子ｃｙに接続され、第２
の入力端子はＮＯＲゲート３０の出力端子に接続されて
いる。ＮＯＲゲート３０の第１の入力端子はＮＯＲゲー
ト２９の出力端子に接続され、また第２の入力端子には
信号ＬＤ２が入力され、第３の入力端子には信号ＣＬＲ
が入力される。キャリーフラグ２１は、カウントロード
信号ＬＤ２またはクリア信号ＣＬＲが”Ｈ”レベルにな
ると、オーバーフローしていないことを示す論理レベ
ル”０”（”Ｌ”レベル）にキャリーフラグ出力Ｆ２を
クリアし、ビットカウンタＣＮＴ１６の端子ｃｙが”
Ｈ”になると、オーバーフローしたことを示す論理レベ
ル”１”（”Ｈ”）にキャリーフラグ出力Ｆ２をセット
する。

【００１６】図３はバイナリカウンタ２０のビットカウ
ンタＣＮＴｉの回路例である。ビットカウンタＣＮＴｉ
は、Ｄ型フリップフロップ（Ｄ−Ｆ／Ｆ）３１と、ＡＮ
Ｄゲート３２，３４，３６と、インバータゲート３３
と、ＯＲゲート３５と、トライステートゲート３７とを
有する。また、図２において説明した、端子ｂと、端子
Ｕと、端子Ｌと、端子Ｒと、端子Ｃと、端子ｃｙとを有
する。

【００１７】Ｄ−Ｆ／Ｆ３１は、立ち下がりトリガ型の
Ｄ−Ｆ／Ｆであり、内部信号Ｌ３１が入力されるデータ
入力端子Ｄと、内部信号Ｌ３２が入力されるセット端子
ＳＥＴと、内部信号Ｌ３５が入力されるリセット端子Ｒ
ＳＴと、端子Ｕ（カウントアップパルスＵＰの入力端
子）に接続されたクロック入力端子ＣＬＫと、カウント
ビットＱｉを生成するデータ出力端子Ｑと、内部信号Ｌ
３１を生成する反転データ出力端子ＱＢとを有する。

【００１８】ＡＮＤゲート３２は、データ入出端子ｂに
接続された第１の入力端子と、端子Ｌ（カウントロード
信号ＬＤの入力端子）に接続された第２の入力端子と、
内部信号Ｌ３２を生成する出力端子とを有する。インバ
ータゲート３３は、データ入出端子ｂに接続された入力
端子と、端子ｂの信号を反転させた内部信号Ｌ３３を生
成する出力端子とを有する。ＡＮＤゲート３４は、内部
信号Ｌ３３が入力される（すなわちインバータゲート３
３を介してデータ入出端子ｂに接続された）第１の入力
端子と、端子Ｌに接続された第２の入力端子と、内部信
号Ｌ３４を生成する出力端子とを有する。ＯＲゲート３
５は、内部信号Ｌ３４が入力される第１の入力端子と、
端子Ｃ（クリア信号ＣＬＲの入力端子）に接続された第
２の入力端子と、内部信号Ｌ３５を生成する出力端子と
を有する。

【００１９】ＡＮＤゲート３６は、カウントビットＱｉ
が入力される第１の入力端子と、端子Ｕに接続された第
２の入力端子と、端子ｃｙに接続され、キャリー信号
（桁上がり信号）ｃｙを生成する出力端子とを有する。
トライステートゲート３７は、カウントビットＱｉが入
力される入力端子と、データ入出力端子ｂに接続された
出力端子と、端子Ｒ（カウントストア信号ＲＤの入力端
子）に接続された制御端子とを有し、制御端子が”Ｈ”
レベル（つまり端子Ｒから入力される信号が”Ｈ”レベ
ル）のとき、入力端子のカウントビットＱｉを出力端子
に生成してデータ入出力端子ｂに与え、制御端子が”
Ｌ”レベル（つまり端子Ｒから入力される信号が”Ｌ”
レベル）のとき、入力端子と出力端子との間を高インピ
ーダンス状態にする。

【００２０】次にビットカウンタＣＮＴｉの動作を説明
する。図４はビットカウンタＣＮＴｉの動作を説明する
ためのタイミングチャートである。図４には、端子Ｌ
（カウントロード信号ＬＤ）、端子Ｕ（カウントアップ
パルスＵＰ）、端子端子Ｒ（カウントストア信号Ｒ
Ｄ）、カウントビットＱｉ、およびキャリー信号ｃｙの
各波形を示してある。度数カウンタ１（図１参照）にお
ける処理は、ＥＥＰＲＯＭカウンタ部１２（図１参照）
のＥＥＰＲＯＭ４０に記憶されている度数データをバイ
ナリカウンタ２０にロードするカウントロード処理と、
ロードした度数データを加算すべき度数だけカウントア
ップするカウントアップ処理と、カウントアップされた
度数データを新たな度数データとしてＥＥＰＲＯＭ４０
に書き込むカウントストア処理とに大別される。図４に
おけるＬ端子が”Ｈ”レベルとなるタイミングＴ２以前
の期間はカウントロード処理に対応し、タイミングＴ２
〜Ｔ７の期間はカウントアップ処理に対応し、Ｒ端子
が”Ｈ”レベルとなるタイミングＴ７以降の期間はカウ
ントストア処理に対応する。

【００２１】まず端子ＵおよびＲが”Ｌ”レベルであ
り、データバスＬ１（図１参照）により端子ｂが”Ｈ”
レベルになっているときに、カウントロード信号ＬＤに
より端子Ｌを”Ｌ”から”Ｈ”に変化させると、ＡＮＤ
ゲート３２の入力端子が全て”Ｈ”になるので、Ｄ−Ｆ
／Ｆ３１の端子ＳＥＴ（内部信号Ｌ３２）が”Ｈ”にな
る。従ってＤ−Ｆ／Ｆ３１の端子Ｑは”Ｈ”にセットさ
れ、カウントビットＱｉは”Ｈ”になる。次に端子Ｌ
を”Ｈ”にしたまま、データバスＬ１により端子ｂを”
Ｌ”に変化させると（Ｔ１）、内部信号Ｌ３３が”Ｈ”
になり、ＡＮＤゲート３４の入力端子が全て”Ｈ”にな
るので、Ｄ−Ｆ／Ｆ３１の端子ＲＳＴ（内部信号Ｌ３
５）が”Ｈ”になる（このとき端子ＳＥＴは”Ｌ”にな
る）。従ってＤ−Ｆ／Ｆ３１の端子Ｑは”Ｌ”にセット
され、カウントビットＱｉは”Ｌ”になる。

【００２２】すなわち、ビットカウンタＣＮＴｉは、端
子Ｌが”Ｈ”になると、端子ｂに与えられたデータをＤ
−Ｆ／Ｆ３１にセットする。従って、ＥＥＰＲＯＭ４０
に記憶された度数データのビットをデータバスＬ１を介
して端子ｂに与え、端子Ｌを”Ｈ”にすれば、上記の度
数データのビットを対応するビットカウンタＣＮＴｉに
ロードすることができる。図２のバイナリカウンタ２０
のように、（ｎ＋１）個のビットカウンタＣＮＴ０〜Ｃ
ＮＴｎを用いてバイナリカウンタを構成すれば、端子Ｌ
を”Ｈ”にすることにより、このバイナリカウンタに
（ｎ＋１）ビットの度数データをロードすることができ
る。

【００２３】次に、端子ＵおよびＲを”Ｌ”にしたま
ま、端子Ｌを”Ｈ”レベルから”Ｌ”に変化させ、端子
ｂに上記のビットデータを与えることを停止すると（Ｔ
２）、トライステートゲート３７の入出力端子間は高イ
ンピーダンス状態なので、端子ｂはフローティング状態
になるが、カウントビットＱｉはＤ−Ｆ／Ｆ３１によ
り”Ｌ”に保持される。次に端子Ｕにカウントアップパ
ルスＵＰを与え、最初のパルスが立ち下がると（Ｔ
３）、Ｄ−Ｆ／Ｆ３１の端子Ｑは”Ｌ”から”Ｈ”に変
化し、カウントビットＱｉは”Ｈ”になる。この最初の
パルスの期間、キャリー信号ｃｙは”Ｌ”のままであ
る。次に信号ＵＰの２個目のパルスが立ち上がると（Ｔ
４）、ＡＮＤゲート３６の入力端子が全て”Ｈ”になる
ので、キャリー信号ｃｙは”Ｌ”から”Ｈ”に変化す
る。次に２個目のパルスの立ち下がりで（Ｔ５）、カウ
ントビットＱｉは”Ｌ”に反転し、またキャリー信号ｃ
ｙも”Ｌ”に反転する。さらに、３個目のパルスの立ち
下がりで（Ｔ６）、カウントビットＱｉが再び”Ｈ”に
なる。

【００２４】すなわち、ビットカウンタＣＮＴｉは、端
子Ｕから入力されるカウントアップパルスの立ち下がり
ごとに、カウントビットＱｉを”Ｈ”および”Ｌ”に交
互に反転させ、カウントビットＱｉが”Ｈ”から”Ｌ”
に変化するときには、キャリーパルスをｃｙから出力す
る。従って、図２のバイナリカウンタ２０のように、
（ｎ＋１）個のビットカウンタＣＮＴ０〜ＣＮＴｎを従
属接続すれば、初段のビットカウンタＣＮＴ０に入力さ
れるカウントアップパルスＵＰ０のパルスの立ち下がり
ごとに１（＝２⁰）ずつカウントアップする（ｎ＋１）
ビットのバイナリカウンタを構成できる。さらに、ビッ
トカウンタＣＮＴｊの端子ｃｙとＣＮＴ（ｊ＋１）の端
子Ｕとの従属接続部の間に図２のようにＯＲゲートを設
け、ビットカウンタＣＮＴ（ｊ＋１）の端子ＵにＯＲゲ
ートを通してカウントアップパルスＵＰ（ｊ＋１）（初
段のビットカウンタＣＮＴ０に入力される信号ＵＰ０と
は独立な信号）を入力できるようにすれば、カウントア
ップパルスＵＰ（ｊ＋１）のパルスの立ち下がりごと
に、カウントステップ値２^j+1ずつカウントアップする
ことも可能になる。従って、上記のように構成したバイ
ナリカウンタは、カウントアップパルスＵＰｉによりカ
ウントステップ値２ⁱのカウントアップが可能となる。
なお、ＯＲゲートは全ての従属接続部に設ける必要はな
く、例えば使用頻度の高いカウントステップ値に対応す
る従属接続部に設ければ良い。図２のバイナリカウンタ
２０では、ＣＮＴ１〜ＣＮＴ３およびＣＮＴ４〜ＣＮＴ
９の各従属接続部にＯＲゲートを設けており、例えばカ
ウントアップパルスＵＰ０により１ずつカウントアップ
し、ビットカウンタＣＮＴ８に入力されるカウントアッ
プパルスＵＰ６により２⁸ずつカウントアップする。

【００２５】次に、端子ＬおよびＵを”Ｌ”にしたま
ま、カウントストア信号ＲＤにより端子Ｒを”Ｌ”か
ら”Ｈ”に変化させると（Ｔ７）、タイミングＴ３、Ｔ
５、Ｔ６でそれぞれ反転し”Ｈ”となったカウントビッ
トＱｉがトライステート３７により端子ｂに出力され
る。

【００２６】すなわち、ビットカウンタＣＮＴｉは、端
子Ｒが”Ｈ”になると、カウントビットＱｉを端子ｂに
出力する。従って、カウントアップされたカウントビッ
トＱｉをデータバスＬ１を介してＥＥＰＲＯＭ４０に与
え、ＥＥＰＲＯＭ４０に書き込む（ＥＥＰＲＯＭ４０の
度数データを更新する）ことができる。

【００２７】図１に戻り、ＥＥＰＲＯＭカウンタ部１２
のＥＥＰＲＯＭ４０は、例えば１７ビットのメモリセル
ｓ０，ｓ１…ｓ１６（図示せず）を有する。メモリセル
ｓ０は度数データの最下位ビットすなわちカウントビッ
トＱ０が書き込まれるセルであり、メモリセルｓ１６は
度数データの最上位ビットすなわちカウントビットＱ１
６が書き込まれるセルである。メモリセルｓ０〜ｓ１６
は３つのバイトに分かれており、データの書き換えはバ
イト単位に実行される。メモリセルｓ０〜ｓ７は下位バ
イト、メモリセルｓ８〜ｓ１５は中位バイト、メモリセ
ルｓ１６は上位バイトである。ここでは、最上位ビット
を含む上位バイトのデータを書き換えてから、中位バイ
トおよび下位バイトのデータを書き換えるものとする。
各バイトにおけるデータの書き換えは、バイト中の全て
のメモリセルのデータを消去し、そのあとバイト中の所
定のメモリセルにデータを書き込むことにより実行され
る。また、データ消去状態を度数データのビット値１に
対応させ、データ書き込み状態をビット値０に対応させ
る。また、メモリセルｓ０〜ｓ１６が全てデータ書き込
み状態であるときを度数データの初期値（＝０）に対応
させ、メモリセルｓ０〜ｓ１６が全てデータ消去状態で
あるときを度数データの最大値に対応させる。

【００２８】ロードフラグ１３の構成は、例えば図２に
示すキャリーフラグ２１の構成と同じように２つのＮＯ
Ｒゲートを組み合わせたもので良く、その出力をロード
フラグ出力Ｆ１とする。ロードフラグ出力Ｆ１は、ここ
では論理レベル”１”のときカウントロード処理が実行
済みであることを示し、論理レベル”０”のときカウン
トロード処理が未実行であることを示すものとする。

【００２９】次に、本発明の実施の形態１における度数
カウント処理について説明する。図５は本発明の実施の
形態１における度数カウント処理を示すフローチャート
である。また、図６は図５のステップＳ１におけるカウ
ントロード処理の詳細を示すフローチャートであり、図
７は図５のステップＳ２におけるカウントアップ処理の
詳細を示すフローチャートであり、図８は図５のステッ
プＳ４におけるカウントストア処理の詳細を示すフロー
チャートである。

【００３０】以下の説明においては、度数カウンタ１は
図示しないＩＣカードに実装されているものとする。ま
た、ここでは図５のステップＳ１、Ｓ２、Ｓ４の各処理
をＩＣカードのコマンド処理とし、図５の度数カウント
処理全体を図示しない上位装置が制御するものとする。
すなわち、ＩＣカードは、上位装置からのコマンドに従
い、カウントロード処理、カウントアップ処理、カウン
トストア処理の３つのコマンド処理を実行するものとす
る。なお、ＩＣカード自身が図５の度数カウント処理全
体を制御するようにしても良い。

【００３１】まず、図５の度数カウント処理全体のフロ
ーを説明する。ステップＳ１において、上位装置がＩＣ
カードにカウントロードコマンドを与えると、ＩＣカー
ドは、度数データを出力させるための制御信号をＥＥＰ
ＲＯＭカウンタ部１２に与え、カウントロード信号ＬＤ
をバイナリカウンタ部１１に与え、またロードフラグ１
３にフラグセットのための制御信号を与える。ＥＥＰＲ
ＯＭカウンタ部１２は、ＥＥＰＲＯＭ４０に記憶されて
いる（ｎ＋１）ビットの度数データＮａをデータバスＬ
１に出力し、バイナリカウンタ部１１は度数データＮａ
をデータバスＬ１からバイナリカウンタ２０にロードす
るとともに、キャリーフラグ２１を”０”にクリアし、
またロードーフラグ１３を”１”にセットする（カウン
トロード処理）。図２ではキャリーフラグ出力Ｆ２の”
０”は”Ｌ”レベルに対応し、”１”は”Ｈ”レベルに
対応する。

【００３２】ロードされた更新前の度数データＮａは、
０または１の係数ａ₀，ａ₁…ａ_nを用い、Ｎａ＝ａ₀×２⁰＋ａ₁×２¹…＋ａ_n×２ⁿ （１）と表記できる。

【００３３】次にステップＳ２において、上位装置がＩ
Ｃカードに度数Ｎc1をカウントアップさせるためのカウ
ントアップコマンドを与えると、ＩＣカードはカウント
アップパルスＵＰをバイナリカウンタ部１１に与え、バ
イナリカウンタ部１１は度数Ｎc1のカウントアップを実
行する（カウントアップ処理）。このカウントアップ処
理においては、カウントステップ値２⁰，２¹…２ⁿの
内の１つ以上の所定のカウントステップ値でそれぞれ１
回ずつカウントアップを実行する。もしも、バイナリカ
ウンタ部１１のバイナリカウンタ２０がオーバーフロー
した場合には、フラグ部２１によりキャリーフラグＦ２
が”１”にセットされる。

【００３４】カウント度数Ｎc1は、０または１の係数ｃ
₀，ｃ₁…ｃ_nを用い、Ｎc1＝ｃ₀×２⁰＋ｃ₁×２¹…＋ｃ_n×２ⁿ （２）と表記できる。上位装置は、更新前度数データＮａに新
たに加算すべき度数Ｎｄが与えられると、０または正の
整数である係数ｄ₀，ｄ₁…ｄ_nを用い、加算度数Ｎｄ
をＮｄ＝ｄ₀×２⁰＋ｄ₁×２¹…＋ｄ_n×２ⁿ （３）のように展開し、加算度数Ｎｄの係数ｄ_iに基づいて、
カウント度数Ｎc1の係数ｃ_iを決め、ｃ_i＝１であれ
ば、カウントステップ値２ⁱのカウントアップを１回実
行させる。ｄ_i＝０のときはｃ_i＝０とし、ｄ_i≧１の
ときはｃ_i＝１とする。従ってＮc1≦Ｎｄである。これ
に対し、ＥＥＰＲＯＭ４０に新たに書き込むべき度数デ
ータ（更新度数データ）はＮａ＋Ｎｄである。なお、バ
イナリカウンタ部１１が図２の構成であるときは、
ｃ₁，ｃ₄，ｃ₁₀〜ｃ_n、およびｄ₁，ｄ₄，ｄ₁₀〜ｄ
_n は常に０である。

【００３５】次にステップＳ３において、上位装置は、
ステップＳ２のカウントアップ処理におけるカウント度
数Ｎc1が加算度数Ｎｄに等しかったか、それともＮｄよ
りも小さかったかを認識しており、Ｎc1＜Ｎｄの場合に
は、ステップＳ２に戻り、カウント度数Ｎc2をカウント
アップさせるためのカウントアップコマンドをＩＣカー
ドに与え、バイナリカウンタ部１１は、さらに度数Ｎc2
のカウントアップを実行する。

【００３６】カウント度数Ｎc2は、０または１の係数ｅ
₀，ｅ₁…ｅ_nを用い、Ｎc2＝ｅ₀×２⁰＋ｅ₁×２¹…＋ｅ_n×２ⁿ （４）と表記できる。ＩＣカードは、加算度数Ｎｄから既にカ
ウントアップ済みの度数Ｎc1を差し引いたＮｄ−Ｎc1
を、０または正の整数である係数ｆ₀，ｆ₁…ｆ_nを用
い、Ｎｄ−Ｎc1＝ｆ₀×２⁰＋ｆ₁×２¹…＋ｆ_n×２ⁿ （５）のように展開し、係数ｆ_iに基づいて、最初のカウント
アップ処理と同様に、カウント度数Ｎc2の係数ｅ_i＝１
であれば、カウントステップ値２ⁱのカウントアップを
実施させる。

【００３７】このように、カウント度数の合計Ｎｃ（＝
Ｎc1＋Ｎc2＋…）が加算度数Ｎｄに等しくなるまで、ス
テップＳ２およびＳ３を繰り返し、Ｎｃ＝Ｎｄになった
ら、ステップＳ４に進む。

【００３８】なお、ステップＳ２およびＳ３を繰り返さ
ずに、ステップＳ２において、カウントステップ値２ⁱ
のカウントアップを、１回ではなく、（３）式の係数ｄ
_iの値と同じ回数だけ実施するようにしても良い。この
場合には、カウント度数Ｎc1は、加算度数Ｎｄに等し
く、Ｎc1＝ｄ₀×２⁰＋ｄ₁×２¹…＋ｄ_n×２ⁿ （２）′ である。

【００３９】次にステップＳ４において、上位装置がカ
ウントストアコマンドをＩＣカードに与えると、ＩＣカ
ードは、ロードフラグ１３のロードフラグ出力Ｆ１とキ
ャリーフラグ２１のキャリーフラグ出力Ｆ２とを調べ、
ロードフラグ出力Ｆ１が”１”であり、かつキャリーフ
ラグ出力Ｆ２が”０”であれば、カウントストア信号Ｒ
Ｄをバイナリカウンタ部１１に与え、度数データを書き
込むための制御信号をＥＰＲＯＭカウンタ部１２に与え
る。バイナリカウンタ部１１は、カウントアップ処理に
おいて生成した更新度数データＮａ＋Ｎｄをデータバス
Ｌ１に出力し、ＥＥＰＲＯＭカウンタ部１２は上記の更
新度数データＮａ＋ＮｄをＥＥＰＲＯＭ４０に書き込む
（カウントストア処理）。また、ＩＣカードは、ロード
フラグ出力Ｆ１が”０”であるか、またはキャリーフラ
グ出力Ｆ２が”１”であれば、上記のカウントストア処
理を実行させずに、図５の処理を終了する。

【００４０】次に、図５のステップＳ１におけるカウン
トロード処理について、図１、図２、図６を用いて詳細
に説明する。まずステップＳ１０において、ＥＰＲＯＭ
カウンタ部１２は、ＩＣカードからの制御信号に従い、
ＥＥＰＲＯＭ４０に記憶されている１７ビットの更新前
度数データＮａ＝［ａ₁₆ａ₁₅…ａ₀］（［］は２進表
記を示す）の内の下位の８ビットａ₀〜ａ₇をデータバ
スＬ１に出力する。バイナリカウンタ部１１は、上位装
置がカウントロード信号ＬＤ０を”Ｌ”レベルから”
Ｈ”レベルに変化させると、上記のビットａ₀〜ａ₇を
データバスＬ１からビットカウンタＣＮＴ０〜ＣＮＴ７
にロードする。なお、更新前度数データＮａ＝［ａ₁₆ａ
₁₅…ａ₀］のロードを実施する前に、ロードフラグ１３
は、ＩＣカードからの制御信号に従い、”０”にリセッ
トされる。

【００４１】次にステップＳ１１において、ＥＰＲＯＭ
カウンタ部１２は更新前度数データＮａ＝［ａ₁₆ａ₁₅…
ａ₀］の次の８ビットａ₈〜ａ₁₅をデータバスＬ１に出
力し、バイナリカウンタ部１１は、上位装置によりカウ
ントロード信号ＬＤ１が”Ｈ”に変化すると、度数カウ
ンタ１は上記のビットａ₈〜ａ₁₅をビットカウンタＣＮ
Ｔ８〜ＣＮＴ７にロードする。

【００４２】次にステップＳ１２において、ＥＰＲＯＭ
カウンタ部１２は更新前度数データＮａ＝［ａ₁₆ａ₁₅…
ａ₀］の最上位ビットａ₁₆をデータバスＬ１に出力し、
バイナリカウンタ部１１は、上位装置によりカウントロ
ード信号ＬＤ２が”Ｈ”レベルに変化すると、上記のビ
ットａ₁₆をビットカウンタＣＮＴ１６にロードするとと
もに、キャリーフラグ２１を論理レベル”０”（”Ｌ”
レベル）にリセットする。

【００４３】最後にステップＳ１３において、ロードフ
ラグ１３が、ＩＣカードからの制御信号に従い、”１”
にセットされる。このロードフラグ１３は、上位装置
が、カウントストア処理のときに、カウントロード処理
が実施済みである否かを判定するのみに用いられるもの
である。以上により、カウントロード処理を終了する。

【００４４】次に、図５のステップＳ２におけるカウン
トアップ処理について、図１ないし図３、および図７を
用いて詳細に説明する。上位装置は加算度数Ｎｄが与え
られると、これを（３）式に準じて、Ｎｄ＝ｄ₀×２⁰＋ｄ₂×２² ＋ｄ₃×２³＋ｄ₅×２⁵ ＋ｄ₆×２⁶＋ｄ₇×２⁷＋ｄ₈×２⁸＋ｄ₉×２⁹ （６）のように展開し、（６）式の係数ｄ₀，ｄ₂，ｄ₃，ｄ
₅〜ｄ₉に基づいて、（２）式に示すカウント度数Ｎc1
の係数ｃ₀，ｃ₂，ｃ₃，ｃ₅〜ｃ₉を決める。そし
て、度数Ｎc1をカウントアップするカウントアップコマ
ンドをＩＣカードに与え、ＩＣカードは図７のカウント
アップ処理を実行する。まずステップＳ２０において、
カウントステップ値２⁰のカウントアップを実行させる
か否かをカウント度数Ｎc1の係数ｃ₀の値に基づいて判
断する。ｃ₀＝０ならば、２⁰のカウントアップを実行
させずに、ステップＳ２２に進む。またｃ₀＝１なら
ば、ステップＳ２１において、カウントアップパルスＵ
Ｐ０を１個出力する。このパルスＵＰ０はビットカウン
タＣＮＴ０の端子Ｕに与えられ、バイナリカウンタ部１
１は２⁰のカウントアップを１回実行する。

【００４５】次に、ステップＳ２０〜Ｓ２１と同様にし
て、ステップＳ２２〜Ｓ２３において、カウントステッ
プ値２²のカウントアップについての処理を実行する。
すなわち、ステップ２２において、カウント度数Ｎc1の
係数ｃ₂＝０ならば、２²のカウントアップを実行させ
ずに、ステップＳ２４に進む。またｃ₂＝１ならば、ス
テップＳ２３において、カウントアップパルスＵＰ１を
１個出力する。このパルスＵＰ１はＯＲゲート２２を通
してビットカウンタＣＮＴ２の端子Ｕに与えられ、バイ
ナリカウンタ部１１は２²のカウントアップを１回実行
する。

【００４６】以下同様に、ステップＳ２４〜Ｓ２５にお
いてカウントステップ値２³のカウントアップについて
の処理、ステップＳ２６〜Ｓ２７においてカウントステ
ップ値２⁵ のカウントアップについての処理、ステップ
Ｓ２８〜Ｓ２９においてカウントステップ値２⁶のカウ
ントアップについての処理、ステップＳ３０〜Ｓ３１に
おいてカウントステップ値２⁷のカウントアップについ
ての処理、ステップＳ３２〜Ｓ３３においてカウントス
テップ値２⁸のカウントアップについての処理、ステッ
プＳ３４〜Ｓ３５においてカウントステップ値２⁹のカ
ウントアップについての処理、をそれぞれ実行する。以
上により、図７のカウントアップ処理を終了する。

【００４７】また、上記のカウントアップ処理中に、ビ
ットカウンタＣＮＴ１６に桁上がりが発生し、キャリー
パルスが出力されると、キャリーフラグ２１が”
１”（”Ｈ”レベル）にセットされる。キャリーフラグ
出力Ｆ２は、カウントアップ処理の開始前に、ロード信
号ＬＤ２により”０”（”Ｌ”レベル）にクリアされて
いる。

【００４８】なお、カウントステップ値２ⁱのカウント
アップを、１回ではなく、（３）式の係数ｄ_iの値と同
じ回数だけ実行するようにしても良い。この場合には、
ステップＳ２１，Ｓ２３，Ｓ２５，Ｓ２７，Ｓ２９，Ｓ
３１，Ｓ３３、Ｓ３５において、加算度数Ｎｄの係数ｄ
_iの値と同じ個数のカウントアップパルスＵＰをビット
カウンタＣＮＴｉに入力してやれば良い。

【００４９】図９は図２に示す構成のバイナリカウンタ
１１におけるカウントアップ処理の一例を示すタイミン
グチャートであり、カウントアップパルスＵＰ０〜ＵＰ
７、およびカウントビットＱ０〜Ｑ１６の波形を示して
ある。図９において、ＥＥＰＲＯＭ４０からロードされ
た更新前度数データＮａは１５００＝［００００００
１０１１１０１１１００］であり、従ってカウントロ
ードが終了した段階で、バイナリカウンタ２０のカウン
トビットＱ０，Ｑ１，Ｑ５，Ｑ９，Ｑ１１〜Ｑ１６は”
Ｌ”レベルになっており、カウントビットＱ２〜Ｑ４，
Ｑ６〜Ｑ８，Ｑ１０は”Ｈ”レベルになっている。ま
た、加算度数Ｎｄは１０００である。

【００５０】Ｎｄ＝１０００＝０×２⁰＋０×２²＋１×２³＋１×２⁵＋１×２⁶＋１×２⁷ ＋１×２⁸ ＋１×２⁹ （７）と展開できる。加算度数Ｎｄの係数が全て０または１な
ので、カウント度数Ｎciは加算度数Ｎｄと等しくなり、Ｎci＝１×２³＋１×２⁵＋１×２⁶＋１×２⁷ ＋１×２⁸ ＋１×２⁹ （８）である。従って、図５のステップＳ２に示すカウントア
ップ処理を１回実行すれば、加算度数Ｎｄをカウントア
ップでき、カウントステップ値２³ ，２⁵ ，２⁶，２
⁷ ，２⁸ ，２⁹ のカウントアップを各１回ずつ実行すれ
ば良い。すなわち、カウントアップパルスＵＰ２、ＵＰ
３、ＵＰ４、ＵＰ５、ＵＰ６、ＵＰ７を各１回ずつタイ
ミングをずらしてバイナリカウンタ２０に入力すれば良
い。なお、ここではビットカウンタＣＮＴｉのキャリー
出力ｃｙをＣＹｉとして説明する。

【００５１】まず、カウントアップパルスＵＰ２が、Ｏ
Ｒゲート２３を通してビットカウンタＣＮＴ３の端子Ｕ
に入力され、タイミングＴ８で立ち下がると、ビットカ
ウンタＣＮＴ３において、カウントビットＱ３が”Ｈ”
から”Ｌ”に反転するとともにキャリーパルスＣＹ３が
出力され、このパルスＣＹ３によりビットカウンタＣＮ
Ｔ４のカウントビットＱ４が”Ｈ”から”Ｌ”に反転す
るとともにキャリーパルスＣＹ４が出力され、このパル
スＣＹ４によりビットカウンタＣＮＴ５のカウントビッ
トＱ５が”Ｌ”から”Ｈ”に反転する。すなわち、カウ
ントアップパルスＵＰ２によりカウントステップ値２³
のカウントアップが１回実行され、２³＝８度数をカウ
ントアップしたことになる。

【００５２】次に、カウントアップパルスＵＰ３が、Ｏ
Ｒゲート２４を通してビットカウンタＣＮＴ５に入力さ
れ、タイミングＴ９で立ち下がると、ビットカウンタＣ
ＮＴ５のカウントビットＱ５が”Ｈ”から”Ｌ”に反転
し、キャリーパルスＣＹ５〜ＣＹ７によりビットカウン
タＣＮＴ６〜ＣＮＴ８のカウントビットＱ６〜Ｑ８がそ
れぞれ”Ｈ”から”Ｌ”に反転し、キャリーパルスＣＹ
８によりビットカウンタＣＮＴ９のカウントビットＱ９
が”Ｌ”から”Ｈ”に反転する。すなわち、カウントア
ップパルスＵＰ３により、カウントステップ値２⁵ のカ
ウントアップが１回実行され、２⁵＝３２度数をカウン
トアップしたことになる。

【００５３】次に、カウントアップパルスＵＰ４が、Ｏ
Ｒゲート２５を通してビットカウンタＣＮＴ６に入力さ
れ、タイミングＴ１０で立ち下がると、ビットカウンタ
ＣＮＴ６のカウントビットＱ６が”Ｌ”から”Ｈ”に反
転する。すなわち、カウントアップパルスＵＰ４によ
り、カウントステップ値２⁶のカウントアップが１回実
行され、２⁶＝６４度数をカウントアップしたことにな
る。

【００５４】次に、カウントアップパルスＵＰ５が、Ｏ
Ｒゲート２６を通してビットカウンタＣＮＴ７に入力さ
れ、タイミングＴ１１で立ち下がると、ビットカウンタ
ＣＮＴ７のカウントビットＱ７が”Ｌ”から”Ｈ”に反
転する。すなわち、カウントアップパルスＵＰ５によ
り、カウントステップ値２⁷のカウントアップが１回実
施され、２⁷＝１２８度数をカウントアップしたことに
なる。

【００５５】次に、カウントアップパルスＵＰ６が、Ｏ
Ｒゲート２７を通してビットカウンタＣＮＴ８に入力さ
れ、タイミングＴ１２で立ち下がると、ビットカウンタ
ＣＮＴ８のカウントビットＱ８が”Ｌ”から”Ｈ”に反
転する。すなわち、カウントアップパルスＵＰ６によ
り、カウントステップ値２⁸のカウントアップが１回実
行され、２⁸＝２５６度数をカウントアップしたことに
なる。

【００５６】次に、カウントアップパルスＵＰ７が、Ｏ
Ｒゲート２８を通してビットカウンタＣＮＴ８に入力さ
れ、タイミングＴ１３で立ち下がると、ビットカウンタ
ＣＮＴ９のカウントビットＱ９が”Ｈ”から”Ｌ”に反
転し、キャリーパルスＣＹ９によりビットカウンタＣＮ
Ｔ１０のカウントビットＱ１０が”Ｈ”から”Ｌ”に反
転し、キャリーパルスＣＹ１０によりビットカウンタＣ
ＮＴ１１のカウントビットＱ１１が”Ｌ”から”Ｈ”に
反転する。すなわち、カウントアップパルスＵＰ７によ
り、カウントステップ値２⁹のカウントアップが１回実
行され、２⁹＝５１２度数をカウントアップしたことに
なる。以上により、バイナリカウンタ部１１において、
ＥＥＰＲＯＭ４０からロードされた更新前度数データＮ
ａ＝１５００が加算度数Ｎｄ＝１０００だけカウントア
ップされ、更新度数データＮａ＋Ｎｄ＝２５００＝［０
００００１００１１１０００１００］が生成され
る。

【００５７】次に、図５のステップＳ４におけるカウン
トストア処理について、図１ないし図３、および図８を
用いて詳細に説明する。ステップＳ５０において、ＩＣ
カードは、ロードフラグ１３のロードフラグ出力Ｆ１お
よびキャリーフラグ２１のキャリーフラグ出力Ｆ２を調
べ、ロードフラグ出力Ｆ１が”０”、またはキャリーフ
ラグ出力Ｆ２が”１”であれば、ステップＳ５１〜Ｓ５
３の処理を実行させずに、図８の処理を終了する。すな
わち、ＩＣカードは、カウントストア信号ＲＤを”Ｈ”
レベルにせず、従って、度数カウンタ１はバイナリカウ
ンタ部１１の度数データをＥＥＰＲＯＭカウンタ部１２
に書き込まない。このように、カウントロード処理が実
施されていない場合と、バイナリカウンタ部１１がカウ
ントアップによりオーバーフローした場合には、ＥＥＰ
ＲＯＭカウンタ部１２の度数データを更新しない。

【００５８】また、ロードフラグ出力Ｆ１が”１”、か
つキャリーフラグ出力Ｆ２が”０”であれば、ＩＣカー
ドはステップＳ５１〜Ｓ５３の処理を実行し、度数カウ
ンタ１はバイナリカウンタ部１１が生成した更新度数デ
ータＮａ＋ＮｄをＥＥＰＲＯＭカウンタ部１２に書き込
む。

【００５９】まずステップＳ５１において、ＩＣカード
がカウントストア信号ＲＤ２を”Ｈ”に変化させると、
ビットカウンタＣＮＴ１６は、トライステートゲート３
７を通してカウントビットＱ１６をデータバスＬ１のバ
スラインｂ０に出力し、ＥＥＰＲＯＭカウンタ部１２は
更新度数データＮａ＋Ｎｄの最上位ビットとなるカウン
トビットＱ１６をＥＥＰＲＯＭ４０の上位バイトのメモ
リセルｓ１６に書き込む。

【００６０】次にステップＳ５２において、ＩＣカード
がカウントストア信号ＲＤ１を”Ｈ”に変化させると、
ビットカウンタＣＮＴ８〜ＣＮＴ１５は、トライステー
トゲート３７を通してカウントビットＱ８〜Ｑ１５をデ
ータバスＬ１のバスラインｂ０〜ｂ７にそれぞれ出力
し、ＥＥＰＲＯＭカウンタ部１２は更新度数データＮａ
＋Ｎｄの中位の８ビットとなるカウントビットＱ８〜Ｑ
１５をＥＥＰＲＯＭ４０の中位バイトのメモリセルｓ８
〜ｓ１５に書き込む。

【００６１】最後にステップＳ５３において、ＩＣカー
ドがカウントストア信号ＲＤ０を”Ｈ”に変化させる
と、ビットカウンタＣＮＴ０〜ＣＮＴ７は、トライステ
ートゲート３７を通してカウントビットＱ０〜Ｑ７をデ
ータバスＬ１のバスラインｂ０〜ｂ７にそれぞれ出力
し、ＥＥＰＲＯＭカウンタ部１２は、ＩＣカードからの
制御信号に従い、更新度数データＮａ＋Ｎｄの下位の８
ビットとなるカウントビットＱ０〜Ｑ７をＥＥＰＲＯＭ
４０の下位バイトのメモリセルｓ０〜ｓ７に書き込む。
以上により、ＥＥＰＲＯＭ４０の１７ビットの度数デー
タが更新前データＮａから更新度数データＮａ＋Ｎｄに
書き換えられる。

【００６２】ところで、ＥＥＰＲＯＭ４０は上述したよ
うにバイトごとにデータを書き換えるものであり、その
書き換え手順はバイト中の全てのメモリセルを消去状態
にしてから所定のメモリセルを書き込み状態にするとい
うものである。また、ここではＥＥＰＲＯＭ４０のメモ
リセルが消去状態のときをビット値１、書き込み状態の
ときをビット値０に対応させている。従って、例えば下
位バイトのデータ書き換え手順は、最初にメモリセルｓ
０〜ｓ７の全てを１に書き換え、次にビット値０のカウ
ントビットに対応するメモリセルを０に書き換えるとい
うものであり、また上位バイトのデータ書き換え手順
は、最初にメモリセルｓ１６を１に書き換え、次にカウ
ントビットＱ１５が０であればメモリセルｓ１６を０に
書き換えるというものである。そこで、図８のカウンタ
ストア処理のように、度数データの最上位ビットを含む
バイト（ここでは上位バイト）を最初に書き換えるよう
にすれば、カウンタストア処理中のいかなる瞬間におい
てもＥＥＰＲＯＭ４０の度数データの値が更新前度数デ
ータＮａよりも小さくなることはない。従って、万が
一、カウントストア処理の途中でＩＣカード抜き取り等
により度数カウンタ１の電源断が生じても、度数データ
が逆戻りする方向すなわち更新前度数データＮａよりも
小さな値に更新されることがない。

【００６３】このように実施の形態１によれば、度数カ
ウンタ１にバイナリカウンタ部１１とＥＥＰＲＯＭカウ
ンタ部１２を設け、ＥＥＰＲＯＭカウンタ部１２のＥＥ
ＰＲＯＭ４０に記憶されている度数データをバイナリカ
ウンタ部１１のバイナリカウンタ２０にロードし、バイ
ナリカウンタ２０において所定度数カウントアップし、
カウントアップされた度数データをＥＥＰＲＯＭ４０に
書き込むようにしたので、１回の度数カウント処理でＥ
ＥＰＲＯＭ４０の書き換えが１回となり、ＥＥＰＲＯＭ
４０の書き換え回数に１万回程度の制限があっても、１
０万度数程度の度数カウントに対応できる。またバイナ
リデータをＥＥＰＲＯＭ４０に書き込むようにしたの
で、従来の度数カウンタよりＥＥＰＲＯＭ４０のメモリ
セル数を低減でき、ＥＥＰＲＯＭ４０を小さくすること
ができる。

【００６４】また、度数カウンタ１に、カウントロード
処理が実施されたか否かを示すロードフラグ１３と、バ
イナリカウンタ２０がオーバーフローしか否かを示すキ
ャリーフラグ２１とを設け、カウントロード処理が実施
されていないときと、バイナリカウンタ２０がオーバー
フローしたときには、ＥＥＰＲＯＭ４０の度数データを
更新しないようにしたことにより、ＥＥＰＲＯＭ４０の
度数データが逆戻りする方向（減少する方向）に更新さ
れることがなく、従って度数カウンタ１が実装されたＩ
Ｃカードの不正使用を防止することができる。

【００６５】また、ＥＥＰＲＯＭ４０のデータ消去状態
を度数データのビット値１に対応させ、カウントストア
処理のときに、度数データの最上位ビットが書き込まれ
るＥＥＰＲＯＭ４０の上位バイトを最初に更新するよう
にしたことにより、カウントストア処理中にＩＣカード
抜き取り等により電源断が生じても、ＥＥＰＲＯＭ４０
の度数データが逆戻りすることはなく、従って度数カウ
ンタ１が実装されたＩＣカードの不正使用を防止するこ
とができる。

【００６６】また、バイナリカウンタ２０の任意のビッ
トカウンタＣＮＴｉにＯＲゲートを介してカウントアッ
プパルスを入力できる構成とし、カウントステップ値２
ⁱのカウントアップができるようにしたことにより、従
来のように１度数ずつカウントアップする場合よりも、
度数カウント処理時間を短くすることができる。

【００６７】実施の形態２図１０は本発明の実施の形態２の度数カウンタ２を示す
ブロック構成図であり、図１と同じものには同一符号を
付してある。度数カウンタ２は、図１の度数カウンタ１
において、リチャージフラグ１４を設け、バイナリカウ
ンタ部１１をバイナリカウンタ部１５とした構成になっ
ており、バイナリカウンタ部１５と、ＥＥＰＲＯＭカウ
ンタ部１２と、ロードフラグ１３およびリチャージフラ
グ１４と、データバスＬ１と、制御線部Ｌ３とを有す
る。バイナリカウンタ部１５は、図１のバイナリカウン
タ部１において、バイナリカウンタ２０をバイナリカウ
ンタ５０とした構成となっており、バイナリカウンタ５
０とキャリーフラグ２１とを有する。リチャージフラグ
１４は、例えばロードフラグ１３と同じ構成であり、そ
の出力をリチャージフラグ出力Ｆ３とする。制御線部Ｌ
３は、図１の制御線部Ｌ２において、リチャージフラグ
１４を制御するための制御線およびリチャージフラグ１
４の出力信号線を設けたものである。

【００６８】図１１はバイナリカウンタ部１５の回路図
例であり、図２と同じものには同一符号を付してある。
バイナリカウンタ５０と図２のバイナリカウンタ２０と
は、ＯＲゲート２２〜２８を入れるビット位置が異なる
だけであり、このほかの構成は同じである。バイナリカ
ウンタ５０は、ビットカウンタＣＮＴ０〜ＣＮＴ７の従
属接続部にそれぞれＯＲゲート２２〜２８を設けてお
り、カウントアップパルスＵＰ０〜ＵＰ７をビットカウ
ンタＣＮＴ０〜ＣＮＴ７の端子Ｕ（図３参照）にそれぞ
れ入力する構成となっている。

【００６９】バイナリカウンタ５０の動作は、図２のバ
イナリカウンタ２０の動作とほぼ同じであるが、ＯＲゲ
ート２２〜２８の位置が異なるため、１回でカウントア
ップできる桁（カウントステップ値）が若干異なる。バ
イナリカウンタ５０においては、カウントアップパルス
ＵＰ０によりカウントステップ値（度数）２⁰（＝
１）、ＵＰ１により２¹（＝２）、１個のＵＰ２により
２²（＝４）、ＵＰ３により２³（＝８）、ＵＰ４によ
り２⁴（＝１６）、ＵＰ５によりで２⁵（＝３２）、Ｕ
Ｐ６により２⁶（＝６４）、ＵＰ７により２⁷（＝１２
８）のカウントアップが可能である。すなわち、２⁰〜
２⁷までの全ての桁を１回でカウントアップすることが
可能である。従って、カウントアップパルスＵＰ０〜Ｕ
Ｐ７を選択的に制御することにより、図５のステップＳ
２に示す１回のカウントアップ処理で、度数１〜２５５
を自由にカウントアップできる。これは、８ビットの加
算器と同等の動作ができることを示している。

【００７０】本発明の実施の形態２においては、度数カ
ウント処理の他に、リチャージ処理を追加し、度数カウ
ンタ２のＥＥＰＲＯＭカウンタ部１２に記憶されている
度数データを任意の値に変更できるようにした。これに
より、例えば度数カウンタ２を実装したＩＣカードの再
利用が可能になる。なお、実施の形態２における度数カ
ウント処理は、上記実施の形態１と同様に図５に示すフ
ローにより実施される。

【００７１】本発明の実施の形態２におけるリチャージ
処理について以下に説明する。図１２は本発明の実施の
形態２におけるリチャージ処理を示すフローチャートで
ある。以下の説明においては、上記第１の実施形態と同
様に、度数カウンタ２はＩＣカードに実装されているも
のとし、また図１２のリチャージ処理をカウントアップ
処理とを上位装置が制御するものとし、図１２のリチャ
ージ処理をＩＣカードのコマンド処理とする。なお、Ｉ
Ｃカード自身が図１２のリチャージ処理とカウントアッ
プ処理とを制御するようにしても良い。

【００７２】リチャージフラグ１４は、リチャージコマ
ンドの実施許可／不許可を与えるフラグであり、ここで
は論理レベル”０”のとき実施不許可、論理レベル”
１”のとき実施許可であるものとする。リチャージフラ
グ１４は、ＩＣカードの活性化時（ショッピング等に用
いられ、度数データが記憶されており、度数カウント処
理が可能なとき）にはクリアされ”０”になっている。

【００７３】リチャージ処理を実行するためには、セキ
ュリティ上、パスワード照合や認証処理等の実行許可を
とる処理が必要であり、この処理を正しく実行すると、
リチャージフラグ１４は”１”にセットされる。これは
度数カウンタが不正にリチャージされるのを防止するた
めである。

【００７４】上位装置からリチャージコマンドが出され
ると、ＩＣカードは図１２のリチャージ処理を実施す
る。まず、ステップＳ６０において、リチャージフラグ
１４のリチャージフラグ出力Ｆ３が”１”かどうかを調
べる。リチャージフラグ出力Ｆ３が”０”ならば、リチ
ャージの実行不許可と判断し、図１２の処理を終了す
る。またリチャージフラグ出力Ｆ３が”１”ならば、ス
テップＳ６１〜Ｓ６２の処理を実施する。

【００７５】ステップＳ６１において、ＩＣカードは度
数カウンタ２にクリア信号ＣＬＲを出力し、このクリア
信号ＣＬＲにより、バイナリカウンタ部１５のビットカ
ウンタＣＮＴ０〜ＣＮＴ１６はカウントビットＱ０〜Ｑ
１６を”０”（”Ｌ”）にクリアし、またキャリーフラ
グ２１を”０”（”Ｌ”）にクリアする。

【００７６】次にステップＳ６２において、ＩＣカード
はロードフラグ１３にフラグセットのための制御信号を
与え、ロードフラグ１３を”１”にセットする。ステッ
プＳ６１およびＳ６２の処理により、バイナリカウンタ
５０のカウント値は初期値（＝０）に戻され、ロードフ
ラグ出力Ｆ１はカウントストア処理の許可を示す”１”
にセットされ、リチャージコマンド処理を終了する。

【００７７】次にカウントストア処理を実行すると、Ｅ
ＥＰＲＯＭカウンタ部１２に初期値の度数データが書き
込まれ、度数カウンタ２がリチャージされたことにな
る。なお、カウントストア処理の前にカウントアップ処
理を実行すれば、度数カウンタ２を任意の値にリチャー
ジすることができる。なお、リチャージコマンド処理内
で、カウントストア処理まで行っても良いが、任意の値
にリチャージすることを考えると、ＥＥＰＲＯＭの書き
換え回数を少なくできるので、カウントストア処理を別
々に行ったほうが良い。

【００７８】このように実施の形態２によれば、度数カ
ウンタ２にリチャージ処理の許可／不許可を示すリチャ
ージフラグ１４を設け、パスワード照合等の処理が済ん
でリチャージが許可され、リチャージフラグ１４がセッ
トされているときに、ＥＥＰＲＯＭ４０に初期値（＝
０）あるいは任意の度数データを書き込むためのリチャ
ージ処理を実施できるようにしたことにより、ＩＣカー
ドを再利用することができる。

【００７９】また、カウントアップパルスＵＰ０〜ＵＰ
７をバイナリカウンタ２０のビットカウンタＣＮＴ０〜
ＣＮＴ７の端子Ｕに入力できる構成とすることにより、
１〜２５６の任意のカウントステップ値でのカウントア
ップを可能とし、８ビットの加算器と同等の機能をカウ
ンタのみで実現したことにより、度数カウント処理の時
間を短縮することができる。

【００８０】なお、上記実施の形態１および２では、カ
ウントアップにより度数をカウントしているが、カウン
トダウンでも良いことは言うまでもない。

【００８１】また、カウントステップ値２ⁱのカウント
をするためのＯＲゲートのバイナリカウンタにおける位
置および数、ならびにバイナリカウンタのビット数すな
わちビットカウンタの数は、図２および図１１に示すも
のに限定されるものではないく、任意に設定可能であ
る。さらに、ロードフラグ１３、キャリーフラグ２１、
およびリチャージフラグ１４の極性も、上記実施の形態
１および２に限定されるものではない。

【００８２】また、上記実施の形態１および２では、Ｅ
ＥＰＲＯＭ４０の度数データの書き換えは、バイト単位
でデータを書き換えるバイトライトであるが、全ビット
を同時に書き換えるページライトとしても良い。ページ
ライトでは消去状態でＩＣカード抜き取り等が発生した
場合に、全ビット値が１の使用完了状態になるので、よ
り安全である。

【００８３】また、上記実施の形態１および２では、１
個のカウントアップコマンド処理で複数の桁のカウント
アップをしているが、１コマンド処理で１つの桁のカウ
ントアップをするようにしても良い。

【００８４】

【発明の効果】以上説明したように本発明の請求項１記
載の度数カウンタおよび請求項７記載の度数カウント方
法によれば、度数カウンタにバイナリカウンタと不揮発
性メモリとを設け、不揮発性メモリに記憶されている度
数データをバイナリカウンタにロードし、バイナリカウ
ンタにおいて所定度数カウントアップし、カウントアッ
プされた度数データを不揮発性メモリに書き込むように
したので、１回の度数カウント処理での不揮発性メモリ
の書き換えが１回となり、大きな度数に対応できるとい
う効果がある。またバイナリデータを不揮発性メモリに
書き込むようにしたので、従来よりも不揮発性メモリの
メモリセル数を低減でき、不揮発性メモリを小さくでき
るという効果がある。

【００８５】また、本発明の請求項２記載の度数カウン
タおよび請求項８記載の度数カウント方法によれば、度
数カウンタに、カウントロード処理が実施されたか否か
を示す第１のロードフラグと、バイナリカウンタがオー
バーフローしか否かを示す第２のフラグとを設け、カウ
ントロード処理が実施されていないときと、バイナリカ
ウンタがオーバーフローしたときには、不揮発性メモリ
の度数データを更新しないようにしたことにより、不揮
発性メモリの度数データが減少する方向に更新されるこ
とがなく、従って例えば度数カウンタをＩＣに実装した
場合にＩＣカードの不正使用を防止できるという効果が
ある。

【００８６】また、本発明の請求項３記載の度数カウン
タおよび請求項９記載の度数カウント方法によれば、度
数カウンタにリチャージ処理の許可／不許可を示す第３
のフラグを設け、リチャージが許可され、第３のフラグ
がセットされているときに、不揮発性メモリに初期値
（＝０）あるいは任意の度数データを書き込むためのリ
チャージ処理を実施できるようにしたことにより、例え
ば度数カウンタをＩＣに実装した場合にＩＣカードを再
利用できるという効果がある。

【００８７】また、本発明の請求項４および５記載の度
数カウンタならびに請求項１０記載の度数カウント方法
によれば、バイナリカウンタにおいてカウントステップ
値２ⁱのカウントアップができるようにしたことによ
り、従来のように１度数ずつカウントアップする場合よ
りも、度数カウント処理時間を短くできるという効果が
ある。

【００８８】また、本発明の請求項１１および１２記載
の度数カウント方法によれば、不揮発性メモリのデータ
消去状態を度数データのビット値１に対応させ、カウン
トストア処理のときに、度数データの最上位ビットが書
き込まれる不揮発性メモリのバイトを最初に、あるいは
不揮発性メモリの全てのメモリセルを同時に、更新する
ようにしたことにより、カウントストア処理中に電源断
が生じても、不揮発性メモリの度数データが減少する方
向に更新されることはなく、従って例えば度数カウンタ
をＩＣに実装した場合にＩＣカードの不正使用を防止で
きるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態１の度数カウンタを示すブ
ロック構成図である。

【図２】本発明の実施の形態１の度数カウンタにおける
バイナリカウンタ部の回路図例である。

【図３】本発明の実施の形態１の度数カウンタのバイナ
リカウンタ部におけるビットカウンタの回路図例であ
る。

【図４】本発明の実施の形態１の度数カウンタにおける
ビットカウンタの動作を説明するためのタイミングチャ
ートである。

【図５】本発明の実施の形態１の度数カウンタにおける
度数カウント処理を示すフローチャートである。

【図６】図５のステップＳ１におけるカウントロード処
理の詳細を示すフローチャートである。

【図７】図５のステップＳ２におけるカウントアップ処
理の詳細を示すフローチャートである。

【図８】図５のステップＳ４におけるカウントストア処
理の詳細を示すフローチャートである。

【図９】本発明の実施の形態１の度数カウンタにおける
カウントアップ処理を示すタイミングチャートである。

【図１０】本発明の実施の形態２の度数カウンタを示す
ブロック構成図である。

【図１１】本発明の実施の形態２の度数カウンタにおけ
るバイナリカウンタ部の回路図例である。

【図１２】本発明の実施の形態２の度数カウンタにおけ
るリチャージ処理を示すフローチャートである。

【図１３】従来の度数カウンタおよび度数カウント処理
を説明する図である。

【符号の説明】

１，２度数カウンタ、１１，１５バイナリカウン
タ部、１２ＥＥＰＲＯＭカウンタ部、１３ロー
ドフラグ、１４リチャージフラグ、２１キャリー
フラグ、２０，５０バイナリカウンタ、３１Ｄ
型フリップフロップ、４０ＥＥＰＲＯＭ、ＣＮＴ
０〜ＣＮＴ１６ビットカウンタ、ＵＰ０〜ＵＰ７カ
ウントアップパルス。

Claims

【特許請求の範囲】

【請求項１】度数データを格納する書き換え可能な不
揮発性メモリと、カウント動作により、第１の度数データを所定度数カウ
ントアップまたはカウントダウンした第２の度数データ
を生成するバイナリカウンタとを備え、前記第１の度数データを前記不揮発性メモリセルから前
記バイナリカウンタにロードし、前記バイナリカウンタ
が生成した第２の度数データを前記不揮発性メモリに書
き込むことを特徴とする度数カウンタ。
【請求項２】前記第１の度数データのロードを開始す
る前にクリアされ、前記第１の度数データがロードされ
たあとにセットされる第１のフラグと、前記カウント動作を開始する前にクリアされ、前記バイ
ナリカウンタがオーバーフローするとセットされる第２
のフラグとをさらに備えたことを特徴とする請求項１記
載の度数カウンタ。
【請求項３】前記バイナリカウンタのデータクリアが
許可されたときにセットされ、前記データクリアが実施
されたあとにクリアされる第３のフラグをさらに備えた
ことを特徴とする請求項２記載の度数カウンタ。
【請求項４】前記度数データが、（ｎ＋１）（ｎは正
の整数）ビットのデータであり、前記バイナリカウンタが、カウントステップ値２ⁱ（ｉ
は０〜ｎまでの任意の整数）のカウント動作をするもの
であることを特徴とする請求項１記載の度数カウンタ。
【請求項５】前記バイナリカウンタが、従属接続された（ｎ＋１）個のフリップフロップを有
し、任意の前記フリップフロップに外部から動作クロックを
入力することにより、前記カウントステップ値２ⁱのカ
ウント動作をするものであることを特徴とする請求項４
記載の度数カウンタ。
【請求項６】ＩＣカードに実装されていることを特徴
とする請求項１記載の度数カウンタ。
【請求項７】度数データを格納する書き換え可能な不
揮発性メモリと、バイナリカウンタとを備えた度数カウ
ンタを用い、前記第１の度数データを前記不揮発性メモリセルから前
記バイナリカウンタにロードする処理と、前記バイナリカウンタをカウント動作させることによ
り、前記第１の度数データを第２の度数データまでカウ
ントアップまたはカウントダウンする処理と、前記不揮発性メモリの度数データを前記第２の度数デー
タに更新する処理とを含むことを特徴とする度数カウン
ト方法。
【請求項８】前記度数カウンタに、第１のフラグと、
前記バイナリカウンタがオーバーフローしたときにのみ
セットされる第２のフラグとを設け、前記バイナリカウンタに前記第１の度数データをロード
したあとに前記第１のフラグをセットする処理をさらに
含み、前記第１のフラグがセットされており、かつ前記第２の
フラグがクリアされているときにのみ、前記第２のデー
タを前記不揮発性メモリに書き込む前記処理を実施する
ことを特徴とする請求項７記載の度数カウント方法。
【請求項９】前記度数カウンタに、第３のフラグを設
け、前記バイナリカウンタのデータクリアが許可されたら前
記第３のフラグをセットする処理と、前記第３のフラグがセットされているときにのみ、前記
バイナリカカウンタをデータクリアする処理と、前記バイナリカウンタがデータクリアされたあとに前記
第１のフラグをセットする処理とをさらに含み、前記第３のフラグがセットされているときにのみ、前記
データクリア処理を実施することを特徴とする請求項８
記載の度数カウント方法。
【請求項１０】前記度数データが、（ｎ＋１）ビット
のデータであり、前記バイナリカウンタが、カウントステップ値２ⁱのカ
ウント動作をするものであり、カウントアップまたはカウントダウンする前記処理が、
選択した１つまたは複数のカウントステップ値で、それ
ぞれ所定回数ずつ前記バイナリカウンタをカウント動作
させるものであることを特徴とする請求項７記載の度数
カウント方法。
【請求項１１】前記度数データを更新する処理が、前記不揮発性メモリのメモリセルをバイト単位で更新
し、前記メモリセルのデータ消去状態を前記度数データのビ
ット値１に対応させ、前記度数データの最上位ビットが書き込まれるバイトを
最初に更新するものであることを特徴とする請求項７記
載の度数カウント方法。
【請求項１２】前記度数データを更新する処理が、前記不揮発性メモリのメモリセルを全て同時に更新し、前記メモリセルのデータ消去状態を前記度数データのビ
ット値１に対応させるものであることを特徴とする請求
項７記載の度数カウント方法。