KR100634925B1 - 연속 카운트를 생성하기 위한 어셈블리 - Google Patents

Abstract

본 발명에 따른 연속 카운트를 생성하기 위한 어셈블리는, 연속하는 사이클에서의 펄스를 카운트함으로써 증분될 수 있는 n개의 스테이지 이진 카운터(24)와, EEPROM(10)을 포함하는데, 이 EEPROM(10)에서는 각 경우에서 획득된 카운트를 나타내는 정보 목록이 사이클 사이의 중지기간에 저장된다. EEPROM(10)은 n+1개의 메모리 셀을 포함한다. 제어 회로(36)는, 최상위 비트에 할당되는 이진 카운터(24)의 n-1개의 스테이지의 내용이 EEPROM(10)의 처음의 n-1개의 메모리 셀에 저장되도록 해주며, n번째 또는 (n+1)번째 메모리 셀의 내용은 교번하는 사이클에서 변경된다. 각 사이클이 개시될 때, EEPROM(10)의 처음의 n-1개의 메모리 셀의 내용은 이진 카운터(24)의 대응하는 스테이지로 전송되며, EEPROM(10)의 n번째 및 (n+1)번째 메모리 셀의 내용을 링크시킴으로써 형성되는 이진 카운터(24)의 n번째 스테이지로 1비트가 기입되어서, 그 카운트가 이전 사이클에서 얻어진 카운트에 대응하게 되며, 이에 따라, 카운팅 펄스는 그 후 이진 카운터(24)를 다음 카운트로 증분시킨다.

어셈블리, EEPROM, 이진 카운터, 메모리 셀, 제어 회로, 사이클

Description

연속 카운트를 생성하기 위한 어셈블리{ASSEMBLY FOR GENERATING A CONSECUTIVE COUNT}

도 1은 본 발명에 따른 어셈블리의 도식적 회로도.

도 2는 본 발명에 따라 어셈블리가 동작하는 방법에 대한 설명을 도와주는 진리표.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : EEPROM

14, 16 : 프로그래밍 입력

18 : 리세트 입력

20, 22 : 니게이터

24 : 이진 카운터

26 : 안티밸런스 회로

28 : 로드 입력

32 : 선택 스위치

36 : 제어부

본 발명은 연속 사이클에서 펄스를 카운팅함으로써 증분될수 있는 n-스테이지 이진 카운터와, 각 경우에 획득된 카운트를 표시하는 정보 목록이 사이클 사이의 중지기간(pause)에 저장되는 EEPROM을 포함하는 연속 카운트를 생성하기 위한 어셈블리에 관한 것이다.

연속 카운트를 생성하는 것이 필요한 적용들이 있으며, 거기에는 개별의 카운팅 사이클 사이에 임의선택적으로 긴 중지기간이 존재하고 타임아웃시에 카운팅이 최종 카운트로부터 재시작되어진다. 예를 들어, 코딩 시스템이 존재하여 대응 카운트가 코딩 알고리즘을 이용할때의 소위 서명을 생성하기 위한 코버트(covert) 코드에 링크된다. 이 서명은 그 후 수신기에 보내어지고, 그 수신기는 동일 카운트와 그것에 알려진 코버트 코드를 사용시에 수신된 서명이 정식으로 인가된 발송인으로부터 나온 것인지 아닌지를 체크할 수 있다. 전송의 보안은 코버트 코드와 함께 외부에서 인식하지 못하는 카운트를 사용함으로써 강화된다.

카운트가 중지기간 후에 이전 카운트로 부터 증분되도록 하기 위해서, 도달한 카운트를 표시하는 정보 목록을 저장하는 것이 필요하다. 전압원이 이용될 수 있을때, 반도체 메모리가 이러한 목적에 이용될 수 있기 때문에 저장하는 것은 문제가 되지 않는다. 실제로, 심지어 집적 회로에서도 저장은 전압원이 언제나 이용가능한 한 문제없이 수행될 수 있다.

또한, 반도체 메모리가 존재하여 전원이 끊어졌을 때 그 반도체에 저장되는 정보가 보존된다. 그러한 메모리는 전기적으로 소거가능하고 프로그램 가능한 읽기 전용 메모리 또는 짧게, EEPROM으로 지칭되며, 그의 내용은, 대응 전기 전압을 인가하고 개별의 메모리 셀에 정보가 기록되게 함으로써 소거 가능하다.

그러나, EEPROM의 단점은 제조업자가 오직 제한된 수의 안전한 저장 동작만을 보증할수 있다는 것이다. 이 수가 초과하자마자, 메모리 셀에 들어온 정보 목록이 안전하게 검색되는 것이 더 이상 보증될 수 없다. 이러한 저장 동작의 수로 하나의 대표적인 값은 일반적으로 100,000이다. 그러한 메모리에 차례로 저장된 이진수가 임의의 수일때, 이 안전한 저장 동작의 최대 수는 각 메모리 셀의 내용이 매 저장 동작에서 변경될 필요가 없는 한 매우 크다. 그러나, 이후에 카운트의 최하위 비트를 저장하는 EEPROM 메모리 셀의 내용이 매 저장 동작마다 변하기 때문에, 가장 나쁜 경우는 연속 카운트가 저장되어질 필요가 있을 때이다. 연속 카운트를 저장하는데 있어서, 일단 예로든 100,000 저장 사이클이 달성되면 EEPROM은 실제적으로 불안정해진다. 그러나, 이 안전 저장 동작의 수가 불충분한 적용들이 있다.

본 발명은 EEPROM의 안전 저장 동작 수를 증분될 수 있게 하는 상기 언급된 종류의 어셈블리를 제공하는 것을 목적으로 한다.

이 목적을 달성하기 위해서, 연속 사이클에서 펄스를 카운팅함으로써 증분될수 있는 n-스테이지 이진 카운터와, 각 경우에 획득된 카운트를 나타내는 정보 목록이 사이클 사이의 중지기간에 저장되는 EEPROM을 포함하는 연속 카운트를 생성하기 위한 어셈블리에 있어서,

- EEPROM은 n+1 개의 메모리 셀을 포함하고;

- 제어 회로를 구비하여, 최상위 비트로 할당된 이진 카운터의 n-1 스테이지의 내용이 EEPROM의 n-1 최초 메모리 셀들에 저장되게하고, n 번째 또는 (n+1) 번째의 메모리 셀의 내용이 교번하는 사이클로 변경되고;

- 각 사이클의 시작시에, EEPROM의 n-1 최초 메모리 셀의 내용을 이진 카운터의 대응 스테이지로 전송하고, EEPROM의 n번째와 n+1번째 메모리 셀의 내용을 링크함으로써 형성된 이진 카운터의 n번째 스테이지에 비트를 기록함으로써, 카운트는 이전 사이클에서 얻어진 카운트에 대응하게 되며, 이에 따라 카운팅 펄스는 카운터를 다음 카운트로 증분시키는 것을 특징으로 한다.

삭제

본 발명에 따른 어셈블리에서 EEPROM은 n-스테이지 이진 카운터에 의해 생성된 카운트의 숫자 이상의 하나의 셀로 구성되며, 따라서 제어회로가 카운터와 저장 동작을 증분시키는 것이 가능해져서 셀이 각 저장 동작시에 내용을 변경하는 EEPROM에서 더이상 쓸모있지 않다. 셀들의 상태를 두 사이클마다 바꾸는 것은 EEPROM의 오직 두개의 최종 셀들이며, 이에 의해 안전 저장 동작의 수가 두배가 되게 한다.

본 발명의 또 다른 실시예의 이점이 서브-클레임에서 특징된다.

본 발명이 도면을 참조로 하여 예시로써 설명된다.

도 1을 참조하면, 중심 구성부로서 EEPROM(10)을 포함하는 어셈블리가 도시 되어 있다. 이 메모리는 개별의 메모리 셀들을 갖는 반도체 메모리이며, 그안에 이진 값이 전기 전하의 형태로 저장되어질 수 있다. 개별의 셀들에 이진 값을 저장하는 것은 적당한 전압을 인가하는 것에 의해 발생하므로, 인가 전압의 선택에 따라 기록, 읽기 또는 소거 동작이 실행 가능하다. 그러한 메모리 작업 방법은 공지되어있으며, 따라서 여기서 상세하게 설명할 필요는 없다. 이 방면의 상세한 기술은 예를 들어 용어 "EAROM"에서 VDI Verlag에 의해 출간된 사전 "Lexikon Elektrotechnik und Mikroelektronik"의 1993년 2nd Edition에 명백히 나와있다. 개별의 셀에 정보 목록을 저장하는 것은 일반적으로 "프로그래밍(programming)"으로 칭한다.

도 1로부터 명백한 것처럼, EEPROM(10)은 섹션 EE1와 섹션 EE2로 구성된다. 섹션 EE1은 도시된 예시에서 32개의 메모리 셀들을 포함하는 한편, 섹션 EE2는 오직 하나의 단일 메모리 셀로 구성된다.

EEPROM(10)은 데이타 입력을 포함하며, 그것을 통하여 메모리를 초기화하는 데이타가 입력된다. 이 데이타 입력(12)은, EEPROM(10)의 32개의 메모리 셀들의 내부 데이타 입력으로 들어가는 32개의 개별의 라인들을 구비한 단자이다. 또한, EEPROM(10)은 프로그래밍 입력(14)을 포함한다. 이 입력(14)에 인가된 프로그래밍 신호는 개별의 메모리 셀의 데이타 입력에서의 데이타가 단말수신되고 저장되게, 즉 프로그램되게 한다. 프로그래밍 입력(14)은 EEPROM(10)의 섹션 EE1의 모두 32개의 메모리 셀들로 들어간다. EEPROM(10)의 섹션 EE2는 그 자신의 프로그래밍 입력(16)을 포함한다. 또한, 이 섹션 EE2는 개별의 메모리 셀들을 리세트(reset) 신호의 인가에 의해서 소정의 초기 상태로 설정되게 하는 리세트 입력(18)을 포함한다.

섹션 EE2의 최종 출력과 그의 입력 사이에서 뿐만 아니라, 섹션 EE1의 최종 스테이지의 출력과 그의 입력 사이에 각각 니게이터(negator)(20, 22)를 통하여 링크가 제공된다. 이 링크는, 프로그래밍 신호의 수신 시에 대응 메모리 셀에서 재프로그래밍을 달성하는데, 즉, 셀에 최종으로 저장된 이진 값이 대응하는 다른 이진 값으로 변경된다.

또한, 도 1에 도시된 어셈블리는 32개의 카운터 스테이지들로 구성된 이진 카운터(24)를 포함한다. 최초의 31개의 카운터 스테이지들의 입력은 EEPROM(10)의 섹션 EE1의 최초의 32개의 셀의 출력에 직접적으로 접속된다. 카운터(24)의 최종 스테이지는, 섹션 EE1의 최종 메모리 셀의 출력에 접속된 입력과 섹션 EE2를 형성하는 메모리 셀의 출력에 접속된 입력으로 구성된 안티밸런스(antivalence) 회로(26)의 출력에 접속된다. 이진 카운터(24)는 통상적으로 로드(load) 입력(28) 및 증분하는 입력(30)으로 구성된다. 로드 입력(28)에 인가된 신호는 개별의 카운터 스테이지의 입력에 인가되는 데이타가 카운터 스테이지에 프로그램 되게하는 한편, 증분하는 입력(20)에 인가된 신호는 카운터의 카운트가 카운트에서 한 스테이지씩 상승되게 한다. 카운터(24)의 31개의 최초 스테이지의 출력은 EEPROM(10)의 섹션 EE1의 31개의 최초 입력에 접속되는 한편, 최종 스테이지 LSB의 출력은 선택 스위치(32)의 제어 입력에 접속되며, 그 목적은 이후에 설명된다. 카운터(24)의 출력에 존재하는 이진 값들은, 생성될 DATA OUT 카운트로서, 도 1에 도시된 바와 같이 어셈블리의 시퀀싱 사이클 내의(이후에 설명되어짐) 특정시점의 출력(34)에서 검색가능하다.

제어부(36)가 제공되어 연속 카운트를 생성할 때 사이클에서 시퀀싱하는 동작을 제어한다. 이 제어부는 입력(38)을 포함하며, 그 입력에 신호를 활성하는 STEP이 인가될수 있어, 각 경우에 카운트를 생성하기 위하여 사이클을 활성화한다. 추가 입력(40)에 INIT 초기화 신호가 인가될 수 있어서, 특정 초기 상태가 설정되고(이후에 설명됨), 섹션 EE1의 모든 32개의 셀들의 입력에 DATA INIT로서 공급됨으로써 어셈블리를 초기화한다. 출력(42)에서 제어부(36)는 EEPROM(10)의 섹션 EE2가 특정 초기값으로 설정되는 것을 돕는 RESET 신호를 출력한다. 추가의 출력들(44, 46, 48)에서 제어부(36)는 신호를 활성화하는 STEP을 수신하면서 제어 신호 LOAD, INCR 또는 PROG를 차례로 출력한다. 이 목적도 마찬가지로 이후에 설명된다.

이진 카운터(24)의 최종 스테이지의 내용에 의해 기록된 것처럼, 스위치(32)의 위치에 따라서, 제어 신호 PROG가 EEPROM(10)의 섹션 EE1의 프로그래밍 입력(14) 또는 EEPROM(10)의 섹션 EE2의 프로그래밍 입력(16)에 공급되는 것은 명백하다.

도 2를 참조하면, 도 1에 도시된 것처럼 지금 설명될 어셈블리가 동작하는 방법을 보여주는 진리표가 도시되어 있다. 진리표에서는 여덟 사이클에 차례로 EEPROM(10)의 섹션 EE1과 EE2의 내용이 제어부(36)에 의한 제어 신호 출력에 반응하여 어떻게 변화하는지를 도시하며, 섹션 EE1의 최종 세개의 메모리 셀들의 내용만이 각 경우에 도시된다. 또한, 컬럼 "XOR"에 안티밸런스 회로(26)의 출력 신호의 이진 값이 기재되고; 이진 카운터(24)의 최종 세 스테이지의 내용 역시 컬럼 "CNT"로부터 명백하다. "PROG" 컬럼에는, 각 경우에 선택 스위치(32)의 위치에 따른 프로그래밍 신호 PROG를 수신하는 메모리 섹션이 기재되어 있다.

오직 한번 수행되는 제 1단계에서, 도 1에 도시된 바와 같은 어셈블리가 초기화되고, 즉, EEPROM(10)의 셀들이 특정 초기값으로 설정된다. 이 초기값은, 각 경우에 선택 스위치(32)를 통하여 프로그래밍 신호 PROG를 섹션 EE1의 프로그래밍 입력(14)에 인가하는 입력(12)과 제어부를 형성하는 각각의 32개의 라인들에 값 "0"을 인가함으로써 얻어지는 값 0 이다. EEPROM(10)의 섹션 EE2는 제어 회로로부터의 RESET 신호에 의해서 마찬가지로 값 0으로 설정된다.

제어부(36)는 입력(38)에서 STEP 신호를 첫번째로 받는 즉시 사이클(cycle) 0을 실행하며, 이것은 이진 카운터(24)의 입력(28)에 공급된 출력(44)에서 출력되어지는 LOAD 신호를 포함한다. 이 신호의 결과는 EEPROM(10)의 섹션 EE1의 대응하는 스테이지에 의해 그에 제공된 논리값을 그의 개별의 스테이지에 적재하는 것이다. 도 1로부터 명백한 것처럼, 섹션 EE1의 31개의 메모리 셀들은 이진 카운터(24)의 대응 스테이지에 병렬로 접속되어 LOAD 지시 시에 이 31개의 메모리 셀들의 내용이 이진 카운터(24)의 대응 스테이지를 프로그램한다. 이진 카운터(24)의 최하위 스테이지는 도 1에서 LSB로 지칭되며, 안티밸런스 회로(26)의 출력에서 발생하는 값으로 설정된다. 초기화 후에 섹션 EE1의 최종 메모리 셀이 논리값 "0"을 포함하고, 섹션 EE2를 형성하는 메모리 셀 또한 논리값 "0"을 포함하기 때문에, 안티밸런스 회로(26)는 마찬가지로 논리값 "0"을 갖는 신호를 출력하므로, 이진 카운터(24)의 LSB 스테이지는 "0"으로 설정된다. 따라서, 카운트는 모든 스테이지에서 논리값 "0"을 포함한다. 이 논리값은 출력(34)에서의 이 사이클의 시점에 검색가능한 제1 카운트이다. 도 1에 도시되지 않은 회로에 의해 검색이 행해지며 이를 위해 연속 카운트가 생성된다.

그 다음, 사이클 0의 추가의 시퀀싱에서 제어부(24)는, 출력(46)에서 이진 카운터(24)의 증분하는 입력(30)에 공급되는 INCR 신호를 생성하여, 이 카운트가 다음 카운트, 즉 카운트 1로 증분하게 한다. 도 2의 진리표로 부터 명백한 것처럼, 이것은 이진 카운터(24)의 최종 스테이지 LSB에 포함된 논리값이 값 "1"로 바뀌게 하며, 모든 다른 값은 변경없이 유지한다.

LSB 스테이지에서 논리값이 값 "1"로 변경되면, 선택 스위치(32)가 다른 위치로 바뀌게 되며, 이 위치에서 제어부(36)의 출력(48)과 EEPROM(10)의 섹션 EE2의 프로그래밍 입력(16) 사이에 접속이 이루어진다.

사이클 0에서의 최종 스테이지에서처럼, 제어부는 그의 출력(48)에서 PROG 신호를 출력하는데, 그 신호는 선택 스위치(32)의 규정된 위치에 기인하여 섹션 EE2의 프로그래밍 입력(16)에 엑세스하여 이 섹션의 입력에 인가된 논리값이 이 섹션을 형성하는 메모리 셀에 프로그램되어지도록 한다. 도 1에 도시된 바와 같이, 이 논리값은 각 경우에 섹션 EE2의 출력에 존재하는 그 값의 부정의 논리값이다. 이 부정은 니게이터(22)에 의해 영향을 받는다. 따라서, 섹션 EE2에서의 논리값은 값 "1"로 변경되며, 이 변화는 안티밸런스 회로(26)의 출력에서 논리값이 값 "1"로 변경되게 한다.

도 2에서 보여주는 진리표에서, PROG 신호는 PROG_EE2 거나 PROG_EE1으로 확인되어, 선택 스위치(32)의 위치에 따라 그 신호가 섹션 EE2의 프로그래밍 입력(16)에 공급되었는지, 또는 섹션 EE1의 프로그래밍 입력(14)에 공급되었는지를 쉽게 구분해준다.

0 사이클의 이러한 설명으로부터 명백한 것처럼, 이 시퀀스에서 변경된 모든 것은 섹션 EE2를 형성하는 메모리 셀들의 내용이다. 섹션 EE1의 내용은 이 섹션이 프로그래밍 신호를 수신하지 않았기 때문에 변경없이 유지된다.

다음 연속 카운트를 발생하도록 하기 위해서 추가의 STEP 신호가 제어부의 입력(38)에 인가된다. 이 카운트를 생성하기 위해서, 도 2에 도시된 것처럼 사이클 1이 시퀀스되고, 제어부는 그후 그의 출력(44)에서 LOAD 신호를 출력하여 다시 이진 카운터가 이전 사이클의 종료시에 존재하는 카운트로 설정되도록한다. 다음의 경우에 이는 카운트 1이다. 이 단계의 종료시에 다음 연속 카운트, 즉 카운트 "1"이 추후의 사용을 위해서 출력(34)에서 이용될 수 있다 .

제어부(36)는 이제 그의 출력(46)에서 INCR 신호를 출력하여 이진 카운터(24)가 한 카운트 단계씩 증가되게 함으로써 그 다음에 카운트 2를 갖는다. 이진 카운터(24)의 LSB 스테이지에서의 변경은, 선택 스위치(32)가 제어부(36)의 출력(48)이 섹션 EE1의 프로그래밍 입력(14)에 접속되는 다른 위치를 선택하도록 한다.

제어부(36)는 그의 출력(48)에서 PROG 제어 신호를 출력하며, 이 신호는 선택 스위치(32)를 통하여 섹션 EE1의 프로그래밍 입력(14)에 엑세스 하여, 여기서 이진 카운터(24)의 31개의 최초 스테이지의 31개의 최초 메모리 셀들이 이진 카운터(24)의 31개의 최초 스테이지에 포함된 논리값들에 의해 프로그램되어지게 한다. 섹션 EE1의 최종 스테이지는 니게이터(20)를 통하여 그의 출력으로부터 인가된 논리값으로 프로그램되어진다. 이것은 섹션 EE1의 최종 스테이지에서 논리값이 결과적으로 0으로부터 1로 변경되게 한다.

섹션 EE2에서의 논리값은 그 프로그래밍 입력(16)이 어떠한 프로그래밍 신호(PROG)도 수신하지 않았기 때문에 변경되지 않았다는 점에 유의해야 한다.

이어서, 다음의 연속적인 카운트가 발생될 때, 제어부(36)의 입력(38)은 다시 STEP 신호를 수신해야 한다. 이 신호의 수신은 LOAD 신호를 출력하는 제어 회로(36)에 의해 시작되는 싸이클 2를 개시한다. 이 신호를 이진 카운터(24)의 입력(28)에 인가함으로써 싸이클 1의 종료시에 존재하는 이 카운터에서 카운트, 즉 카운트 2가 생성된다. 이 단계의 종료시에 이 카운트 2는 출력(34)에서 다음 연속 카운트로서 사용될 수 있다. 다음 단계는 이진 카운터(24)를 다음 카운트, 즉 카운트 3으로 증분시키는 제어부(36)에 의한 INCR 신호의 생성이다. 이진 카운터(24)의 LSB 스테이지에서의 논리값의 1로의 변화는, 선택 스위치가 제어부(36)의 출력(48)과 섹션 EE2의 프로그래밍 입력(16) 사이를 접속시키도록 한다.

따라서, 제어부(36)에 의해 발생된 PROG 신호는 선택 스위치(32)를 통해 섹션 EE2의 프로그래밍 입력(16)에 액세스하여, 섹션 EE2에 저장된 논리값을 1에서 0으로 변경하며, 섹션 EE1의 모든 메모리 셀의 내용을 변경없이 유지한다.

다음 연속 카운트, 즉 카운트 3을 발생시키기 위하여, 제어부(36)는 다시 입력(38)에서 STEP 신호를 수신한다. 이것은 싸이클 3의 시퀀스를 개시시킨다. LOAD 신호에 의해 EEPROM의 섹션 EE1의 대응하는 최초 31개의 메모리 셀의 내용이 이진 카운터(24)의 31개의 최초 스테이지에 적재되며, 이진 카운터(24)의 최종 스테이지 LSB에서 안티밸런스 회로(26)의 출력 신호에 의해 표현되는 논리값이 적재된다. 이 논리값은, 논리값 1이 섹션 EE1의 최종 셀에 저장되고 논리값 0이 섹션 EE2에 저장되므로, 논리값 1이다. 안티밸런스 회로(26)에서 이 두 논리값에 포함된 논리는 공지된 바와 같이 논리값 1을 생성한다.

출력(34)에서 이제 다음 카운트, 즉 카운트 3이 이용될 수 있다.

출력(46)에서 제어부(36)로부터 출력된 INCR 신호에 의해 이진 카운터(24)는 이제 카운트 4로 1 만큼 증분되어 그 최종 LSB 스테이지에서의 논리값이 0의 값을 갖는다. 이러한 논리값의 변화는 선택 스위치(32)가 선택 스위치(32)를 통해 섹션 EE1의 프로그래밍 입력(14)으로 제어부(36)에 의해 순차 출력되는 PROG 신호의 전달을 선택하도록 한다. 따라서, 이 섹션 EE1은 이진 카운터(24)의 최초 31개의 스테이지의 논리값들에 의해 프로그래밍되며, 그 최종 메모리 셀의 논리값은 그 출력과 니게이터(29) 간의 그 입력으로의 링크를 통해 논리값 1에서 논리값 0으로 변경되며, 섹션 EE2의 내용은 변경되지 않는다.

전술한 개별 싸이클들의 설명으로부터, 각 싸이클은 STEP 신호를 수신하는 제어부(36)의 입력(38)에 의해 활성화되고 LOAD, INCR 및 PROG 신호의 순차 출력으로 이루어진다는 것이 명백하다. 원하는 카운트는 출력(34)에서 LOAD 신호가 출력될 때마다 검색 가능하다. 싸이클 4, 5, 6 및 7 모두는 앞 싸이클과 관련하여 설명된 것과 동일하게 실시되며, 이에 따라 모든 싸이클에서 1 만큼 증분된 카운트가 출력(34)에서 이용가능하며, EEPROM(10)에서 섹션 EE1의 최종 셀의 내용 및 섹션 EE2를 형성하는 셀의 내용은 오직 두 싸이클 마다 변경된다는 점에 유의한다. 따라서, EEPROM(10)에는 카운트를 증분할 때 각 연속 싸이클에서 내용이 변경되는 메모리 셀이 존재하지 않는다. EEPROM 메모리 셀에서 논리값의 안전한 변경의 수는 제한되기 때문에, 이 수는 이제 전술한 시퀀스의 적용에 의해 배가될 수 있다. 도 2에 도시된 진리표의 열 EE1 내의 최종 2진수 및 열 EE2 내에 표시된 2진수를 고려할 때, 이러한 2진수 각각은 오직 두 싸이클마다 변경되는 것이 명백하다. 그럼에도 불구하고, 모든 LOAD 신호 후에 다음 연속 카운트가 데이터 출력(34)으로 출력될 수 있다.

전술한 바와 같은 어셈블리에 의해, EEPROM(10)에 저장된 정보의 안전한 변경 싸이클의 수를 배가시키는 것이 가능하다.

Claims (3)

1. 연속 사이클에서 펄스를 카운팅함으로써 증분될 수 있는 n-스테이지 이진 카운터와, 각 경우에 획득된 카운트를 나타내는 정보 목록이 사이클 사이의 중지기간(pause)에 저장되는 EEPROM을 포함하는, 연속 카운트를 생성하기 위한 어셈블리에 있어서,

   상기 EEPROM(10)은 (n+1) 개의 메모리 셀을 포함하고;

   제어 회로(36)를 구비하여, 최상위 비트로 할당된 상기 이진 카운터(24)의 (n-1) 스테이지의 내용이 상기 EEPROM(10)의 (n-1) 최초 메모리 셀들에 저장되게 하고, n 번째 또는 (n+1) 번째 메모리 셀의 내용이 교번하는 사이클로 변경되며;

   각 사이클이 개시될 때, 상기 EEPROM(10)의 상기 (n-1) 최초 메모리 셀의 내용을 상기 이진 카운터(24)의 대응 스테이지로 전송하고, 상기 EEPROM(10)의 상기 n번째와 (n+1) 번째 메모리 셀의 내용을 링크함으로써 형성된 상기 이진 카운터의 n번째 스테이지 (LSB)에 비트를 기록함으로써, 상기 카운트는 이전 사이클에서 얻어진 카운트에 대응하게 되며, 이에 따라 카운팅 펄스는 상기 이진 카운터(24)를 다음 카운트로 증분시키는 것을 특징으로 하는 어셈블리.
2. 제1항에 있어서, 상기 n번째 및 (n+1)번째 메모리 셀들의 내용을 링크하기 위해 안티밸런스 회로(antivalence circuit: 26)를 채용하는 것을 특징으로 하는 어셈블리.
3. 제1항 또는 제2항에 있어서, 상기 n번째 메모리 셀의 출력이, 각 메모리 셀의 입력에 대한 니게이터(negator)(20, 22)를 통하여 각 경우에 상기 (n+1)번째 메모리 셀의 출력에 접속됨으로써,

   프로그램 신호(PROG_EE1, PROG_EE2)가 수신될 때마다 상기 메모리 셀의 내용이 변경되도록 하는 것을 특징으로 하는 어셈블리.

Images