KR100334535B1 - 멀티 비트 카운터 - Google Patents
멀티 비트 카운터 Download PDFInfo
- Publication number
- KR100334535B1 KR100334535B1 KR1020000007848A KR20000007848A KR100334535B1 KR 100334535 B1 KR100334535 B1 KR 100334535B1 KR 1020000007848 A KR1020000007848 A KR 1020000007848A KR 20000007848 A KR20000007848 A KR 20000007848A KR 100334535 B1 KR100334535 B1 KR 100334535B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- inverter
- nand gate
- carry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 19
- 101150109818 STU1 gene Proteins 0.000 description 6
- 101100218322 Arabidopsis thaliana ATXR3 gene Proteins 0.000 description 4
- 102100029768 Histone-lysine N-methyltransferase SETD1A Human genes 0.000 description 4
- 102100032742 Histone-lysine N-methyltransferase SETD2 Human genes 0.000 description 4
- 101000865038 Homo sapiens Histone-lysine N-methyltransferase SETD1A Proteins 0.000 description 4
- 101100149326 Homo sapiens SETD2 gene Proteins 0.000 description 4
- LZHSWRWIMQRTOP-UHFFFAOYSA-N N-(furan-2-ylmethyl)-3-[4-[methyl(propyl)amino]-6-(trifluoromethyl)pyrimidin-2-yl]sulfanylpropanamide Chemical compound CCCN(C)C1=NC(=NC(=C1)C(F)(F)F)SCCC(=O)NCC2=CC=CO2 LZHSWRWIMQRTOP-UHFFFAOYSA-N 0.000 description 4
- 101100533304 Plasmodium falciparum (isolate 3D7) SETVS gene Proteins 0.000 description 4
- 101150117538 Set2 gene Proteins 0.000 description 4
- 201000008103 leukocyte adhesion deficiency 3 Diseases 0.000 description 3
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 2
- 101100204269 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) STU2 gene Proteins 0.000 description 2
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Description
Claims (11)
- 하나의 단위 외부 어드레스 신호의 비트 조합이 인가되고, 외부 어드레스신호에 의해 최초 입력값을 인식하고, 카운트 세트 신호에 의해 외부 입력을 세트하고, 카운트 증가 신호 및 캐리에 의해 비트를 증가시켜 내부 어드레스신호 및 최종 상태 신호를 출력하는 복수개의 단위 카운터와, 각각의 단위 카운터의 캐리 및 최종 상태 신호를 조합하여 다음 단위 카운터의 캐리로 인가하는 복수개의 논리조합수단을 포함하여 구성된 멀티 비트 카운터에 있어서,상기 단위 카운터는 카운트 증가 신호 및 캐리를 부정 논리곱하여 반전된 증가제어신호를 출력하는 낸드게이트와,상기 낸드게이트의 출력신호를 반전시켜 증가 제어신호를 출력하는 제1 인버터와,하나의 단위 외부 어드레스 신호의 비트 조합이 인가되어 각각 복수개의 상태신호를 출력하는 복수개의 카운트수단과,상기 복수개의 카운트수단의 복수개의 상태신호에 의해 상기 하나의 단위 외부 어드레스 신호의 비트 조합이 가능한 상태를 미리 설정하여 각각의 조합을 선택적으로 복수개의 내부 어드레스 신호로 각각 출력하기 위한 복수개의 상태수단과,상기 복수개의 상태수단에 의해 선택적으로 출력된 복수개의 내부 어드레스 신호를 각각 비반전 래치하기 위해 출력과 입력이 상호 연결된 제2, 제3 인버터 및 제4, 제5 인버터를 포함하여 구성되는 것을 특징으로 하는 멀티 비트 카운터.
- 제 1 항의 멀티 비트 카운터에 있어서,상기 카운트수단은 반전된 하나의 단위 외부 어드레스 신호를 부정 논리곱하는 낸드게이트와, 상기 낸드게이트의 출력신호를 반전시키는 제1 인버터와, 상기 카운트 세트 신호 및 반전된 카운트 세트 신호에 의해 제어되어 상기 제1 인버터의 출력신호를 선택적으로 전송하는 제1 전송 게이트와, 상기 제1 전송게이트에 의해 선택적으로 전송된 신호를 반전 래치하기 위해 출력과 입력이 상호 접속된 제2, 제3 인버터와, 상기 증가제어신호 및 반전된 증가제어신호에 의해 제어되어 상기 제2 인버터의 출력신호를 선택적으로 전송하는 제2 전송게이트와, 상기 제2 전송게이트에 의해 선택적으로 전송된 신호를 반전 래치하여 상태 신호를 출력하기 위해 출력과 입력이 상호 접속된 제4, 제5 인버터와, 상기 상태 신호를 반전시켜 반전된 상태 신호를 출력하는 제6 인버터와, 상기 반전된 증가제어신호 및 증가제어신호에 의해 제어되어 상기 제4 인버터의 출력신호를 선택적으로 전송하여 출력신호를 출력하는 제3 전송게이트를 포함하여 구성되고,여기서, 상기 마지막 카운트수단의 출력신호가 상기 최초의 카운트수단의 입력으로 궤환되는 것을 특징으로 하는 멀티 비트 카운터.
- 제 1 항의 멀티 비트 카운터에 있어서,상기 상태수단은 반전된 상태신호 및 상태신호에 의해 제어되어 각각 조합된 상태를 선택적으로 전송하는 복수개의 전송게이트로 구성된 것을 특징으로 하는 멀티 비트 카운터.
- 제 1 항의 멀티 비트 카운터에 있어서,상기 캐리발생수단은 이전 단위 카운터의 캐리 및 최종 상태신호를 부정 논리곱하는 낸드게이트와, 상기 낸드게이트의 출력신호를 반전시켜 캐리로 출력하는 인버터를 포함하여 구성되고,여기서, 최초의 단위 카운터의 캐리입력단자는 전원전압에 연결되어 있기 때문에 다음 단위 카운터의 캐리는 상기 최초의 단위 카운터의 최종 상태신호가 직접 인가되는 것을 특징으로 하는 멀티 비트 카운터.
- 하나의 단위 외부 어드레스 신호의 비트 조합이 인가되고, 외부 어드레스신호에 의해 최초 입력값을 인식하고, 카운트 세트 신호에 의해 외부 입력을 세트하고, 카운트 증가 신호 및 캐리에 의해 비트를 증가시켜 내부 어드레스신호 및 최종 상태 신호를 출력하는 복수개의 단위 카운터와, 각각의 단위 카운터의 캐리 및 최종 상태 신호를 조합하여 다음 단위 카운터의 캐리로 인가하는 복수개의 논리조합수단을 포함하여 구성된 멀티 비트 카운터에 있어서,상기 단위 카운터는 복수개의 진행신호 및 카운트 세트신호가 입력되어 복수개의 세트신호를 출력하는 세트 제어수단과,앞단의 캐리 및 카운트 증가 신호가 입력되어 복수개의 증가 제어신호를 출력하는 증가 제어수단과,하나의 단위 외부 어드레스 신호의 비트 조합이 인가되어 각각 복수개의 상태신호를 출력하는 복수개의 카운트수단과,상기 복수개의 카운트수단의 복수개의 상태신호에 의해 상기 하나의 단위 외부 어드레스 신호의 비트 조합이 가능한 상태를 미리 설정하여 각각의 조합을 선택적으로 복수개의 내부 어드레스 신호로 각각 출력하기 위한 복수개의 상태수단과,상기 복수개의 상태수단에 의해 선택적으로 출력된 복수개의 내부 어드레스 신호를 각각 비반전 래치하기 위해 출력과 입력이 상호 연결된 제2, 제3 인버터 및 제4, 제5 인버터를 포함하여 구성되는 것을 특징으로 하는 멀티 비트 카운터.
- 제 5 항의 멀티 비트 카운터에 있어서,상기 카운트수단은 반전된 하나의 단위 외부 어드레스신호를 부정 논리곱하는 낸드게이트와, 상기 낸드게이트의 출력신호를 반전시키는 제1 인버터와, 상기 반전된 제2 세트신호 및 제2 세트 신호에 의해 제어되어 상기 제1 인버터의 출력신호를 선택적으로 전송하는 제1 전송게이트와, 상기 제1 전송게이트에 의해 선택적으로 전송된 신호를 반전 래치하기 위해 출력과 입력이 상호 연결된 제2, 제3 인버터와, 상기 증가 제어신호 및 반전된 증가 제어신호에 의해 제어되어 상기 제2 인버터의 출력신호를 선택적으로 전송하는 제2 전송게이트와, 상기 제2 전송게이트에 의해 선택적으로 전송된 신호를 반전 래치하여 제1 상태 신호를 출력하기 위해 출력과 입력이 상호 연결된 제4, 제5 인버터와, 상기 제4 인버터의 출력신호를 반전시켜 반전된 제1 상태신호를 출력하는 제6 인버터와, 상기 반전된 증가 제어신호및 증가 제어신호에 의해 제어되어 상기 제4 인버터의 출력신호를 선택적으로 전송하여 출력신호를 출력하는 제3 전송게이트와, 상기 반전된 제1 세트신호 및 제1 세트 신호에 의해 제어되어 상기 제1 인버터의 출력신호를 선택적으로 전송하는 제4 전송게이트를 포함하여 구성되고,여기서, 상기 앞단의 카운트수단의 제4 전송게이트에 의해 전송된 신호 및 앞단의 출력신호가 인가되고,상기 마지막 카운트수단의 출력신호가 상기 최초의 카운트수단의 입력으로 궤환되는 것을 특징으로 하는 멀티 비트 카운터.
- 제 5 항의 멀티 비트 카운터에 있어서,상기 상태수단은 반전된 상태신호 및 상태신호에 의해 제어되어 각각 조합된 상태를 선택적으로 전송하는 복수개의 전송게이트로 구성된 것을 특징으로 하는 멀티 비트 카운터.
- 제 5 항의 멀티 비트 카운터에 있어서,상기 캐리발생수단은 이전 단위 카운터의 캐리 및 최종 상태신호를 부정 논리곱하는 낸드게이트와, 상기 낸드게이트의 출력신호를 반전시켜 캐리로 출력하는 인버터를 포함하여 구성되고,여기서, 최초의 단위 카운터의 캐리입력단자는 전원전압에 연결되어 있기 때문에 다음 단위 카운터의 캐리는 상기 최초의 단위 카운터의 최종 상태신호가 직접인가되는 것을 특징으로 하는 멀티 비트 카운터.
- 제 5 항의 멀티 비트 카운터에 있어서,상기 진행신호는 제1, 제2 외부 어드레스신호를 부정 논리곱하는 제1 낸드게이트와, 상기 제1 낸드게이트의 출력신호를 반전시켜 제1 진행신호를 출력하는 제1 인버터와, 상기 제1 진행신호 및 제3, 제4 외부 어드레스신호를 부정 논리곱하는 제2 낸드게이트와, 상기 제2 낸드게이트의 출력신호를 반전시켜 제2 진행신호를 출력하는 제2 인버터와, 상기 제1, 제2 진행신호를 부정 논리곱하는 제3 낸드게이트와, 상기 제3 낸드게이트의 출력신호를 반전시키는 제3 인버터와, 상기 제3 인버터의 출력 및 제5, 제6 외부 어드레스신호를 부정 논리곱하는 제4 낸드게이트와, 상기 제4 낸드게이트의 출력을 반전시켜 제3 진행신호를 출력하는 제4 인버터와, 상기 제1-제3 진행신호를 부정 논리곱하는 제5 낸드게이트와, 상기 제5 낸드게이트의 출력을 반전시키는 제5 인버터와, 상기 제5 인버터의 출력 및 제7, 제8 외부 어드레스신호를 부정 논리곱하는 제6 낸드게이트와, 상기 제6 낸드게이트의 출력을 반전시켜 제4 진행신호를 출력하는 제6 인버터를 포함하여 구성된 캐리 덧셈수단에서 출력되는 것을 특징으로 하는 멀티 비트 카운터.
- 제 5 항의 멀티 비트 카운터에 있어서,상기 세트 제어수단은 복수개의 진행신호 및 카운트 세트신호를 부정 논리곱하여 반전된 제1 세트신호를 출력하는 제1 낸드게이트와, 상기 제1 낸드게이트의출력을 반전시켜 제1 세트신호를 출력하는 제1 인버터와, 상기 복수개의 진행신호를 반전시키는 제2 인버터와, 상기 제2 인버터의 출력 및 카운트 세트신호를 부정 논리곱하여 반전된 제2 세트신호를 출력하는 제2 낸드게이트와, 상기 제2 낸드게이트의 출력을 반전시켜 제2 세트신호를 출력하는 제3 인버터를 포함하여 구성된 것을 특징으로 하는 멀티 비트 카운터.
- 제 5 항의 멀티 비트 카운터에 있어서,상기 증가 제어수단은 카운트 증가 신호 및 캐리를 부정 논리곱하여 반전된 증가제어신호를 출력하는 낸드게이트와,상기 낸드게이트의 출력신호를 반전시켜 증가 제어신호를 출력하는 제1 인버터를 포함하여 구성된 것을 특징으로 하는 멀티 비트 카운터.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000007848A KR100334535B1 (ko) | 2000-02-18 | 2000-02-18 | 멀티 비트 카운터 |
US09/785,030 US6556645B2 (en) | 2000-02-18 | 2001-02-15 | Multi-bit counter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000007848A KR100334535B1 (ko) | 2000-02-18 | 2000-02-18 | 멀티 비트 카운터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010081748A KR20010081748A (ko) | 2001-08-29 |
KR100334535B1 true KR100334535B1 (ko) | 2002-05-03 |
Family
ID=19647772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000007848A Expired - Fee Related KR100334535B1 (ko) | 2000-02-18 | 2000-02-18 | 멀티 비트 카운터 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6556645B2 (ko) |
KR (1) | KR100334535B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0130602D0 (en) * | 2001-12-21 | 2002-02-06 | Johnson Electric Sa | Brushless D.C. motor |
US7194500B2 (en) * | 2003-07-11 | 2007-03-20 | Sony Corporation | Scalable gray code counter |
US7931448B2 (en) | 2006-08-01 | 2011-04-26 | Federal Mogul World Wide, Inc. | System and method for manufacturing a brushless DC motor fluid pump |
US7847457B2 (en) * | 2007-05-09 | 2010-12-07 | Federal-Mogul World Wide, Inc | BLDC motor assembly |
JP5180627B2 (ja) * | 2008-03-11 | 2013-04-10 | ルネサスエレクトロニクス株式会社 | カウンター回路 |
US8139867B2 (en) * | 2008-12-05 | 2012-03-20 | Tandent Vision Science, Inc. | Image segregation system architecture |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0135488B1 (ko) * | 1994-05-26 | 1998-06-15 | 김광호 | 동기카운터 및 그 캐리전파방법 |
JPH11110499A (ja) * | 1997-10-07 | 1999-04-23 | Oki Electric Ind Co Ltd | 度数カウンタおよび度数カウント方法 |
-
2000
- 2000-02-18 KR KR1020000007848A patent/KR100334535B1/ko not_active Expired - Fee Related
-
2001
- 2001-02-15 US US09/785,030 patent/US6556645B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6556645B2 (en) | 2003-04-29 |
US20020018539A1 (en) | 2002-02-14 |
KR20010081748A (ko) | 2001-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110932715B (zh) | 位准移位电路及操作位准移位器的方法 | |
JP2007213773A (ja) | 半導体記憶装置のデータ出力回路及び方法 | |
KR100334535B1 (ko) | 멀티 비트 카운터 | |
JP4842989B2 (ja) | プライオリティエンコーダならびにそれを利用した時間デジタル変換器、試験装置 | |
JPH11177639A (ja) | データ伝送装置 | |
KR100783691B1 (ko) | 프리엠퍼시스를 가지는 직렬 전송 장치 | |
KR100329320B1 (ko) | 디지털신호전송회로 | |
KR20220085266A (ko) | 전원 도메인 변경 회로와 그의 동작 방법 | |
JPH07193492A (ja) | 同期式2進カウンタ | |
JP2577894B2 (ja) | 擬似ランダム雑音符号発生回路 | |
KR100218279B1 (ko) | 비교기 | |
KR20230135929A (ko) | 데이터 샘플링 회로 및 데이터 전송 회로 | |
KR100647377B1 (ko) | 칼럼 카운터 | |
KR100293730B1 (ko) | 데이타출력버퍼 | |
RU2826302C1 (ru) | Программируемое логическое устройство | |
KR100920832B1 (ko) | Dflop 회로 | |
KR100418520B1 (ko) | 프로그래머블 임피던스 출력 드라이버의 코드 선택장치 | |
KR100240275B1 (ko) | 데이터 변환회로 | |
CN110390964B (zh) | 管道锁存器、使用管道锁存器的半导体装置和半导体系统 | |
CN1953327A (zh) | 条件放电且差分输入输出的cmos电平转换触发器 | |
CN108616792B (zh) | 模仿警报声的集成电路和报警装置 | |
KR19980014199A (ko) | 2비트 리니어 버스트 시퀸스를 구현하는 카운터 회로 | |
JPH0652001A (ja) | パリティ付加回路 | |
KR100248802B1 (ko) | 클럭신호 드라이브 회로 | |
KR940023099A (ko) | 데이타의 직/병렬변환방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20000218 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20020124 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20020416 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20020417 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20050318 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20060320 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20070321 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20080320 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20090327 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20100325 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20110325 Start annual number: 10 End annual number: 10 |
|
FPAY | Annual fee payment |
Payment date: 20120323 Year of fee payment: 11 |
|
PR1001 | Payment of annual fee |
Payment date: 20120323 Start annual number: 11 End annual number: 11 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |