KR100218279B1 - 비교기 - Google Patents

비교기 Download PDF

Info

Publication number
KR100218279B1
KR100218279B1 KR1019960054477A KR19960054477A KR100218279B1 KR 100218279 B1 KR100218279 B1 KR 100218279B1 KR 1019960054477 A KR1019960054477 A KR 1019960054477A KR 19960054477 A KR19960054477 A KR 19960054477A KR 100218279 B1 KR100218279 B1 KR 100218279B1
Authority
KR
South Korea
Prior art keywords
output
level
bit data
outputs
inverter
Prior art date
Application number
KR1019960054477A
Other languages
English (en)
Other versions
KR19980036007A (ko
Inventor
윤석중
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960054477A priority Critical patent/KR100218279B1/ko
Priority to JP22628297A priority patent/JP3712508B2/ja
Priority to US08/926,510 priority patent/US5986538A/en
Priority to CN97120478A priority patent/CN1101571C/zh
Publication of KR19980036007A publication Critical patent/KR19980036007A/ko
Application granted granted Critical
Publication of KR100218279B1 publication Critical patent/KR100218279B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator

Abstract

본 발명은 비교기를 공개한다. 그 회로는 N비트의 두 수 A와 B를 비교하는 비교기에 있어서, 상기 A와 B의 각 비트를 비교하여, 동일하면 제1출력을 제1레벨로 제2출력을 상기 제1레벨과 상보적인 제2레벨로 출력하고, 상기 A가 B보다 크면 상기 제1출력을 제2레벨로, 상기 제2출력을 제1레벨로 출력하며, 상기 A가 상기 B보다 작으면 상기 제1출력 및 상기 제2출력을 상기 제2레벨로 각각 출력하는 N개의 제1N기본 비교수단들, 및 상기 제1

Description

비교기
본 발명은 비교기에 관한 것으로서, 특히, 적은 수의 트랜지스터로 고속으로 두수를 비교하는 비교기에 관한 것이다.
두 신호(또는 수) A와 B를 비교하는 것은 한 신호가 다른 신호보다 큰가, 작은가 혹은 같은가를 판단하는 작업이다. 이러한 비교 작업은 두 신호 A와 B를 비교하기 위해 구성된 기본적인 회로로 구현된다. 이 때, 그 회로의 비교결과는 AB, AB 및 AB의 세가지로 발생된다. 여기서, AB는 배타적 논리합의 논리 게이트를 이용하여 쉽게 구현 될 수 있지만, A와 B가 다를 경우, 즉, AB 및 AB를 비교하기 위해서는 A와 B가 각각 N비트로 구성되어 있다고 할 때, 각 비트마다 비교를 해야 하므로, 2비트의 비교 연산을 여러번 수행해야 한다.
그러므로, 비교에 소요되는 연산 시간이 증가하고, 칩 사이즈가 증가하는 문제점이 있다.
본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위하여 비교의 규칙성을 이용하여 적은 수의 트랜지스터로 구현되어 고속으로 비교 동작을 수행하는 비교기를 제공하는데 있다.
상기 목적을 달성하기 위해, N(양의 정수)비트의 두 수 A와 B를 비교하는 본 발명에 의한 비교기는 N비트의 두 수 A와 B를 비교하는 비교기에 있어서, 상기 A와 B의 각 비트를 비교하여, 동일하면 제1출력을 제1레벨로 제2출력을 상기 제1레벨과 상보적인 제2레벨로 출력하고, 상기 A가 B보다 크면 상기 제1출력을 제2레벨로, 상기 제2출력을 제1레벨로 출력하며, 상기 A가 상기 B보다 작으면 상기 제1출력 및 상기 제2출력을 상기 제2레벨로 각각 출력하는 N개의 제1N기본 비교수단들, 및 상기 제1N기본 비교수단들의 출력을 입력하여 상기 A가 상기 B보다 크면 제1레벨의 신호를, 상기 A가 상기 B보다 작으면 제2레벨의 신호를 제1비교출력신호로 출력하고, 상기 A와 상기 B가 동일하면 상기 제N기본 비교수단의 제1출력을 제2비교출력신호로 출력하는 최종 비교수단을 구비한 것을 특징으로 한다.
제1도는 본 발명의 의한 비교기의 블럭도이다.
제2도는 비교되는 두 수 A 및 B가 4비트인 경우, 제1도의 바람직한 일실시예의 회로도이다.
제3도는 제2도에 도시된 각 기본 비교부의 본 발명에 의한 바람직한 일실시예의 회로도이다.
이하, 본 발명에 의한 비교기의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.
제1도는 본 발명에 의한 비교기의 블럭도로서, 그 각각이 A(IN1)와 B(IN2)의 각 비트를 비교하여, 동일하면 제1출력을 제1레벨로 제2출력을 제1레벨과 상보적인 제2레벨로 출력하고, A가 B보다 크면 제1출력을 제2레벨로, 제2출력을 제1레벨로 출력하며, A가 B보다 적으면 제1출력 및 제2출력을 제2레벨로 각각 출력하는 제1N기본 비교부들(10, 20, ..., 30) 및 제1N기본 비교부들(10, 20, ..., 30)의 출력을 입력하여, A가 B보다 크면 제1레벨의 비교신호 (OUT1)를 출력하고, A가 B보다 적으면 비교 신호(OUT1)를 제2레벨로 출력하는 최종 비교부(40)로 구성된다.
제2도는 비교되는 두 수 A 및 B가 4비트인 경우, 제1도의 바람직한 일실시예의 회로도로서, 제1N기본 비교부들(42, 44, 46 및 48)과, 인버터(52), 제14NAND 게이트들(52, 56,58 및 60)로 구성된 최종 비교부(50)로 구성되어 있다.
제2도에 도시된 비교기는 다음 두 수 A 및 B를 입력단자 IN1 및 IN2를 통해 입력하여 비교동작을 수행한다.
즉, 제1기본 비교부(42)는 A와 B의 최상위 비트 A3와 B3를 입력하고, 제2기본 비교부(44)는 A2와 B2를 입력하고, 제3기본 비교부(46)는 A1와 B1을 입력하고, 제4기본 비교부(48)는 A0와 B0를 입력한다. 제14기본 비교부들(42, 44, 46 및 48) 각각은 두 비트들을 입력하여 비교하고, Ai와 Bi가 동일하면 제1출력(P)으로 제1레벨의 신호를 출력하고, 제2출력(0)으로 제1레벨과 서로 상보관계에 있는 제2레벨의 신호를 출력한다.
인버터(52)는 제1기본 비교부(42)로부터 출력되는 신호를 반전하여 제4NAND게이트(60)로 출력하고, 제1NAND 게이트(54)는 제1기본 비교부(42)로부터 출력되는 제1출력(P), 제2기본 비교부(44)로부터 출력되는 제2출력(0)을 반전 논리곱하여 출력하고, 제2NAND 게이트(56)는 제1 및 제2기본 비교부(42 및 44)의 각 제1출력(P)과 제3기본 비교부(46)의 제2출력(0)을 반전 논리곱하여 출력하고, 제3NAND 게이트(58)는 제13기본 비교부들(42, 44 및 46)의 각 제1출력(P)과 제4기본 비교부(48)의 제2출력(0)을 입력하여 반전 논리곱하여 출력한다.
제4NAND 게이트(60)는 제13NAND 게이트(54, 56 및 58)의 출력 및 인버터(52)의 출력을 반전 논리곱하여 출력단자 OUT1을 통해 비교신호를 출력한다.
제2도에 도시된 최종 비교부(50)로부터 출력되는 비교신호는 비교되는 두 수 A와 B가 동일하면, 출력단자 OUT2를 통해 제1레벨의 신호를 출력하고, A가 B보다 크면 제1레벨의 비교신호를 출력하고, A가 B보다 적으면 제2레벨의 비교신호를 출력한다.
제3도는 제2도에 도시된 각 기본 비교부의 본 발명에 의한 바람직한 일실시예의 회로도로서, Ai가 Bi보다 크면 제1레벨의 제2출력(0)을 출력하는 제1크기 비교부(70) 및 Ai와 Bi가 동일하면 제1레벨의 신호를 제1출력(P)으로서 출력하는 제2크기 비교부(80)으로 구성된다.
제3도에 도시된 제1크기 비교부(70)는 Bi(IN2)와 연결되는 게이트, Ai(IN1)와 제2출력(0) 사이에 연결되는 드레인 및 소스를 갖는 제1MOS트랜지스터(P1) 및 Bi와 연결되는 게이트, 제2출력(0)과 접지 사이에 연결되는 드레인 및 소스를 갖는 제2MOS트랜지스터(N1)로 구성된다. 제2크기 비교부(80)는 Ai를 게이트 입력하는 제1COMS트랜지스터(82)와, 제1CMOS트랜지스터(82)의 출력 및 Ai(IN1)에 응답하여 Bi(IN2)를 전송하는 제1전송 게이트(84)와, Bi에 응답하여 Ai를 출력하는 제2전송 게이트(86)와, Bi에 응답하여 제1CMOS트랜지스터(82)의 출력을 전송하는 제3전송 게이트(88) 및 제2 및 제3전송 게이트들(86 및 88)의 출력들을 게이트 입력하고, 제1출력(P)을 출력하는 제2CMOS트랜지스터(90)으로 구성된다.
제3도에 도시된 회로의 제1출력(P)과 제2출력(0)은 다음 표 1과 같이, Ai와 Bi가 동일하면, 고레벨의 제1출력과 저레벨의 제2출력을 출력하고, Ai가 Bi보다 크면 고레벨의 제2출력과 저레벨의 제1출력을 출력하고, Ai가 Bi보다 적으면 저레벨의 제1 및 제2출력을 출력한다.
상술한 바와 같이, 본 발명에 의한 비교기는 적은 트랜지스터의 조합으로 구성되어, 침 사이즈가 작고, 데이터 버스가 큰 두 수를 비교할 때, 지연 시간이 최소로 되는 효과가 있다.

Claims (5)

  1. N비트의 두 수 A와 B를 비교하는 비교기에 있어서, 상기 A와 B의 각 비트를 비교하여, 동일하면 제1출력을 제1레벨로 제2출력을 상기 제1레벨과 상보적인 제2레벨로 출력하고, 상기 A가 B보다 크면 상기 제1출력을 제2레벨로, 상기 제2출력을 제1레벨로 출력하며, 상기 A가 상기 B보다 작으면 상기 제1출력 및 상기 제2출력을 상기 제2레벨로 각각 출력하는 N개의 제1N기본 비교수단들; 및 상기 제1N기본 비교수단들의 출력을 입력하여 상기 A가 상기 B보다 크면 제1레벨의 신호를, 상기 A가 상기 B보다 작으면 제2레벨의 신호를 제1비교 출력신호로 출력하고, 상기 A와 상기 B가 동일하면 상기 제N기본 비교수단의 제1출력을 제2비교출력신호로 출력하는 최종 비교수단을 구비한 것을 특징으로 하는 비교기.
  2. 제1항에 있어서, 상기 최종 비교수단은 상기 최상위 자리수의 1비트 비교기의 제1출력을 반전 출력하는 제1인버터; 나머지 자리수의 각 1비트 비교수단들의 제1출력을 상위 자리수들의 제2출력들에 응답하여 출력하는 N-1개의 낸드게이트들; 및 상기 제1인버터의 출력과 상기 N-1개의 낸드게이트들의 출력들을 입력하여 상기 두 수의 비교결과인 제1비교출력신호를 출력하는 낸드 게이트를 구비하는 것을 특징으로 하는 비교기.
  3. 제1항에 있어서, 상기 제1N기본 비교수단들 각각은 상기 A의 비트 데이터가 상기 B의 비트 데이터보다 크면 제1레벨의 제2출력을 발생하는 제1크기 비교수단; 및 상기 A의 비트 데이터와 상기 B의 비트 데이터가 동일하면 제1레벨의 제1출력을 발생하고, 상기 A의 비트 데이터가 상기 B의 비트 데이터보다 작으면 제2레벨의 제1출력을 발생하는 제2크기 비교수단을 구비한 것을 특징으로 하는 비교기.
  4. 제3항에 있어서 상기 제1크기 비교수단은 상기 B의 비트 데이터가 입력되는 게이트와 상기 A의 비트 데이터가 인가되는 소스와 상기 제2출력을 발생하는 드레인을 가진 제1PMOS트랜지스터; 및 상기 B의 비트 데이터가 입력되는 게이트와 상기 제2출력을 발생하는 드레인과 접지전압에 연결된 소스를 가진 제1NMOS트랜지스터를 구비하여 상기 제2출력을 발생하는 것을 특징으로 하는 비교기.
  5. 제3항에 있어서, 상기 제2크기 비교수단은 전원전압과 접지전압사이에 연결되어 상기 A의 비트 데이터를 반전하여 출력하기 위한 제2인버터; 상기 A의 비트 데이터와 상기 제2인버터의 출력신호에 응답하여 상기 제2인버터의 출력신호를 전송하기 위한 CMOS전송 게이트; 상기 B의 비트 데이터에 응답하여 상기 A의 비트 데이터를 전송하기 위한 제2PMOS트랜지스터; 상기 B의 비트 데이터에 응답하여 상기 제2인버터의 출력신호를 전송하기 위한 제2NMOS트랜지스터; 및 상기 CMOS전송 게이트, 제2PMOS트랜지스터, 및 제2NMOS트랜지스터의 출력신호가 공통 입력되고 전원전압과 접지전압사이에 연결되어 상기 CMOS전송게이트, 제2PMOS트랜지스터, 및 제2NMOS트랜지스터의 출력신호를 반전하여 상기 제1출력을 발생하기 위한 제3인버터를 구비한 것을 특징으로 하는 비교기.
KR1019960054477A 1996-11-15 1996-11-15 비교기 KR100218279B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960054477A KR100218279B1 (ko) 1996-11-15 1996-11-15 비교기
JP22628297A JP3712508B2 (ja) 1996-11-15 1997-08-22 Ｎビット比較器
US08/926,510 US5986538A (en) 1996-11-15 1997-09-09 N-bit comparator
CN97120478A CN1101571C (zh) 1996-11-15 1997-10-20 N位比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960054477A KR100218279B1 (ko) 1996-11-15 1996-11-15 비교기

Publications (2)

Publication Number Publication Date
KR19980036007A KR19980036007A (ko) 1998-08-05
KR100218279B1 true KR100218279B1 (ko) 1999-09-01

Family

ID=19482079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960054477A KR100218279B1 (ko) 1996-11-15 1996-11-15 비교기

Country Status (4)

Country Link
US (1) US5986538A (ko)
JP (1) JP3712508B2 (ko)
KR (1) KR100218279B1 (ko)
CN (1) CN1101571C (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280500B1 (ko) * 1998-09-11 2001-02-01 김영환 대소판단 비교기
US6137188A (en) * 1999-05-28 2000-10-24 3Com Corporation Method for shared voltage regulation with multiple devices
US6400257B1 (en) * 2000-07-26 2002-06-04 International Business Machines Corporation High performance CMOS pseudo dynamic bit comparator with bypass function
FR2857526B1 (fr) * 2003-07-08 2005-10-07 Atmel Nantes Sa DISPOSITIF DE COMPARAISON DE DEUX MOTS DE n BITS CHACUN
US8327207B2 (en) 2010-06-09 2012-12-04 International Business Machines Corporation Memory testing system
GB2549928B (en) * 2016-04-26 2018-08-22 Imagination Tech Ltd Sorting numbers in hardware

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2609585B1 (fr) * 1987-01-13 1991-03-15 Labo Electronique Physique Circuit realisant la fonction ou-exclusif
US5357235A (en) * 1992-04-30 1994-10-18 Sgs-Thomson Microelectronics, Inc. Parallelized magnitude comparator
US5334888A (en) * 1993-04-19 1994-08-02 Intel Corporation Fast exclusive-or and exclusive-nor gates

Also Published As

Publication number Publication date
CN1182910A (zh) 1998-05-27
KR19980036007A (ko) 1998-08-05
US5986538A (en) 1999-11-16
JP3712508B2 (ja) 2005-11-02
JPH10154066A (ja) 1998-06-09
CN1101571C (zh) 2003-02-12

Similar Documents

Publication Publication Date Title
US4558236A (en) Universal logic circuit
US5438295A (en) Look-up table using multi-level decode
US4621338A (en) CMOS adder using exclusive OR and/or exclusive-NOR gates
KR19980024088A (ko) 논리 회로 및 데이타 처리 시스템
US6099100A (en) CMOS digital level shift circuit
US5825215A (en) Output buffer circuit
US9081061B1 (en) Scan flip-flop
US6052008A (en) Generation of true and complement signals in dynamic circuits
GB2235555A (en) Circuit for performing parallel multi-byte write test of a semiconductor memory device
KR100218279B1 (ko) 비교기
US4114052A (en) Presettable dynamic delay flip-flop circuit
KR100429892B1 (ko) 고속 이진비교회로 및 고속 이진데이터 비교방법
US20060022864A1 (en) 2-bit binary comparator and binary comparing device using the same
US5724249A (en) System and method for power management in self-resetting CMOS circuitry
US6177862B1 (en) High speed comparator
US6069498A (en) Clock generator for CMOS circuits with dynamic registers
US3596108A (en) Fet logic gate circuits
US5909386A (en) Digital adder
EP0302764B1 (en) Circuit for comparing magnitudes of binary signals
US5608741A (en) Fast parity generator using complement pass-transistor logic
US6630846B2 (en) Modified charge recycling differential logic
KR100236722B1 (ko) n비트 제로 검출 회로
KR100261865B1 (ko) 비교 장치
US6216146B1 (en) Method and apparatus for an N-nary adder gate
KR950009684B1 (ko) 전가산기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee