CN1101571C - N位比较器 - Google Patents

N位比较器 Download PDF

Info

Publication number
CN1101571C
CN1101571C CN97120478A CN97120478A CN1101571C CN 1101571 C CN1101571 C CN 1101571C CN 97120478 A CN97120478 A CN 97120478A CN 97120478 A CN97120478 A CN 97120478A CN 1101571 C CN1101571 C CN 1101571C
Authority
CN
China
Prior art keywords
output
level
gate circuit
bit
export
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97120478A
Other languages
English (en)
Other versions
CN1182910A (zh
Inventor
尹石重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1182910A publication Critical patent/CN1182910A/zh
Application granted granted Critical
Publication of CN1101571C publication Critical patent/CN1101571C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

一种可快速比较两个N位数(A和B)的N位比较器，包括：N个一位比较单元，比较所述两个数(A和B)中第一个数的第i位(ai)和所述两个数(A和B)中第二个数的第i位(bi)，其中，0≤i≤N-1，若所述第一个数的第i位(ai)与所述第二个数的第i位(bi)相同则以第一电平输出第二输出并以和所述第一电平互补的第二电平输出第一输出，若第一个数的第i位(ai)大于所述第二个数的第i位(bi)则以所述第二电平输出所述第二输出并以所述第一电平输出所述第一输出，若所述第一个数的第i位(ai)小于所述第二个数的第i位(bi)则以所述第二电平分别输出所述第一和第二输出。

Description

N位比较器
                        技术领域
本发明涉及一种比较器，尤其涉及一种快速比较两个数的比较器。
                        背景技术
比较两个信号(或者数)A和B是判断一个信号比另一个大、或小、或相等的作业。这样的比较作业是通过为比较两个信号A和B而构成的基本电路来具体实现的。此时，该电路的比较结果分为A＞B、A＜B、A＝B三种。其中，A＝B时可利用异或逻辑电路而容易地实现，但A与B不相等时，即为了比较A＞B和A＜B的场合，如果例如A和B分别由N位构成，由于要按每一位进行比较，因此必须进行多次二位的比较计算。
所以，涉及比较的计算所需时间增加，芯片尺寸也增加。
                        发明内容
本发明是为解决上述问题而提出的，其目的在于提供一种利用比较的规则、使用传输晶体管而由部件数少的晶体管构成、可快速地完成比较工作的N位比较器。
本发明的另一种目的在于提供一种能够使用最少的晶体管进行两个位的比较的一位大小比较器。
为实现本发明的所述目的，根据本发明，提供了一种N位比较器，用于比较N位的两个数，所述N位比较器包括：
N个一位比较单元，比较所述两个数中第一个数的第i位和所述两个数中第二个数的第i位，其中，0≤i≤N-1，若所述第一个数的第i位与所述第二个数的第i位相同则以第一电平输出第二输出并以和所述第一电平互补的第二电平输出第一输出，若第一个数的第i位大于所述第二个数的第i位则以所述第二电平输出所述第二输出并以所述第一电平输出所述第一输出，若所述第一个数的第i位小于所述第二个数的第i位则以所述第二电平分别输出所述第一和第二输出；
最终比较单元，输入所述一位比较单元的第一和第二输出，在高位相同时根据低位的比较结果而输出所述两个数的最终比较结果，
其中，所述最终比较单元包括：将所述最高位的一位比较单元的第一输出反相输出的反相器；响应高位的第二输出而输出其余位的各个一位比较单元的第一输出的N-1个与非门电路；输入所述反相器的输出和所述N-1个与非门电路的输出信号而输出所述两个数的最终比较结果信号的与非门电路，
所述各个一位比较单元包括：大小比较单元，如果所述第一个数的第i位更大于所述第二个数的第i位则以所述第一电平输出所述第一输出，其它情况下以第二电平输出；相同比较单元，如果所述第一个数的第i位与所述第二个数的第i位相同则以第一电平输出所述第二输出，其它情况下以第二电平输出，
所述大小比较单元包括：第一导电型MOS晶体管，具有与所述第二个数的第i位相连接的栅极、在所述第一个数的第i位和所述第一输出之间连接的源极和漏极；第二导电型MOS晶体管，具有与所述第二个数的第i位相连接的栅极、在所述第一输出和地之间连接的源极和漏极，
所述相同比较单元包括：输入所述第一个数的第i位并反相输出的第一CMOS反相器；响应所述第一CMOS反相器的输出和所述第一个数的第i位而传输所述第二个数的第i位的第一传输门电路；响应所述第二个数的第i位而传输所述第一个数的第i位的第二传输门电路；响应所述第二个数的第i位而传输所述第一CMOS反相器的输出的第三传输门电路；共同输入所述第一至第三传输门电路的输出信号并反相后作为所述第二输出P而输出的第二CMOS反相器。
为实现本发明的所述另一目的，本发明提供了一种一位大小比较器，用于比较两个位，该一位大小比较器包括：第一导电型MOS晶体管，具有与所述两个位中的第二个位相连接的栅极、在所述两个位中的第一个位和输出端之间连接的源极和漏极；第二导电型MOS晶体管，具有与所述两个位中的第二个位相连接的栅极、在所述输出端和地之间连接的源极和漏极。
                        附图说明
图1是本发明的N位比较器的框图；
图2是表示本发明的最佳实施例的四位比较器结构的框图；
图3是表示图2所示的各个一位比较单元的电路结构的电路图。
                        具体实施方式
下面，结合附图进一步详细说明本发明。
图1是本发明的N位比较器的框图。
在图1中，N位比较器包括N个一位比较单元10、20、30和最终比较单元40，所述一位比较单元分别对N位的两个数A和B的各位的两个位ai、bi(0≤i≤N-1)进行比较，如果两个位相同则以第一电平输出第二输出并以和第一电平互补的第二电平输出第一输出，如果两个位中ai大于bi，则以所述第二电平输出第二输出并以所述第一电平输出第一输出，如果两个位中ai小于bi，则以所述第二电平输出第一输出和第二输出，所述最终比较单元40输入所述一位比较单元10、20、30的第一输出和第二输出，在高位相同时根据低位的比较结果输出所述两个数的最终比较结果。
图2表示根据本发明的一个实施例的四位比较器的结构。
在图2中，所述最终比较单元40包括：将所述最高位的一位比较单元42的第一输出O反相输出的反相器52，响应高位的第二输出P而输出其余位的各个一位比较单元44、46、48的第一输出O的N-1个与非门电路54、56、58，输入所述反相器52的输出和所述N-1个与非门电路54、56、58的输出信号而输出所述两个数的最终比较结果信号的与非门电路60。
图3表示图2所示的各个一位比较单元的电路结构。
在图3中，所述各个一位比较单元42、44、46、48包括：大小比较单元70，如果所述两个位ai、bi中ai更大于bi则以所述第一电平输出第一输出O，其它情况下以第二电平输出；相同比较单元80，如果所述两个位ai、bi相同则以第一电平输出所述第二输出P，其它情况下以第二电平输出。
所述大小比较单元70包括：第一导电型MOS晶体管P1，具有与所述bi相连接的栅极、在所述ai和所述第一输出O之间连接的源极和漏极；第二导电型MOS晶体管N1，具有与所述bi相连接的栅极、在所述第一输出O和地之间连接的源极和漏极。
所述相同比较单元80包括：输入所述ai并反相输出的第一CMOS反相器82；响应所述第一CMOS反相器82的输出和所述ai而传输所述bi的第一CMOS传输门电路84；使用响应所述bi而传输所述ai的传输晶体管的第二传输门电路86；使用响应所述bi而传输所述第一CMOS反相器82输出的传输晶体管的第三传输门电路88；共同输入所述第一、第二、第三传输门电路84、86、88的输出信号并将输入信号反相后作为所述第二输出P而输出的第二CMOS反相器90。
如果两个数分别为A＝a3a2a1a0、B＝b3b2b1b0，则图3的各一位大小比较单元的各输出如下表1所示。
                    【表1】
   ai    bi  第二输出(P)  第一输出(O)
    0     0     1     0
    0     1     0     0
    1     0     0     1
    1     1     1     0
所以，在本发明中，如果最高位的两个位a3、b3中的a3更大则一位比较单元42的第一输出O为高电平，与此对应反相器52的输出成为低电平，因此与非门电路60的输出与其它输入无关而以高电平输出。即，判断为A比B大。
相反，如果最高位的两个位a3、b3中的b3更大的时候，则一位比较单元42的第一输出O和第二输出P都成为低电平，因此反相器52和与非门电路54、56、58的输出者为高电平，所以使与非门电路60的输出以低电平输出。即，判断为B比A大。
再者，如果最高位的两个位a3、b3相同，则第一输出O成为低电平而第二输出P成为高电平，因此由下一位的一位比较单元44的第一输出O决定与非门电路54的输出。所以，如果两个位a2、b2中的a2更大，则一位比较单元44的第一输出O成为高电平。由此，与非门电路54的输出成为低电平，所以与非门电路60的输出与其它输入无关而由与非门电路54的输出成为高电平。
在利用这种方式的本发明中是这样比较N位的两个数的大小，即从最高位开始到最低位依次比较各位，如果相同则通过下一位比较大小。通过比较器的第一输出OUT1和第二输出OUT2如表2所示地判断其大小关系。
          【表2】
   OUT1    OUT2
  A＞B     1     0
  A＜B     0     0
  A＝B     0     1
如上所述，在本发明中，通过由两个晶体管构成一位大小比较器并由8个晶体管构成相同比较器，从而由总共10个晶体管简单地构成一位比较器，因此在半导体芯片上实现上述构成的时候，由于使占用面积和信号的传输延迟时间最小而能够进行快速处理，所以在设计比较位数多的两个数的比较器时非常有益。

Claims (2)

1.一种N位比较器，用于比较N位的两个数(A和B)，其特征在于，它包括：
N个一位比较单元，比较所述两个数(A和B)中第一个数的第i位(ai)和所述两个数(A和B)中第二个数的第i位(bi)，其中，0≤i≤N-1，若所述第一个数的第i位(ai)与所述第二个数的第i位(bi)相同则以第一电平输出第二输出并以和所述第一电平互补的第二电平输出第一输出，若第一个数的第i位(ai)大于所述第二个数的第i位(bi)则以所述第二电平输出所述第二输出并以所述第一电平输出所述第一输出，若所述第一个数的第i位(ai)小于所述第二个数的第i位(bi)则以所述第二电平分别输出所述第一和第二输出；
最终比较单元，输入所述一位比较单元的第一和第二输出，在高位相同时根据低位的比较结果而输出所述两个数的最终比较结果，
其中，所述最终比较单元包括：将所述最高位的一位比较单元的第一输出反相输出的反相器；响应高位的第二输出而输出其余位的各个一位比较单元的第一输出的N-1个与非门电路；输入所述反相器的输出和所述N-1个与非门电路的输出信号而输出所述两个数的最终比较结果信号的与非门电路，
所述各个一位比较单元包括：大小比较单元，如果所述第一个数的第i位(ai)更大于所述第二个数的第i位(bi)则以所述第一电平输出所述第一输出，其它情况下以第二电平输出；相同比较单元，如果所述第一个数的第i位(ai)与所述第二个数的第i位(bi)相同则以第一电平输出所述第二输出，其它情况下以第二电平输出，
所述大小比较单元包括：第一导电型MOS晶体管，具有与所述第二个数的第i位(bi)相连接的栅极、在所述第一个数的第i位(ai)和所述第一输出之间连接的源极和漏极；第二导电型MOS晶体管，具有与所述第二个数的第i位(bi)相连接的栅极、在所述第一输出和地之间连接的源极和漏极，
所述相同比较单元包括：输入所述第一个数的第i位(ai)并反相输出的第一CMOS反相器；响应所述第一CMOS反相器的输出和所述第一个数的第i位(ai)而传输所述第二个数的第i位(bi)的第一传输门电路；响应所述第二个数的第i位(bi)而传输所述第一个数的第i位(ai)的第二传输门电路；响应所述第二个数的第i位(bi)而传输所述第一CMOS反相器的输出的第三传输门电路；共同输入所述第一至第三传输门电路的输出信号并反相后作为所述第二输出P而输出的第二CMOS反相器。
2.一种一位大小比较器，用于比较两个位(ai、bi)，其特征在于，它包括：第一导电型MOS晶体管，具有与所述两个位中的第二个位(bi)相连接的栅极、在所述两个位中的第一个位(ai)和输出端之间连接的源极和漏极；第二导电型MOS晶体管，具有与所述两个位中的第二个位(bi)相连接的栅极、在所述输出端和地之间连接的源极和漏极。
CN97120478A 1996-11-15 1997-10-20 N位比较器 Expired - Fee Related CN1101571C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019960054477A KR100218279B1 (ko) 1996-11-15 1996-11-15 비교기
KR54477/96 1996-11-15
KR54477/1996 1996-11-15

Publications (2)

Publication Number Publication Date
CN1182910A CN1182910A (zh) 1998-05-27
CN1101571C true CN1101571C (zh) 2003-02-12

Family

ID=19482079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97120478A Expired - Fee Related CN1101571C (zh) 1996-11-15 1997-10-20 N位比较器

Country Status (4)

Country Link
US (1) US5986538A (zh)
JP (1) JP3712508B2 (zh)
KR (1) KR100218279B1 (zh)
CN (1) CN1101571C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280500B1 (ko) * 1998-09-11 2001-02-01 김영환 대소판단 비교기
US6137188A (en) * 1999-05-28 2000-10-24 3Com Corporation Method for shared voltage regulation with multiple devices
US6400257B1 (en) * 2000-07-26 2002-06-04 International Business Machines Corporation High performance CMOS pseudo dynamic bit comparator with bypass function
FR2857526B1 (fr) * 2003-07-08 2005-10-07 Atmel Nantes Sa DISPOSITIF DE COMPARAISON DE DEUX MOTS DE n BITS CHACUN
US8327207B2 (en) 2010-06-09 2012-12-04 International Business Machines Corporation Memory testing system
GB2549928B (en) * 2016-04-26 2018-08-22 Imagination Tech Ltd Sorting numbers in hardware

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334888A (en) * 1993-04-19 1994-08-02 Intel Corporation Fast exclusive-or and exclusive-nor gates
US5357235A (en) * 1992-04-30 1994-10-18 Sgs-Thomson Microelectronics, Inc. Parallelized magnitude comparator

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2609585B1 (fr) * 1987-01-13 1991-03-15 Labo Electronique Physique Circuit realisant la fonction ou-exclusif

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357235A (en) * 1992-04-30 1994-10-18 Sgs-Thomson Microelectronics, Inc. Parallelized magnitude comparator
US5334888A (en) * 1993-04-19 1994-08-02 Intel Corporation Fast exclusive-or and exclusive-nor gates

Also Published As

Publication number Publication date
US5986538A (en) 1999-11-16
CN1182910A (zh) 1998-05-27
JP3712508B2 (ja) 2005-11-02
KR100218279B1 (ko) 1999-09-01
KR19980036007A (ko) 1998-08-05
JPH10154066A (ja) 1998-06-09

Similar Documents

Publication Publication Date Title
US4498177A (en) M Out of N code checker circuit
CN1503938A (zh) 乘法逻辑电路
JPS6220028A (ja) 補数化装置
CN1101571C (zh) N位比较器
CN1829085A (zh) 三态脉冲密度调制器
CN1109406C (zh) 节能旁路晶体管逻辑电路和使用该电路的全加器
US5479112A (en) Logic gate with matched output rise and fall times and method of construction
US4422157A (en) Binary MOS switched-carry parallel adder
CN1013315B (zh) 多位数字式阈比较器
US7603398B2 (en) Data converter and a delay threshold comparator
US4954978A (en) Priority order decomposing apparatus
CN1169217A (zh) 具有折叠和内插的模/数变换
CN101047381A (zh) 电压电平转换电路、方法及初始电压提供的方法
Sarkar et al. Design of ripple carry adder using CMOS output wired logic based majority gate
CN112751570A (zh) 一种基于忆阻器的三变量奇偶检测电路
JPH01187630A (ja) 大小比較回路
Chen et al. Repair the faulty TSVs with the improved FNS-CAC codec
Jelodari et al. An O (1) time complexity sorting network for small number of inputs with hardware implementation
EP1271303A1 (en) A binary number comparator
Jalilvand et al. A fast and low-cost comparison-free sorting engine with unary computing: late breaking results
CN86108370A (zh) 多功能多值逻辑集成电路
JP2917095B2 (ja) サーモメータ・コード処理方法及び装置
WO2023004783A1 (zh) 一种累加器、乘法器及算子电路
CN1217484C (zh) 脉冲幅度分析器
KR100201030B1 (ko) 이진-선택 인코더 네트워크

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030212

Termination date: 20091120