CN1217484C - 脉冲幅度分析器 - Google Patents

Abstract

一种脉冲幅度分析器，其中包括：五级电平电平比较器，由五只CMOS运算放大器构成五级电平比较器；一逻辑电路，该逻辑电路是由与非门组成，其输入端与五级电平比较器的输出端连接；一输出控制电路，该输出控制电路是由与非门组成，其输入端与逻辑电路的输出端连接，并通过外接(V_REF)电平控制脉冲幅度分析器输出的电平；3us宽基准脉冲，该电路由D触发器和非门组成，其输入端与电平比较器L₁输出端连接；3us宽峰保恢复信号，该电路由D触发器和非门组成，其输入端与3uS基准脉冲电路连接；级联控制端(J_i)和(J_o)，(J_i)外接输入经非门与逻辑控制电路连接，(J_o)级联输出端。

Description

脉冲幅度分析器

技术领域

本发明涉及一种将多级电平比较和数字逻辑电路合在一起单片集成的多道脉冲幅度分析器。

背景技术

多道脉冲幅度分析器一般由多级电压比较器、数字逻辑电路、脉冲整形电路以及它们的时序电路组成，其多级电压比较器一般为TTL双极型工艺生产的高速运算放大器或电压比较器，其余电路则为CMOS数字电路。这种脉冲幅度分析器不仅道数无法扩大，而且功耗大，体积大。如果采用ADC模块和微机处理技术设计多道脉冲幅度分析器，同样存在功耗体积均大问题，而且研制成本也将增大。制约了必须使用幅度分析器的探测仪器发展。在保证原有仪器性能的前提条件下，为了探测仪器的发展，发明了这种脉冲幅度分析器。

发明内容

本发明的目的在于提供一种脉冲幅度分析器，其是一种CMOS工艺多级电平比较器及相关逻辑电路合在一起单片集成的多道脉冲幅度分析器，具有功耗小，体积小和成本低的优点。

本发明一种脉冲幅度分析器，其特征在于，其中包括：

五级电平电平比较器，由五只CMOS运算放大器构成第一至第五五级电平比较器L₁～L₅，第一至第五五级电平比较器L₁～L₅的5个输出端分别接逻辑电路输入端；

一逻辑电路，该逻辑电路是由与非门组成，其输入端与第一至第五五级电平比较器L₁～L₅的输出端连接，第一至第五三输入与非门的输出端与输出控制电路连接；

一输出控制电路，该输出控制电路是由与非门组成，其输入端与逻辑电路的第一至第五三输入与非门输出端连接，并通过外接电平V_REF控制第一至第五脉冲幅度分析器输出Q₁～Q₅的电平；与非门的一路输入端与逻辑电路的输出端相对应连接，另一端连在一起接外接电平V_REF；

3us宽基准脉冲S电路，该电路由第一D触发器和非门组成，其输入端与第一电平比较器L₁的输出端连接，第一D触发器输入端CP接第一电平比较器L₁的输出端，第一D触发器的输出端Q接非门输入端并串接多个非门，非门输出端接第一D触发器峰值保持恢复脉冲输入端，并经过一非门倒相输出基准脉冲S；

3us宽峰值保持恢复信号R电路，该电路由第二D触发器和非门组成，其输入端与3uS基准脉冲电路连接，第二D触发器的输入端CP接基准脉冲S电路输出端，其接点在倒相非门之前；第二D触发器的输出端Q接或非门第一输入端，同时接另一组串接非门至第二D触发器的峰值保持恢复脉冲输入端，并接或非门第二输入端，或非门输出端经非门倒相后输出峰值保持恢复脉冲R；

级联输入端J_i和输出端J_o，级联输入端J_i外接输入端经非门与逻辑电路连接，级联输出端J_o是第一CMOS电压比较器L₁输出端经过一非门输出。

其中该第一至第五五级电平比较器包括：第一至第五五只CMOS运算放大器L₁～L₅，每只运算器的第一至第五反向端V₁～V₅外接电阻后串联接在一电平的电源端，从而构成依次增加的五级基准源；第一至第五CMOS运算放大器L₁～L₅同相端连接并接输入信号V_i；第一至第五CMOS运算放大器L₁～L₅五级电平比较器的第一至第五5个输出端分别接逻辑电路输入端。

其中该逻辑电路包括：五只三输入与非门和五只非门，第一至第五CMOS运算放大器L₁～L₅输出端分别和对应的第一至第五三输入与非门的第三输入端连接，第一CMOS运算放大器L₁输出端与第一非门输入端连接，第一非门输出端与级联输出端J_o连接；第二至第五CMOS运算放大器L₂～L₅输出端分别与第二至第五非门输入端连接，第二至第五非门输出端和第一至第四与非门的第一输入端连接；第一和第二控制端A、B端分别接3us宽基准脉冲S电路和外部控制电路，这两个控制端进行逻辑运算后接五只三输入与非门的第二输入端；级联输入端J_i经过两个非门电路和第五与非门的第一输入端连接；第一至第五三输入与非门的输出端与输出控制电路连接。

其中该级联输入端J_i和输出端J_o包括：级联输入端J_i经两只非门与连接第五电平比较器电路L₅的第五三输入与非门的第一输入端连接；级联输出端J_o是第一CMOS运算放大器L₁输出端经过一只非门的输出。

本发明主要是CMOS工艺五级电平比较器以及属于线性电路的电平比较器和属于数字电路的数字逻辑电路合在一起单片集成。本发明还包括通过级联控制构成5ⁿ道脉冲幅度分析器，提供给脉冲峰值保持电路作为恢复信号以及提供本级及扩展各级的3us宽基准脉冲，从而保证五道输出及其扩展各道输出信号宽度均为3us。

附图说明

为进一步说明本发明的具体内容及所能达成的功效，以下结合具体实施例及附图对本发明作一详细的描述，其中：

图1是本发明脉冲幅度分析器工作原理方框图；

图2是图1的电路图；

图3是电平比较器电路图；

图4是脉冲幅度分析器时序图。

具体实施方式

请参阅图1和图2，本发明一种脉冲幅度分析器，其中包括：

五级电平电平比较器a，由五只CMOS运算放大器构成L₁～L₅五级电平比较器，其中该五级电平比较器包括：五只CMOS运算放大器L₁～L₅，每只运算的反向端V₁～V₅外接电阻后串联接在某一电平的电源端，从而构成依次增加的五级基准源；L₁～L₅同相端连接并接输入信号V_i；L₁～L₅五级电平比较器的5个输出端分别接逻辑控制电路输入端；

一逻辑电路b，该逻辑电路是由与非门组成，其输入端与L₁～L₅五级电平比较器的输出端连接，其中该逻辑电路包括：五只三输入与非门和五只非门，L₁～L₅输出分别和相应的三输入与非门的一路输入连接，五只非门输入端与L₁～L₅端连接，五只非门输出端分别为J_o和L₁～L₄的三输入与非门一路输入端连接。五只三输入与非门的输出与输出控制电路连接；

一输出控制电路c，该输出控制电路是由与非门组成，其输入端与逻辑电路的输出端连接，并通过外接V_REF电平控制脉冲幅度分析器输出Q₁～Q₅的电平，其该输出控制电路包括：五只二输入与非门和外接电平控制V_REF。二输入与非门的一路输入端与逻辑电路的输出端一一连接，另一端连在一起接V_REF；

3us宽基准脉冲S，该电路由D触发器和非门组成，其输入端与电平比较器L₁输出连接，其中该3us宽基准脉冲S包括：D触发器和非门电路；D触发器接电平比较器L₁输出端，非门输出接峰保恢复脉冲输入端，并经一非门倒相输出基准脉冲S；

3us宽峰保恢复信号R，该电路由D触发器和非门组成，其输入端与3uS基准脉冲电路连接，其中该3us宽峰保恢复脉冲包括：D触发器和非门及或非门电路；D触发器输入端接基准脉冲输出，接点在倒相非门之前；D触发器输出端接一组串接非门至D触发器的R端，同时接或非门，或非门输出经非门倒相后输出R峰保恢复脉冲；

级联控制端J_i和J_o，J_i外接输入经非门与逻辑控制电路连接，J_o级联输出端，其中该级联控制端J_i和J_o包括：J_i级联输入端经两只非门与逻辑电路L₅连接的三输入与非门一路输入连接；级联输出端J_o则由L₁经一只非门输出。

在图2中，V_i为电路输入端，V₁～V₅为五级电平比较器L₁～L₅的参考电压，由外部提供以实现电平比较可调，B端接本级3us宽基准脉冲。A为外部控制端，Q₁～Q₅为幅度分析器输出端，V_REF为输出电平控制端，R为提供给脉冲幅度峰值保持电路的恢复信号，S为3us基准脉冲输出端，J_i、J_o分别为级联输入、输出端。图3为CMOS电平比较器，其一端接输入脉冲V_i，另一端接参考电压，当输入脉冲V_i大于V₁而又小于V₂时，第1级电平比较器则输出比较信号即Q₁输出3us宽信号；当输入脉冲V_i大于V₂而有小于V₃时。第1和第2两级均有输出，通过逻辑电路控制，导致V₂封锁V₁，从而仅只有Q₂输出3us宽信号；如此，只有符合V_i≥V₁，Q₁～Q₅中只有相应一道有3us宽信号输出。3us宽基准脉冲S由第1级电平比较器信号经D触发器和门电路延时获得，宽度调整为3us。峰保恢复信号R则由基准脉冲后沿触发，宽度调整为3us。五级输出电平受V_REF控制，可以方便选择输出电平。

五级脉冲幅度分析器工作时序参看图4，当V_i≥V₁时，分析器将按时序输出信号，如V_i＜V₁时，则分析器将按时序输出为零电平。

五级脉冲幅度分析器可通过级联方式实现多级电平比较，将本级的扩展接点J_o与下一级的扩展接点J_I相连即可，则可很方便的构成5ⁿ道脉冲幅度分析器。

图2中外部控制端A为五级脉冲幅度分析器的外部控制端，如无须外部干涉，则接点A接高电平。扩展端不需用时原则上接高电平(外部控制端B接S端)。

五级脉冲幅度分析器已单片集成，产品型号为LC 9805。本发明不仅大大的缩小了电路体积，而且大大降低了电路功耗，在12.0V电源供电时，工作电流I≤6mA。此外，本发明使用也很方便，无须进行复杂的时序设计和调整，因此在航天器空间探测仪器上广泛使用。

脉冲幅度分析器工作过程

V_i为电路输入端，V₁～V₅为五级电平比较器L₁～L₅的参考电压，由外部提供以实现电平比较可调。B端接本级3us宽基准脉冲，A为外部控制端，Q₁～Q₅为幅度分析器输出端，V_REF为输出电平控制端，R为提供给脉冲幅度峰值保持电路，S为3us基准脉冲输出端，J_i、J_o分别为级联输入、输出端。图3为CMOS电平比较器，其一端接输入脉冲V_i，另一端接参考电压，当输入脉冲V_i大于V₁而又小于V₂时，第1级电平比较器则输出比较信号即Q₁输出3us宽信号；当输入脉冲V_i大于V₂而有小于V₃时。第1和第2两级均有输出，通过逻辑电路控制，导致V₂封锁V₁，从而仅只有Q₂输出3us宽信号；如此，只有符合V_i≥V₁，Q₁～Q₅中只有相应一道有3us宽信号输出。3us宽基准脉冲S由第1级电平比较器信号经D触发器和门电路延时获得，宽度调整为3us。峰保恢复信号R则由基准脉冲后沿触发，宽度调整为3us。五级输出电平受V_REF控制，可以方便选择输出电平。

Claims (4)

1、一种脉冲幅度分析器，其特征在于，其中包括：

五级电平电平比较器，由五只CMOS运算放大器构成第一至第五五级电平比较器(L₁～L₅)，第一至第五五级电平比较器(L₁～L₅)的5个输出端分别接逻辑电路输入端；

一逻辑电路，该逻辑电路是由与非门组成，其输入端与第一至第五五级电平比较器(L₁～L₅)的输出端连接，第一至第五三输入与非门的输出端与输出控制电路连接；

一输出控制电路，该输出控制电路是由与非门组成，其输入端与逻辑电路的第一至第五三输入与非门输出端连接，并通过外接电平(V_REF)控制第一至第五脉冲幅度分析器输出(Q₁～Q₅)的电平；与非门的一路输入端与逻辑电路的输出端相对应连接，另一端连在一起接外接电平(V_REF)；

3us宽基准脉冲(S)电路，该电路由第一D触发器和非门组成，其输入端与第一电平比较器(L₁)的输出端连接，第一D触发器输入端(CP)接第一电平比较器(L₁)的输出端，第一D触发器的输出端(Q)接非门输入端并串接多个非门，非门输出端接第一D触发器峰值保持恢复脉冲输入端，并经过一非门倒相输出基准脉冲(S)；

3us宽峰值保持恢复信号(R)电路，该电路由第二D触发器和非门组成，其输入端与3uS基准脉冲电路连接，第二D触发器的输入端(CP)接基准脉冲(S)电路输出端，其接点在倒相非门之前；第二D触发器的输出端(Q)接或非门第一输入端，同时接另一组串接非门至第二D触发器的峰值保持恢复脉冲输入端，并接或非门第二输入端，或非门输出端经非门倒相后输出峰值保持恢复脉冲(R)；

级联输入端(J_i)和输出端(J_o)，级联输入端(J_i)外接输入端经非门与逻辑电路连接，级联输出端(J_o)是第一CMOS电压比较器(L₁)输出端经过一非门输出。

2、根据权利要求1所述的脉冲幅度分析器，其特征在于，其中该第一至第五五级电平比较器包括：第一至第五五只CMOS运算放大器(L₁～L₅)，每只运算器的第一至第五反向端(V₁～V₅)外接电阻后串联接在一电平的电源端，从而构成依次增加的五级基准源；第一至第五CMOS运算放大器(L₁～L₅)同相端连接并接输入信号(V_i)；第一至第五CMOS运算放大器(L₁～L₅)五级电平比较器的第一至第五5个输出端分别接逻辑电路输入端。

3、根据权利要求1所述的脉冲幅度分析器，其特征在于，其中该逻辑电路包括：五只三输入与非门和五只非门，第一至第五CMOS运算放大器(L₁～L₅)输出端分别和对应的第一至第五三输入与非门的第三输入端连接，第一CMOS运算放大器(L₁)输出端与第一非门输入端连接，第一非门输出端与级联输出端(J_o)连接；第二至第五CMOS运算放大器(L₂～L₅)输出端分别与第二至第五非门输入端连接，第二至第五非门输出端和第一至第四与非门的第一输入端连接；第一和第二控制端(A、B)端分别接3us宽基准脉冲(S)电路和外部控制电路，这两个控制端进行逻辑运算后接五只三输入与非门的第二输入端；级联输入端(J_i)经过两个非门电路和第五与非门的第一输入端连接；第一至第五三输入与非门的输出端与输出控制电路连接。

4、根据权利要求1所述的脉冲幅度分析器，其特征在于，其中该级联输入端(J_i)和输出端(J_o)包括：级联输入端(J_i)经两只非门与连接第五电平比较器电路(L₅)的第五三输入与非门的第一输入端连接；级联输出端(J_o)是第一CMOS运算放大器(L₁)输出端经过一只非门的输出。

Images