JP3504316B2 - 多ビットカウンタ - Google Patents

多ビットカウンタ

Info

Publication number
JP3504316B2
JP3504316B2 JP01993794A JP1993794A JP3504316B2 JP 3504316 B2 JP3504316 B2 JP 3504316B2 JP 01993794 A JP01993794 A JP 01993794A JP 1993794 A JP1993794 A JP 1993794A JP 3504316 B2 JP3504316 B2 JP 3504316B2
Authority
JP
Japan
Prior art keywords
counter
output
bit counter
input
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01993794A
Other languages
English (en)
Other versions
JPH07212223A (ja
Inventor
道夫 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP01993794A priority Critical patent/JP3504316B2/ja
Publication of JPH07212223A publication Critical patent/JPH07212223A/ja
Application granted granted Critical
Publication of JP3504316B2 publication Critical patent/JP3504316B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、半導体試験装置に搭載
した試験パターン発生器に於ける試験パターン数等をカ
ウントする、多ビットで高速に動作するパターンカウン
タに関する。 【0002】 【従来の技術】半導体試験装置に用いる試験パターンは
一般に長大で、高速である。近年、被試験デバイスの発
達により、例えば40ビットの250MHzの動作周波
数を可能とするパターン・カウンタが必要とされてい
る。 【0003】従来から、試験パターン発生器に用いるカ
ウンタとしては、クロックの動作周期内で全てのビット
が変化し、同一サイクル内でレジスタとカウンタとの一
致をとるものが使用されている。 【0004】図3に、従来のカウンタの一例を示す。図
3は、同期式純2進計数回路である。一般に、同期式で
は、フリップフロップが次々と動いてゆくような動作が
ないので、高速なカウントに適している。JKフリップ
フロップ201は、計数入力信号が印加される毎に反転
し、出力20 を発生する。次にJKフリップフロップ2
02は、当該出力20 を入力信号として、さらに反転動
作を行い、出力21 を発生する。次に、JKフリップフ
ロップ203の前段には、アンドゲート205が設けて
あり、20信号と、21信号とが”1”であるか検出して
いる。両信号とも”1”の場合には、桁上げを要する場
合であり、アンドゲート205の出力が反転し、JKフ
リップフロップ203が反転し、出力22 を発生する。
JKフリップフロップ204についても同様に、前段に
アンドゲート206が設けられており。前段の全ての出
力20、21、22 が”1”である場合に反転動作を行
い、出力23を発生する。 【0005】カウンタの桁数が増加する場合は、上記の
フリップフロップを重ねてゆけばよいが、アンドゲート
へ供給するファンインが増加していくことになる。その
ため、負荷容量の増加により遅延量が増大し、高速動作
を妨げる。また、バッファゲートを追加しても、ゲート
段数による遅延量が増大し、高速動作を妨げる。従っ
て、これらのカウンタ機能は、一般に集積回路として市
販されているデバイスの能力に大きく依存することにな
るが、多ビットと最高周波数を満たすものは、入手が困
難である。一方、希望のビット数と周波数を満たすカス
タムメードICを製作すると、高価なものになってしま
う。 【0006】 【発明が解決しようとする課題】本発明は、上述したよ
うな従来の技術が有する問題点に鑑みてなされるもので
あって、試験パターン発生器等に於けるパターンカウン
タを、比較的小数ビットで構成するカウンタデバイスを
複数組み合わせ、多ビットで高速に動作するパターンカ
ウンタを提供するものである。 【0007】 【課題を解決するための手段】nビットで構成した下位
ビットカウンタ11を設ける。そして、mビットで構成
した上位ビットカウンタ21を設ける。そして、クロッ
ク信号102を当該下位ビットカウンタ11のクロック
端に印加する。そして、当該下位ビットカウンタ11の
キャリー出力を、オアゲート15を設けて、当該上位ビ
ットカウンタ21のクロック端に印加する。そして、当
該オアゲート15の他の入力端には、イニシャルクロッ
ク103を印加する。そして、当該上位ビットカウンタ
21の出力は、一致回路23を設けて、入力する。そし
て、当該一致回路23の出力は、フリップフロップ24
を設けて、入力する。そして、当該フリップフロップ2
4のクロック端子は、当該オアゲート15の出力端子に
接続する。そして、当該下位ビットカウンタ11の出力
は、一致回路13を設けて入力する。そして、上位ビッ
ト一致と下位ビット一致の両一致を検出する、カウンタ
制御回路30を設ける。そして、当該フリップフロップ
24の出力を、上位ビット一致信号として当該カウンタ
制御回路30の1入力端子に入力し、当該一致検出回路
13の出力を、下位ビット一致信号として当該カウンタ
制御回路30の他の入力端子に入力して、当該カウンタ
制御回路30の出力をホールド信号104として、下位
ビットカウンタ11に供給して、多ビットカウンタを構
成する。 【0008】 【作用】この発明によれば、上位ビットカウンタと下位
ビットカウンタはパイプライン動作を行っており、上位
ビットカウンタは常に、下位ビットカウンタのキャリー
数より1カウント先に進んで動作するように構成してい
る。そのため、上位ビットmについてのカウンタは、入
力クロックが低速となり、動作周波数の低いデバイスを
用いても、多ビットのカウンタ動作を行う。 【0009】 【実施例】本発明の実施例について図面を参照して説明
する。 【0010】図1は本発明の多ビットカウンタを示すブ
ロック図である。本実施例に於いては、ビット数(m+
n)で構成した例を示す。図1に示すように、nビット
で構成した下位ビットカウンタ11と、mビットで構成
した上位ビットカウンタ21を設ける。当該下位ビット
カウンタ11のキャリ出力は、フリップフロップ14に
入力する。クロック信号102で整時された出力は、オ
アゲート15を介して、当該上位ビットカウンタ21の
クロック入力端に印加される。上位ビットカウンタ21
の出力は、一致検出回路23に加えられ、レジスタ22
に設定されている設定値と比較される。当該一致検出回
路23の出力は、フリップフロップ24の入力端に加え
られる。当該フリップフロップのクロック入力端子は、
当該オアゲート15の出力端子に接続する。 【0011】一方、下位ビットカウンタ11のデータ出
力は、一致検出回路13に加えられ、レジスタ12に設
定されている設定値と比較される。当該一致検出回路1
3の出力は、カウンタ制御回路30に与える。当該カウ
ンタ制御回路30の他の入力端には、当該フリップフロ
ップ24の出力を与える。当該カウンタ制御回路30で
は、両入力とも1である場合には、出力を発生し、ホー
ルド信号104となり、当該下位ビットカウンタ11の
ホールド端子に与える。 【0012】図2は、本発明による多ビットカウンタの
動作を示すタイムチャートである。先ず、予め一致レジ
スタにカウンタを止める数値を設定する。このうち、上
位ビットm分の設定値については、レジスタ22に設定
する。下位ビットn分の設定値については、レジスタ1
2に設定する。リセット信号101により、下位ビット
カウンタ11、上位ビットカウンタ21、フリップフロ
ップ14、24を各々初期状態にする。次に、イニシャ
ルクロック103を印加し、上位ビットカウンタ21を
インクリメントする。これにより、上位ビットカウンタ
21に、「次の動作状態」を作る。そして、上位ビット
の一致検出回路23に入力する。 【0013】次に、クロック信号102が印加される
と、下位ビットカウンタ11はインクリメント動作を行
う。当該下位ビットカウンタ11の出力が、一致検出回
路13に入力され、この数値が、レジスタ12の設定値
と一致すると、一致出力を発生する。本動作例の場合、
下位ビットが「8」になると、一致出力を発生し、カウ
ンタ制御回路30に入力する。この場合、フリップフロ
ップ24の出力は、まだ”0”であるため、カウンタ制
御回路30の出力は不変である。 【0014】このようにクロック信号102の印加が続
き、下位ビットカウンタ11がキャリーを発生すると、
このキャリー信号がフリップフロップ14に入力され
る。このフリップフロップ14の出力信号は、オアゲー
ト15を経由して、上位ビットカウンタ21のクロック
端に印加される。同時に、このオアゲート15の出力
は、フリップフロップ24のクロック端子にも供給され
る。このため、一致検出回路23の状態がフリップフロ
ップ24に格納される。本動作例の場合、上位ビットの
設定数「1」と、上位ビットカウンタ21の出力が一致
しており、一致検出回路23が、一致出力”1”を発生
しているため、フリップフロップ24は”1”に反転す
る。 【0015】次に、下位ビットカウンタ11はキャリー
を発生後、LSBに戻り、さらにカウントアップを続け
る。下位ビットカウンタ11の出力が「8」を示し、一
致検出回路13の出力が一致出力”1”を発生すると、
カウンタ制御回路30は、両入力とも”1”となったの
で、動作し、ホールド信号104を出力して、カウンタ
の動作を止める。 【0016】このように、上位ビットカウンタと下位ビ
ットカウンタはパイプライン動作を行っており、上位ビ
ットカウンタは常に、下位ビットカウンタのキャリー数
より1カウント先に進んで動作している。そのため、ク
ロック102を印加する以前に、上位ビットのカウンタ
をインクリメントし、かつ、その時の上位ビットの一致
の状態を格納しているのである。 【0017】ここで、上位ビットカウンタ21のクロッ
ク端子へ印加される信号の周期についてみると、下位ビ
ットカウンタ11のキャリー信号が印加されており、ク
ロックレートをtとすると、最大操作周期TMAXは、T
MAX=t×2nである。すなわち、上位ビットmについて
のカウンタは、入力クロックが低速となり、動作周波数
の低いデバイスを用いて、多ビットのカウンタを構成で
きる。 【0018】なお、高速動作する下位ビットのカウンタ
と、低速動作の上位ビットカウンタの接続は、下位ビッ
トからのキャリー信号と、上位ビットからの一致信号の
みで良いため、ビット拡張の際は上位ビットのみを変更
するだけで済み、容易に多ビット化できる。 【0019】 【発明の効果】以上説明したように本発明は構成されて
いるので、次に記載する効果を奏する。試験パターン発
生器等に於けるパターンカウンタを、比較的小数ビット
で構成するカウンタデバイスを複数組み合わせ、多ビッ
トで高速に動作するパターンカウンタが提供できた。
【図面の簡単な説明】 【図1】本発明の多ビットカウンタの例を示すブロック
図である。 【図2】本発明による動作を示すタイムチャートであ
る。 【図3】従来のカウンタの例を示すブロック図である。 【符号の説明】 11 下位ビットカウンタ 12、22 レジスタ 13、23 一致回路 14、24 フリップフロップ 15 オアゲート 21 上位ビットカウンタ 30 カウンタ制御回路 201、202、203、204 JKフリップフ
ロップ 205、206 アンドゲート
フロントページの続き (56)参考文献 特開 昭54−118767(JP,A) 特開 昭61−285823(JP,A) 特開 昭62−40824(JP,A) 特開 昭63−14521(JP,A) 特開 平1−99321(JP,A) 特開 平1−286520(JP,A) 特開 平2−224525(JP,A) 特開 平3−88422(JP,A) 特開 平4−61420(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03K 23/00

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 nビットで構成した下位ビットカウンタ
    (11)を設け、 mビットで構成した上位ビットカウンタ(21)を設
    け、 クロック信号(102)を当該下位ビットカウンタ(1
    1)のクロック端に印加し、 当該下位ビットカウンタ(11)のキャリー出力を、オ
    アゲート(15)を設けて、当該上位ビットカウンタ
    (21)のクロック端に印加し、 当該オアゲート(15)の他の入力端には、イニシャル
    クロック(103)を印加し、 当該上位ビットカウンタ(21)の出力は、一致回路
    (23)を設けて、入力し、 当該一致回路(23)の出力は、フリップフロップ(2
    4)を設けて、入力し、 当該フリップフロップ(24)のクロック端子は、当該
    オアゲート(15)の出力端子に接続し、 当該下位ビットカウンタ(11)の出力は、一致回路
    (13)を設けて入力し、 上位ビット一致と下位ビット一致の両一致を検出する、
    カウンタ制御回路(30)を設け、 当該フリップフロップ(24)の出力を、上位ビット一
    致信号として当該カウンタ制御回路(30)の1入力端
    子に入力し、当該一致検出回路(13)の出力を、下位
    ビット一致信号として当該カウンタ制御回路(30)の
    他の入力端子に入力して、当該カウンタ制御回路(3
    0)の出力をホールド信号(104)として、下位ビッ
    トカウンタ(11)に供給することを特徴とする、多ビ
    ットカウンタ。
JP01993794A 1994-01-20 1994-01-20 多ビットカウンタ Expired - Fee Related JP3504316B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01993794A JP3504316B2 (ja) 1994-01-20 1994-01-20 多ビットカウンタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01993794A JP3504316B2 (ja) 1994-01-20 1994-01-20 多ビットカウンタ

Publications (2)

Publication Number Publication Date
JPH07212223A JPH07212223A (ja) 1995-08-11
JP3504316B2 true JP3504316B2 (ja) 2004-03-08

Family

ID=12013130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01993794A Expired - Fee Related JP3504316B2 (ja) 1994-01-20 1994-01-20 多ビットカウンタ

Country Status (1)

Country Link
JP (1) JP3504316B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100308205B1 (ko) * 1998-09-29 2001-11-30 윤종용 저전력소모카운터
US6668298B1 (en) * 1999-12-29 2003-12-23 Intel Corporation Shifting an input signal from a high-speed domain to a lower-speed domain
CN111769822B (zh) * 2020-06-30 2024-02-06 山东卓奇电气科技有限公司 频率测量装置

Also Published As

Publication number Publication date
JPH07212223A (ja) 1995-08-11

Similar Documents

Publication Publication Date Title
US6260152B1 (en) Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains
JP2760284B2 (ja) 半導体集積回路装置
JPH06509200A (ja) 乱数発生装置並びに方法
JP3504316B2 (ja) 多ビットカウンタ
US6654439B1 (en) High speed linear feedback shift register
US6556645B2 (en) Multi-bit counter
US6430198B1 (en) Apparatus and method of reducing packet length count processing
JP2797793B2 (ja) 疑似乱数パタン発生回路
US6400188B1 (en) Test mode clock multiplication
JP3349347B2 (ja) プログラマブルディバイダ回路
JP3147057B2 (ja) 半導体集積回路およびその使用方法
JP2924100B2 (ja) 状態遷移回路
KR100237298B1 (ko) 인터럽트 신호 발생 제어 장치
US6629258B1 (en) Variable speed data access control circuit with exponential length wait cycle
JPH04132976A (ja) テストモード発生回路
JP3364777B2 (ja) Pnパターン発生装置
KR100418574B1 (ko) 로드가능 업/다운 카운터 회로
JP2002162443A (ja) カウンタテスト回路及び方法並びに半導体デバイス
JP3236235B2 (ja) トグルフリップフロップ
JPH03252218A (ja) トライステート・バッファ回路
JPH0388422A (ja) 同期式カウンタ
JPH0779247B2 (ja) デコ−ド回路
JPH0547128B2 (ja)
KR20020020551A (ko) 쉬프트 레지스터를 이용한 펄스열 생성장치
JPS62247423A (ja) 数値比較装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031210

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees