CN1013315B - 多位数字式阈比较器 - Google Patents

Abstract

多位数字式阈比较器包括代表带符号的算术值的多位数字输入信号源(X)和阈值信号源(T)。部件(40)用于产生代表信号的值。所产生的代表信号的值依据输入信号值的符号，或是输入信号值或是输入信号的二进制反码值。比较器(30′)将代表信号的值与阈值信号比较。比较器依据输入信号的值的符号执行两种比较之一。当代表信号的值于第一符号时大于、或于第二符号时大于或等于阈值信号的值，则比较器产生第一状态。反之，产生第二状态。

Description

本发明涉及一种阈比较器，它具有简单的线路结构，用于多位数字信号。

为了控制数字信号的自适应处理，通常需要将该数字信号的大小同一个阈值进行比较，例如，在一个自适应中值过滤器中，需要对一个给定样值和围绕该样值的一组样值进行处理，以便确定这些样值的中值。中值样值和给定样值之间数值差的大小如果大于预定的阈值，则在自适应中值过滤器的输出端，以上述中值样值置换上述给定样值。反之，在自适应中值过滤器的输出端，则得到上述给定样值。在这个例子中，用来同阈值进行比较的正是上述给定样值和中值样值之间数值差的大小。

需要设计一种整机线路系统小巧的阈比较器，这样才能增强其可靠性，并且，如果该线路是集成在一块集成电路芯片上时，为完成同样的阈比较功能，只需要较小的板芯面积。

本发明具体涉及到一种多位数字式阈比较器，它包括一个代表有正负号的算术值的多位数字输入信号的信号源，和一个阈值信号源。有若干用于产生代表信号大小的值的部件。所产生的该代表信号的值依据输入信号值的符号可以是该输入信号值，也可以是该输入信号的二进制反码值。一个比较器，用于将代表信号大小的量值同阈值信号进行比较。依据输入信号值的符号，执行两种比较状态中的一种。首先，如果输入信号的值具有第一符号，只要代表信号大小的值大于阈值信号值，则比较器产生一个具有第一状态的信号。第二，如果输入信号的值具有相反的符号，只要代表信号大小的值大于或等于阈值信 号值，则比较器产生一个具有第一状态的信号。反之，该比较器产生一个具有第二状态的信号。

附图中：

图1示出现有技术中的多位数字式阈比较器的方框图;

图2是一种比较器的方框图，可用在图1所示的阈比较器中;

图3是按照本发明原理设计的多位数字式阈比较器的方框图;

图4是一种比较器的方框图，可用在图3所示的阈比较器中;

图5是一种比较器位片的示意图，可用在图4所示的比较器中。

图1到图5中，粗线代表多位数字信号通路，而细线代表单个位的数字信号通路。此外，为简化起见，各图元件之间可能需要的配合延时线路予以省略，因为凡熟悉数字电路设计领域的人都了解哪里要用到这种延时线路，以及如何去设计它们。

图1示出一种现有技术的阈比较器。图1中，输入端5用来接收一个输入样值X，该样值代表例如上述中值过滤器中所产生的一个给定样值和中值样值之间的数值差。输入端5接到一个绝对值处理电路20的输入端21。绝对值处理电路20的输出端29接到比较器（COMP）30的第一输入端（+）。比较器30的一个输出端39接到用户电路系统（未画出）的输出端35。例如，可将输出端35通到一多路转换器的控制输入端，根据其上的信号，该多路转换器可在前例所述的中值过滤器的输出端或者产生给定样值，或者产生中值样值。输入端25通到含有阈值T的信号源上（图中未画出）。输入端25接到比较器30的第二输入端（-）上。

绝对值处理电路20的输入端21接到反相器22的输入端和多路转换器（MUX）24的第一输入端（B）。反相器22可由例如 供多位数字信号每一位用的单级逻辑反相器构成。反相器22的一个输出端接到一加法器26的第一输入端。加法器26的输出端接到MUX24的第二输入端（A）上。MUX24的输出端接到绝对值处理电路20的输出端29上。代表样值定值为“0”的信号通到加法器26的第二输入端，而逻辑“1”信号加到加法器26的进位输入端（Carry    input    terminal）上。绝对值处理电路20输入端21上信号的符号位接到MUX24的控制输入端（C）。

图1所示的阈比较器用于对二进制补码多位数字样值进行处理。在二进制补码数字电路系统中，一个样值最高有效位是符号位。如果该样值的数值为正或零，则符号位为逻辑“0”信号;如果该样值的数值为负，则符号位为逻辑“1”信号。为了产生二进制补码样值的算术负，该数字样值的每一位都必须逻辑反转，并且将一个1加到由于逻辑反转位而形成的样值上。

在图1所示的绝对值处理电路20的最高信号通路中，输入样值首先送入反相器22。反相器22对输入样值的每一位进行逻辑反转。通过在一个输入端上加上定值为“0”的样值，在另一输入端加上上述逻辑反转的样值，以及在进位输入端加有逻辑“1”信号，加法器就把“1”加到这一逻辑反转样值上。这样，加法器26的输出就是上述绝对值处理电路20输入端21上样值的二进制补码-即算术负-的样值。

绝对值处理电路20输入端21上样值的符号位加到MUX24的控制输入端。当控制输入端C的信号为逻辑“1”信号（输入样值的数值显示为负）时，MUX24处于把输入端A耦合到它的输出端的状态。因为输入端A上的样值为输入样值（负值）的算术负，因此 来自MUX24的输出样值具有输入端21上样值的数值的绝对值（正值）。如果MUX24的控制输入端C上的信号为逻辑“0”信号（输入样值的数值显示为正），则MUX24处于把输入端B耦合到它的输出端的状态。这时，绝对值处理电路20在其输出端29产生一来自其输入端21的信号，该信号已经为一正数。

这一已为绝对值的样值在比较器30中同阈值T进行比较。比较器30的输出，例如当已为绝对值的样值在数值上大于该阈值时为“1”，反之为“0”。

图2示出比较器30，它可用于图1所示的阈比较器中。图2中，比较器30的第一输入端（+）接多位数字减法器32的减数输入端（-）。比较器30的第二输入端（-）接减法器32的被减数输入端（+）。减法器32的差（即被减数-减数）输出端的符号位（SIGN）接比较器30的输出端39。

运算时，如果比较器30第一输入端（+）上样值的数值大于第二输入端（-）上的样值的数值，则差值为负。这样，符号位，因而比较器30的输出信号为逻辑“1”信号。如果比较器30第一输入端（+）上的样值数值小于或等于上述第二输入端上的样值的数值，则差值分别为正或零。因此在这两种情况下，符号位，因而比较器30的输出信号，为逻辑“0”信号。

图1所示的绝对值电路20需具有若干个反相器、一个多位数字加法器和一个多位数字多路转换器。这是相当复杂的电路，如果在一块集成电路基片上制作，可能需要很大的面积。

图3是按照本发明原理设计的一种阈比较器。与图1所示的相比，它的线路结构大为简化。在图3中，相应图1所示的元件以相同的标 号表示，并且不再详细讨论。图3中，由输入端5来的输入样值X是一个9位样值，如穿过多位数字信号通路的斜道和靠近它的标号9所示。输入样值X，例如，可以是一个8位的二进制补码样值，带有在最高有效位第九位上复现的它的符号位。由输入端5来的最高有效（SIGN）位耦合到“异”门40的第一输入端和比较器30′的控制输入端（GE/ GT）上。由输入端5来的其余8位通到“异”门40的第二输入端上。“异”门40，例如，可包括八个2一输入端的“异”门，输入样值X的较低有效位中的每一位都用到其中一个门。每个“异”门的第一输入端用来接收输入样值X的符号位。每一“异”门的第二输入端用来接收输入样值X的其余8位中相互不同的一个位。八个“异”门的输出端，以结合的方式，构成“异”门40的多位数字输出端。“异”门40的输出端耦合到比较器30′的第一输入端。

运算时，如果输入样值的数值为正，则输入端5上的符号位为逻辑“0”信号;而如果输入样值的数值为负，则为逻辑“1”信号。如果符号位为逻辑“0”信号（输入样值的数值表示为正），那么“异”门40就使其第二输入端上的成正值的8位输入样值不改变地传输到其输出端。

如果符号位为逻辑“1”信号（输入样值的数值表示为负），则“异”门40就产生一个使其第二输入端上的信号逐位逻辑反转的样值。产生的样值表示出负输入信号的大小，称为输入样值X的二进制反码。（为了产生二进制补码，必须在这个信号上加“1”）这样，如果输入信号的符号位为逻辑“1”信号，则“异”门40输出端上代表信号大小的值应当是输入样值X的绝对值减去1（｜X｜-1）。

例如，若输入样值X的数值为4，则“异”门40输出端上代表样值 大小的值也为4，（｜X｜）。反之，如果输入样值X的数值为-4，则“异”门40输出端上代表样值大小的值为3，（｜X｜-1）。

比较器30′的控制输入端（GE/ GT）上的信号用于调节比较器30′，使之有选择地完成两种比较之一。当控制输入端（GE/ GT）上的信号为逻辑“1”信号时，就表示来自“异”门40的代表样值大小的值为｜X｜-1，这时例如，当它的第一输入端（+）上代表样值大小的值大于或等于它的第二输入端（-）上的阈值时，比较器30′产生一个逻辑“1”输出信号;反之，产生一个逻辑“0”信号。当控制输入端（GE/ GT）上的信号为逻辑“0”信号时，就表示来自“异”门40的代表样值大小的值为｜X｜，这时，当第一输入端（+）上代表样值大小的值大于它的第二输入端（-）上的阈值时，比较器30′产生一个逻辑“1”信号;反之，产生一个逻辑“0”信号。

再看图3，当输入样值X的符号位为逻辑“0”信号时（X为正整数或零），则来自“异”门40的代表信号大小的值为｜X｜。比较器30′处于执行“大于”的比较状态。这种状态用数学式可表示为：

｜X｜＞T    （1）

当输入样值X的符号位为逻辑“1”信号时（X为负数），则代表信号大小的值为｜X｜-1。比较器30′处于执行“大于或等于”的比较状态。这种状态用数学式可表示为：

｜X｜-1≥T    （2）

一个多位数字信号，例如输入样值X，只能是整数值。在这种只为整数的系列中，如果一个数大于某些预定阈值，则这个数减1必然“大 于或等于”该预定阈值。反之，如果一个数不大于该预定阈值，则这个数减1就不“大于或等于”该预定阈值。

例如，数字4大于阈值3，故4-1（＝3）属于“大于或等于”阈值3的情况。数字3不大于阈值3，故3-1（＝2）不“大于或等于”阈值3。因此，表达式（1）和（2）所示的比较状态是等效的比较状态。

在如图2所示的比较器中，并不需要具有如减法器32那样的全减器。而是只需要有能产生这种信号的电路系统：它能表示出需要包括的比较状态的比较结果。

图4是具有简化电路系统的一种比较器的方框图。在这一实施例中，阈值定值输入信号（ T）是所需阈值的逐位逻辑反转信号，即二进制反码信号。如果用一固定的阈值，那么：第一，所需阈值每一位的逻辑值必须是确定的;第二，该阈值的每一位必须被逻辑反转（产生信号 T）;第三，需要的话，该信号（ T）的每一位（ T）应耦合到一个逻辑“1”或逻辑“0”的信号源上。如果用可变阈值，则可将一组反相器（阈值信号的每一位用到其中一个）接在可变阈值信号源和比较器30′的阈值信号（ T）输入端（-）之间，图4中虚线图图画出一个反相器36。

图4中，在控制输入端（GE/ GT）和输出端39之间串联一组比较器位片34i（0≤i≤7）。每一位片34i均有一个借位输入端（bin）和一个借位输出端（bout）。控制输入端（GE/ GT）接位片34₀的借位输入端（bin）。位片34₀的借位输出端（bout）接位片34₁的借位输入端（bin）。其余位片均按菊花链式类似连接。位片34₇的借位输出端（bout）接输出端39。

每一位片34i还分别包括第一和第二位输入端m和 t。代表信号M大小的最低有效位（LSB）由比较器30′的第一输入端（+）接到位片34₀的m输入端;次低有效位接到位片34₁的M输入端，等等。M信号的最高有效位（MSB）接到位片34₇的m输入端。（反转）阈值信号 T的LSB由比较器30′的第二输入端（-）接到位片34₀的 t输入端;次低有效位接到位片34₁的 t输入端，等等。 T信号的MSB接到位片34₇的 t输入端。

运算时，图4所示比较器30′的每一位片34i都进行以下运算。如果m输入信号是逻辑“1”信号，以及 t输入信号也是逻辑“1”信号（表示t信号为逻辑“0”信号（m＞t）），则产生逻辑“1”的借位输出信号（bout）。如果m输入信号是逻辑“0”信号，以及 t输入信号也是逻辑“0”信号（表示t信号为逻辑“1”信号（m＜t）），则产生逻辑“0”的借位输出信号（bout）。如果m输入信号是逻辑“0”信号，而 t输入信号是逻辑“1”信号（表示t信号为逻辑“0”信号），或者m输入信号是逻辑“1”信号，而 t输入信号是逻辑“0”信号（表示t信号为逻辑“1”信号（m＝t）），则产生一个与借位输入信号（bin）有相同数值的借位输出信号（bout）。

借位信号是由M和 T信号的最低有效位位置到最高有效位位置依次产生的。如果在一个位的位置上m＞t，并在每个较高位的位置上m＝t，则M＞T，并在输出端39上产生一个逻辑“1”信号。如果在一个位的位置上m＜t，并在每个较高位的位置上m＝t，则M＜T，并在输出端39上产生一个逻辑“0”信号。

如果每个位的位置上m＝t，则M＝T。输出端39上所产生的 输出信号的数值与控制输入端（GE/ GT）上的信号数值相等。如果控制输入端（GE/ GT）上的信号为逻辑“0”信号，则当M＝T时产生一个逻辑“0”输出信号，因而比较器30′完成一个“大于”的比较。如果控制输入端（GE/ GT）的信号为逻辑“1”信号，则当M＝T时产生一个逻辑“1”输出信号，因而比较器30′完成一个“大于或等于”的比较。

图5是一示意图，示出图4所画出的比较器30′的一个位片34i。在图5中，P-型金属氧化物半导体（MOS）晶体管以其门极上画一小圈来表示，以表明当其门极上为逻辑“0”信号（地电位）时晶体管的源漏极通道变为导电状态。N-型MOS晶体管的门极上没画小圈，以表明当其门极上为逻辑“1”信号（高电位）时晶体管的源漏极通道变为导电状态。

图5中，P-型MOS晶体管Q1和Q2以及N-型MOS晶体管Q3和Q4的源漏极通道在高电位电源（V_DD）和参考电位（地电位）电源之间依次串联相接。后一个P-型MOS晶体管Q5的源漏极通道与MOS晶体管Q1的源漏极通道彼此并联连接，而后一个N-型MOS晶体管Q6的源漏极通道与MOS晶体管Q4的源漏极通道彼此并联连接。P-型MOS晶体管Q7和Q8以及N-型MOS晶体管Q9和Q10的源漏极通道在高电位电源（V_DD）和参考电位（地电位）电源之间依次串联连接。P-型MOS晶体管Q11和N-型MOS晶体管Q12的源漏极通道在高电位电源（V_DD）和参考电位（地电位）电源之间串联连接。

第一输入端31接收一个借位输入信号（bin）。输入端31分别接MOS晶体管Q2和Q3的门极。第二输入端（m）接收来自 比较器30′第一输入端（+）的代表信号（M）大小的一个预定位，如图4所示。输入端（m）分别接MOS晶体管Q1、Q4、Q7和Q10的门极。第三输入端（ t）接收来自比较器30′的第二输入端（-）的阈值信号（ T）的预定位，如图4所示。输入端（ t）分别接MOS晶体管Q5、Q6、Q8和Q9的门极。输入端m和 t上的信号的预定位是它们各自的多位信号的相同有效位。

MOS晶体管Q2和Q3的源漏极通道的连接点接到MOS晶体管Q8和Q9的源漏极通道的连接点上，并经信号线33分别接到MOS晶体管Q11和Q12的门极上。MOS晶体管Q11和Q12的源漏极通道的连接点接到比较器30′的位片上的输出端37，从而产生借位输出信号（bout）。

运算时，如图5所示的比较器30′的每一位片34i都执行前面参照图4所述的运算过程。图5中，MOS晶体管Q2和Q3构成一反相器，用于处理来自二进制输入端31的借位输入信号（bin）。MOS晶体管Q2和Q3能否构成反相器，取决于MOS晶体管Q1、Q4、Q5和Q6。MOS晶体管Q1和Q5对上述反相器提供一高电位。输入位m和 t中至少有一个必须是逻辑“0”信号，以便对反相器提供高电位。如果两个位都是逻辑“1”信号，则反相器得不到高电位，因而信号线33与输入端31隔断。MOS晶体管Q4和Q6给反相器提供一参考电位。输入位m或 t中至少有一个必须是逻辑“1”信号，以便对反相器提供参考电位。如果两个位都是逻辑“0”信号，则反相器得不到参考电位，因而信号线33与输入端31隔断。所以，如果m和 t相等，信号线33就与输入端31隔断;如果它们不同，信号线33就传输一个与借位输入端31上的借位输入 信号（bin）逻辑反转的信号。

如上所述，如果m和 t相等，则信号线33与借位输入端31隔断。如果m和 t二者都为逻辑“0”信号，则MOS晶体管Q7和Q8两者都处于导电状态，而MOS晶体管Q9和Q10两者都处于非导电状态，信号线33被耦合到高电位电源V_DD上，因而产生逻辑“1”信号。如果m和 t都为逻辑“1”信号，则MOS晶体管Q7和Q8两者都处于非导电状态，而MOS晶体管Q9和Q10两者都处于导电状态，信号线33被耦合到参考电位电源（地电位）上，因而产生逻辑“0”信号（bout）。

MOS晶体管Q11和Q12合起来形成一个反相器。信号线33向该反相器的输入端提供一个信号，而输出端向比较器位片的输出端35提供一个借位输出信号。

总起来说，三种情况都是可能的。第一，如果m和 t两者都是逻辑“0”信号（也就是，m是逻辑“0”信号，而t是逻辑“1”信号，即m＜t），则二进制输出信号（bout）是逻辑“0”信号。第二，如果m和 t两者都是逻辑“1”信号（也就是，m是逻辑“1”信号，而t是逻辑“0”信号，即m＞t），则二进制输出信号（bout）是逻辑“1”信号。第三，如果m不等于 t（也就是，m等于t，即m＝t），则二进制输出信号（bout）等于二进制输入信号（bin）。

Claims (10)

1、一种多位数字式阈比较器包括：

一个多位数字输入信号源(X)，代表一个带符号的算术值；

一个阈值信号源(T)；其特征在于上述比较器还包括：

一个部件(40)，用于产生一个代表信号大小的量值，该量值依据所说输入信号算术值的符号，选择为所说输入信号的值，或所说输入信号的二进制反码值；以及

一个比较器部件(30′)，用于当：

a)所说输入信号的值为第一种符号，且上述代表信号大小的量值大于上述阈值信号的值时，或者

b)所说输入信号的值为第二种符号，且所述代表信号大小的量值大于或等于上述阈值信号的值时，

产生具有第一状态的一个输出信号；反之，产生具有第二状态的一个输出信号。

2、如权利要求1所述的阈比较器，其特征在于：

所述的输入信号被表示为二进制补码形式，并且包括一个指示所述输入信号值的符号的符号位;以及

所述代表信号大小的量，值的发生器包括一组“异”门，它们具有各自的第一输入端，全部对所说符号位作出响应;还具有各自的第二输入端，对所说输入信号相互不同的位作出响应;以及具有各自的输出端，它们结合起来产生所述代表信号大小的量值。

3、如权利要求1.所述的阈比较器，其特征在于：所述的比较器部件包括一个减法器，它具有一个被减数输入端，接到所述阈值信号源;还具有一个减数输入端，接到所述代表信号大小的量值的发生器;和具有一个输出端，以产生由所述比较器部件输出的信号。

4、如权利要求1所述的阈比较器，其特征在于，所述的比较器部件包括：

一组比较器位片，其中每个位片都有一个借位输入端，一个借位输出端，以及第一和第二个位输入端;每个位片在所述借位输出端上都产生一个信号，当所述第一个位输入端上的信号大于所述第二个位输入端上的信号时，该信号具有第一状态;当所述第一个位输入端上的信号小于所述第二个位输入端上的信号时，该信号具有第二状态，以及当所述第一个位输入端上的信号等于所述第二个位输入端上的信号时，该信号具有所述借位输入端上信号的状态。

5、如权利要求4所述的阈比较器，其特征在于：

所述的一组位片中的第一个位片具有所述的借位输入端，该输入端接到所述比较器件的控制输入端;

所述的一组位片中的最后一个位片具有所述的借位输出端，该输出端产生所述比较器部件的所述输出信号;以及

所述的一组位片中的其余位片具有各自的所述借位输入端和借位输出端，它们在所述一组位片中的所述第一个位片的所述借位输出端和所述一组位片中的所述最后一个位片的所述借位输入端之间，以菊花链式彼此连接。

6、如权利要求5所述的阈比较器，其特征在于：

所述一组位片中的各自的第一个位输入端对所述代表信号大小的量值的相互不同的位作出响应;而

所述一组位片中的各自的第二个位输入端对所述阈值信号的相互不同的位作出响应。

7、如权利要求4所述的阈比较器，其特征在于，所述比较器位片中至少有一个位片包括有：

一个控制开关，接在所说借位输入端和借位输出端之间，以便有选择性地作出：当所述第一和第二个位输入端上的信号相等时，所说借位输入端与所说借位输出端相接通;反之，所说借位输入端与所说借位输出端彼此断开;

第一部件，用于当所述第一个位输入端上的信号大于所述第二个位输入端上的信号时，将所述借位输出端接到具有所述第一状态的信号源上;以及

第二部件，用于当所述第一个位输入端上的信号小于所述第二个位输入端上的信号时，将所述借位输出端接到具有所述第二状态的信号源上。

8、如权利要求7所述的阈比较器，其特征在于，所说的控制开关包括：

具有第一导电类型的第一和第二MOS晶体管，以及具有第二导电类型的第三和第四MOS晶体管，这些晶体管具有各自的源漏极通道，串联在具有所述第一状态的所述信号源和具有所述第二状态的所述信号源之间，这些晶体管还具有各自的门极;

具有所述第一导电类型的第五MOS晶体管，其源漏极通道与所述第一MOS晶体管的所述源漏极通道并联连接;该晶体管有一门极;

具有所述第二导电类型的第六MOS晶体管，其源漏极通道与所述第四MOS晶体管的所述源漏极通道并联连接;该晶体管有一门极;

用于将所述第一个位输入端与所述第一和第四MOS晶体管的所述门极相耦合的第一部件;

用于将所述第二个位输入端与所述第五和第六MOS晶体管的所述门极相耦合的第二部件;

用于将所述借位输入端与所述第二和第三MOS晶体管的所述门极相耦合的第三部件;以及

用于将所述第二和第三MOS晶体管源漏极通道的连接点与所述进位输出端相耦合的第四部件。

9、如权利要求8所述的阈比较器，其特征在于，所述第一耦合部件包括：

具有所述第一导电类型的第七和第八MOS晶体管，有各自的源漏极通道，连接在具有第一状态的所述信号源和所述借位输出端之间;两晶体管有各自的门极;

将所述第一个位输入端与所述第七MOS晶体管的所述门极相耦合的部件;以及

将所述第二个位输入端与所述第八MOS晶体管的所述门极相耦合的部件。

10、如权利要求9所述的阈比较器，其特征在于，所述的第二耦合部件包括：

具有所述第二导电类型的第九和第十MOS晶体管，有各自的源漏极通道，连接在具有第二状态的所述信号源和所述借位输出端之间;两晶体管具有各自的门极;

将所述第一个位输入端与所述第十MOS晶体管的所述门极相耦合的部件;以及

将所述第二个位输入端与所述第九MOS晶体管的所述门极相耦合的部件。

Images