FI96369B - Monibittinen digitaalinen kynnyskomparaattori - Google Patents

Description

96369

Monibittinen digitaalinen kynnyskomparaattori

Keksintö liittyy monibittiselle digitaaliselle signaalille tarkoitettuun kynnyskomparaattoriin, jolla 5 on yksinkertaistettu piirirakenne.

Usein on tarpeen vertailla digitaalisen signaalin suuruutta kynnysarvoon digitaalisen signaalin mukautuvan käsittelyn ohjaamiseksi. Esimerkiksi mukautuvassa mediaa-nisuodattimessa annettu näyte ja useita annettua näy-10 tettä ympäröiviä näytteitä käsitellään noiden näytteiden mediaanin arvon määräämiseksi. Jos mediaaniarvoisen näytteen ja annetun näytteen arvojen välisen eron suuruus on suurempi kuin ennalta määrätty kynnys, niin annettu näyte korvataan mediaaniarvoisella näytteellä mukautuvan 15 mediaanisuodattimen annossa. Muuten mukautuvan mediaani-suodattimen annossa tuotetaan annettu näyte. Tässä tapauksessa se, mitä verrataan kynnysarvoon, on annetun ja mediaaniarvoisen näytteen välisen eron suuruus.

On tavoiteltavaa saada toteutetuksi kynnyskompa-20 raattori minimoiduin piirirakentein. Tämä lisää luotettavuutta ja, jos piiri on määrä valmistaa integroituna piirinä yhdelle sirulle, minimoi kynnysvertailutoiminal-le tarvittavan pinta-alan sirulla.

Keksintö kohdistuu monibittiseen digitaaliseen 25 kynnyskomparaattoriin, joka sisältää etumerkillistä aritmeettista arvoa edustavan monibittisen digitaalisen signaalin lähteen sekä kynnyssignaalin lähteen. Varusteena on myös laite suuruutta edustavan signaalin tuottamista varten. Tuotetulla suuruutta edustavalla 30 signaalilla on joko ottosignaalin tai ottosignaalin yhden komplementin arvo riippuen ottosignaalin arvon etumerkistä. Komparaattori vertaa suuruutta edustavaa signaalia kynnyssignaaliin. Riippuen ottosignaalin etumerkistä suoritetaan jompikumpi kahdesta vertailusta.

35 Ensiksi, jos ottosignaalin arvo on ensimmäisen merkkinen, niin komparaattori tuottaa ensimmäisessä tilassa 2 96369 olevan signaalin, jos suuruutta edustavan signaalin arvo on suurempi kuin kynnyssignaalin arvo. Toiseksi, jos ottosignaalin arvo on toisen merkkinen, niin komparaattori tuottaa ensimmäisessä tilassa olevan signaalin, jos 5 suuruutta edustavan signaalin arvo on suurempi tai yhtä suuri kuin kynnyssignaalin arvo. Muulloin komparaattori tuottaa toisessa tilassa olevan signaalin. Piirustuksissa: kuvio 1 on tekniikan tason monibittisen digi-10 taalisen kynnyskomparaattorin lohkokaavio; kuvio 2 on sellaisen komparaattorin lohkokaavio, jota voidaan käyttää kuvion 1 kynnyskomparaattorissa; kuvio 3 on keksinnön periaatteiden mukaisen moni-bittisen digitaalisen kynnyskomparaattorin lohkokaavio; 15 kuvio 4 on sellaisen komparaattorin lohkokaavio, jota voidaan käyttää kuvion 3 kynnyskomparaattorissa; ja kuvio 5 on kaaviopiirros sellaisen komparaattorin yhtä bittiä vastaavasta viipaleesta, jota voidaan käyttää kuviossa 4 kuvatussa komparaattorissa.

20 Kuvioissa 1-5 paksut viivat esittävät monibit- tisiä digitaalisen signaalin teitä ja ohuet viivat esittävät yhden bitin digitaalisen signaalin teitä. Lisäksi sovitusviiveet, joita ehkä tarvitaan kuvioiden komponenttien välillä, on yksinkertaisuuden vuoksi jätetty 25 pois. Digitaalisten piirien suunnittelun ammattimies tietää, missä sellaisia viiveitä tarvitaan, ja kuinka ne toteutetaan.

Kuvio 1 kuvaa tekniikan tason kynnyskomparaatto-ria. Kuviossa 1 ottoliitäntä 5 on kytketty ottamaan vas-30 taan tuleva näyte X, joka edustaa esimerkiksi mediaani-suodattimessa edellä kuvatulla tavalla tuotettua annetun näytteen ja mediaaniarvoisen näytteen välistä eroa. Ottoliitäntä 5 on kytketty itseisarvon tuottavan piirin 20 ottoliitäntään 21. Itseisarvon tuottavan piirin 20 35 antoliitäntä 29 on kytketty komparaattorin (COMP) 30 ensimmäiseen ottoliitäntään (+). Komparaattorin 30 antoliitäntä 39 on kytketty antoliitäntään 35, joka on kyt- «H i IIIII i i I st 3 96369 ketty hyötypiireille (ei ole esitetty). Esimerkiksi anto-liitäntä 35 voi olla kytketty tulevaan ohjausliitäntään multiplekserissä, joka tuottaa joko annetun näytteen tai mediaaniarvoisen näytteen mediaanisuodattimen annossa 5 vastauksena ohjausliitäntään tulevaan signaaliin kuten edellä kuvatussa esimerkissä. Ottoliitäntä 25 on kytketty sellaisen signaalin lähteeseen (ei ole esitetty), jolla on kynnysarvo T. Ottoliitäntä 25 on kytketty komparaattorin 30 toiseen ottoliitäntään (-).

10 Itseisarvon tuottavan piirin 20 ottoliitäntä 21 on kytketty invertterin 22 ottoliitäntään ja multiplekserin (MUX) 24 ensimmäiseen ottoliitäntään (B). Invertteri 22 saattaa sisältää esimerkiksi yhden logiikkainvertterin kutakin monibittisen digitaalisen signaalin bittiä koh-15 ti. Invertterin 22 antoliitäntä on kytketty summaimen 26 ensimmäiseen ottoliitäntään. Summaimen 26 antoliitäntä on kytketty MUX:in 24 toiseen ottoliitäntään (A).

MUX:in 24 antoliitäntä on kytketty itseisarvon tuottavan piirin 20 antoliitäntään 29. "0"-arvoista näytettä 20 edustava signaali on kytketty summaimen 26 toiseen ottoliitäntään, ja looginen "l"-signaali on kytketty summaimelle 26 tulevaan muistinumeroliitäntään. Itseisarvon tuottavan piirin 20 ottoliitäntään 21 tulevan signaalin merkkibitti on kytketty MUX:in 24 ohjausliitän-25 tään (C).

Kuviossa 1 on kuvattu kynnyskomparaattori on järjestetty käsittelemään kahden komplementteja monibitti-siä digitaalisia näytteitä. Kahden komplementeissa di-gitaalikytkennöissä näytteen eniten merkitsevä bitti on 30 merkkibitti, joka on looginen "0”-signaali, jos näytteen arvo on positiivinen tai nolla ja looginen "1"-signaali, jos näytteen arvo on negatiivinen. Kahden komplementin näytteen aritmeettisen vastaluvun kehittämiseksi digitaalisen näytteen kukin bitti täytyy kään-35 tää loogisesti ja lisätä ykkönen loogisesti käännettyjen bittin muodostamaan näytteeseen.

4 96369

Kuviossa 1 kuvatun itseisarvon tuottavan piirin 20 ylemällä signaalitiellä tuleva näyte kytketään ensin in-vertterille 22. Invertteri 22 kääntää loogisesti tulevan näytteen jokaisen bitin. Summain 26 lisää tähän 5 loogisesti käännettyyn näytteeseen "l":n, kun se saa toiseen tuloliitäntään "0"-arvoisen näytteen, toiseen tuloliitäntään loogisesti käännetyn näytteen ja loogisen "1 "-signaalin muistinumeroliitäntään. Suitunaimen 26 anto on siten näyte, joka on itseisarvon tuottavan piirin 20 10 liitäntään 21 tulevan näytteen kahden komplementti tai aritmeettinen vastaluku.

Itseisarvon tuottavan piirin 20 liitäntään 21 tulevan näytteen merkkibitti kytketään MUX:in 24 ohjauksen ottoliitäntään. Kun ohjauksen ottoliitännässä C oleva 15 signaali on looginen "l"-signaali (osoittaen, että tulevan näytteen arvo on negatiivinen), MUX 24 ohjataan kytkemään ottoliitäntä A antoliitäntään. Koska ottoliitännässä A oleva näyte on (arvoltaan negatiivisen) tulevan näytteen aritmeettinen vastaluku, MUX:ilta 24 20 saatavalla antonäytteellä on liitäntään 21 tulevan näytteen arvon (arvoltaan positiivinen) itseisarvo.

Jos MUX:in 24 ohjauksen ottoliitännässä oleva signaali on looginen "0"-signaali (osoittaen, että tulevan näytteen arvo on postiviivinen) MUX 24 ohjataan kytkemään 25 ottoliitäntä B antoliitäntään. Tässä tapauksessa itseis-. arvon tuottava piiri 20 tuottaa liitäntään 24 tulevan signaalin, joka jo on positiivinen luku, antoliitäntään 29.

Tätä itseisarvoista näytettä verrataan kynnysar-30 voon T kompraattorissa 30. Komparaattorin 30 anto on esimerkiksi "1", kun itseisarvoinen näyte on arvoltaan . suurempi kuin kynnysarvo ja muulloin "O".

Kuvio 2 kuvaa komparaattori 30, jota voidaan käyttää kuvion 1 kynnyskomparaattorissa. Kuviossa 2 35 komparaattorin 30 ensimmäinen ottoliitäntä (+) on kytketty monibittisen digitaalisen vähennyslaskimen 32 tu- 5 96369 levään vähentäjäliitäntään (-). Komparaattorin 30 toinen ottoliitäntä (-) on kytketty vähennyslaskimelle 32 tulevaan vähennettäväliitäntään ( + ) . Eron (ts. vähennettävä-vähentäjä) antoliitännän merkkibitti (SIGN) vähennys-5 laskimella 32 on kytketty komparaattorin 30 antolii-täntään 39.

Toiminta tapahtuu siten, että jos näytteen arvo komparaattorin 30 ensimmäisessä ottoliitännässä (+) on suurempi kuin näytteen arvo toisessa ottoliitännässä 10 (-), niin eron arvo on negatiivinen. Merkkibitti ja si ten komparaattorilta lähtevä antosignaali on looginen "1"-signaali. Jos näytteen arvo komparaattorin 30 ensimmäisessä ottoliitännässä (+) on pienempi tai yhtäsuuri kuin näytteen arvo toisessa ottoliitännässä, niin 15 eron arvo on joko positiivinen tai nolla vastaavasti. Molemmissa näistä tapauksista merkkibitti ja siten komparaattorilta lähtevä antosignaali on looginen "0"-signaali.

Kuvion 1 itseisarvopiiri vaatii inverttereitä, 20 monibittisen digitaalisen summaimen ja monibittisen digitaalisen multiplekserin. Nämä ovat suhteellisen mutkikkaita piirejä ja vaatisivat olennaisen pinta-alan, jos ne valmistettaisiin integroituna piirinä yhdelle sirulle .

25 Kuvio 3 kuvaa keksinnön periaatteiden mukaisen kynnyskomparaattorin, jossa piirirakenteiden määrä on supistettu kuvion I piirirakenteisiin verrattuna. Osia, jotka kuviossa 3 ovat samanlaisia kuin vastaavat osat kuviossa 1, on merkitty samalla numerolla, eikä niitä 30 käsitellä yksityiskohtaisesti. Kuviossa 3 ottoliitännäs-tä 5 tuleva näyte X on 9-bittinen näyte, kuten on osoitettu vinoviivalla monibittisen digitaalisen signaali-tien yli ja numerolla 9 sen vieressä. Tuleva näyte X voi olla esimerkiksi 8-bittinen kahden komplementti 35 näyte, jonka merkkibitti on toistettu eniten merkitsevässä yhdeksännessä bitissä. Ottoliitännästä 5 tule- 6 96369 va eniten merkitsevä (SIGN) bitti kytketään pelkkä-TAI-portin 40 ensimmäiseen ottoliitäntään ja komparaattorille 30' tulevaan ohjausliitäntään (GE/GT). Liitännältä 5 tulevat loput 8 bittiä kytketään pelkkä-5 TAI-portin 40 toiselle ottoliitännälle. Pelkkä-TAI-portti 40 voi sisältää esimerkiksi 8 2-ottoista pelkkä-TAI-porttia, yhden kullekin tulevan näytteen X vähemmän merkitsevälle bitille. Kunkin pelkkä-TAI-portin ensimmäinen ottoliitäntä kytketään ottamaan vastaan tu-10 levän näytteen X merkkibitti. Kunkin pelkkä-TAI-portin toinen ottoliitäntä kytketään ottamaan vastaan yksi, toisista poikkeava, tulevan näytteen X lopuista 8 bitistä. Kahdeksan pelkkä-TAI-portin antoliitännät yhdessä muodostavat pelkkä-TAI-portin 40 monibittisen an-15 toliitännän. Pelkkä-TAI-portin 40 antoliitäntä on kyt-kettty komparaattorin 30' ensimmäiseen ottoliitäntään ( + ) .

Toiminta tapahtuu siten, että merkkibitti otto-liitännässä 5 on looginen "0"-signaali, jos tulevan 20 näytteen arvo on positiivinen, ja looginen ”1"-signaali, jos tulevan näytteen arvo on negatiivinen. Jos merkkibitti on looginen "0"-signaali (osoittaen, että tulevan näytteen X arvo on positiivinen), niin pelkkä-TAI-portti 40 päästää arvoltaan positiivisen 8-bitti-25 sen tulevan näytteen toisessa ottoliitännässään muuttu-, mattomana läpi antoliitäntään.

Jos merkkibitti on looginen "l"-signaali (osoittaen, että tulevan näytteen X arvo on negatiivinen), niin pelkkä-TAI-portti 40 kehittää näytteen, joka on 30 bitti bitiltä toisessa ottoliitännässä olevan näytteen looginen käännös. Tuloksena oleva näyte edustaa negatiivisen tulosignaalin suuruutta, ja sitä kutsutaan tulevan näytteen X yhden komplementiksi. (Kahden komplementin kehittämiseksi tähän signaaliin täytyy lisätä 35 "1".) Siten, jos tulevan signaalin merkkibitti on loo ginen "1"-signaali, suuruutta edustavan signaalin arvo 7 96369 pelkkä-TAI-portin annossa on tulevan näytteen X itseisarvo vähennettynä yhdellä (|X| - 1).

Jos tulevan näytteen X arvo on esimerkiksi 4, niin suuruutta edustavan näytteen arvo pelkkä-TAI-portin 40 5 annossa on 4 ( |X|) . Toisaalta, jos tulevan näytteen X arvo on -4, suuruutta edustavan näytteen arvo pelkkä-TAI-portin 40 antoliitännässä on 3, (|x| - 1).

Komparaattorille 30' tulevassa ohjausliitännässä (GE/GT) oleva signaali ohjaa komparaattorin 30' suorit-10 tamaan valinnaisesti jommankumman kahdesta vertailusta. Kun tulevassa ohjausliitännässä (GE/GT) oleva signaali on looginen "1"-signaali, osoittaen, että pelkkä-TAI-portilta 40 tulevalla suuruutta edustavalfla näytteellä on arvo |x| - 1, komparaattori 30' kehittää annossa 15 esimerkiksi loogisen "l"-signaalin, kun suuruutta edustavan näytteen arvo sen ensimmäisessä ottoliitännässä (+) on suurempi tai yhtä suuri kuin kynnysarvo sen toisessa ottoliitännässä (-) ja looginen "0"-signaalin annossa muulloin. Kun tulevassa ohjausliitännässä (GE/GT) 20 oleva signaali on looginen "0"-signaali, osoittaen, että pelkkä-TAI-portilta 40 tulevalla suuruutta edustavalla näytteellä on arvo Jxj , komparaattori 30' kehittää annossa loogisen "1"-signaalin, kun suuruutta edustavan näytteen arvo ensimmäsiessä ottoliitännässä (+) on 25 suurempi kuin kynnysarvo sen toisessa ottoliitännässä, ja loogisen "0"-signaalin muulloin.

Viitaten jälleen kuvioon 3, kun tulevan näytteen X merkkibitti on looginen "0"-signaali (X on positiivinen tai nolla), pelkkä-TAI-portilta 40 tulevan, suu-30 ruutta edustavan signaalin arvo on |x|. Komparaattori 30' ohjataan suorittamaan "suurempi kuin" -vertailu.

Tämä vertailu voidaan ilmaista matemaattisesti: f X I > T (1)

Kun tulevan näytteen X merkkibitti on looginen "1"-35 signaali (X on negatiivinen), suuruutta edustavan signaalin arvo on j X j - 1. Komparaattori 30' ohjataan suo 8 96369 rittamaan "suurempi tai yhtä suuri kuin" -vertailu. Tämä vertailu voidaan ilmaista matemaattisesti: IX I - 1 > T (2)

Monibittisellä digitaalisella signaalilla, esimerkiksi 5 tulevalla näytteellä X, voi olla vain kokonaislukuarvoja. Sellaisessa puhtaassa kokonaislukujärjestelmässä, jos luku on suurempi kuin ennalta määrätty kynnys, niin tuo luku vähennettynä yhdellä on suurempi tai yhtä suuri kuin tuo ennalta määrätty kynnys. Päinvastoin, jos luku ei ole 10 suurempi kuin ennalta määrätty kynnys, niin tuo luku vähennettynä yhdellä ei ole suurempi tai yhtä suuri kuin ennalta määrätty kynnys.

Esimerkiksi luku 4 on suurempi kuin kynnysarvo 3, ja 4 - 1 (=3) on suurempi tai yhtä suuri kuin kynnysar-15 vo 3. Luku 3 ei ole suurempi kuin kynnysarvo 3, ja 3-1 (=2) ei ole suurempi tai yhtä suuri kuin kynnysarvo 3. Yhtälöiden (1) ja (2) vertailut ovat siten yhteneväisiä .

Esimerkiksi kuviossa 2 kuvatussa komparaattorissa 20 ei tarvitse välttämättä olla täyttä vähennyslaskinta, sellaista kuin vähennyslaskin 32 on. Sen sijaan vain ne piirit, jotka ovat välttämättömiä vertailun tuloksia osoittavan signaalin kehittämiseksi, tarvitaan.

Kuvio 4 on minimoiduilla piirirakenteilla toteu-25 tetun komparaattorin lohkokaavio. Tässä sovellutusmuo-dossa tuleva kynnysarvoinen signaali (T) on bitti bitiltä halutun kynnysarvon looginen käännös tai yhden komplementti. Jos käytetään kiinteää kynnysarvoa, niin: ensiksi halutun kynnyksen jokaisen bitin loogisen arvon 30 täytyy olla määrätty; toiseksi kynnysarvon kaikkien bittien täytyy olla loogisesti käännettyjä (kehittäen signaalin T); kolmanneksi signaalin (T) jokainen bitti (t) on kytketty loogisen "1"- tai loogisen "0"-signaalin lähteeseen tarpeen mukaan. Jos käytetään muuttuvaa kyn-35 nysarvoa, niin useita inverttereitä, yksi kullekin kyn-nyssignaalin bitille, voidaan kytkeä muutuvan kynnys- 9 96369 signaalin lähteen ja komparaattorin 30' kynnyssignaalin (T) ottoliitännän (-) välille, kuten on kuvattu invert-terillä 36 haamukuvana kuviossa 4.

Kuviossa 4 on kytketty sarjaan useita komparaat-5 torin bittiviipaleita 34^ (0 < i < 7) ohjauksen ottoliitännän (GE/GT) ja antoliitännän 39 välille. Kullakin bit-tiviipaleella 34^ on lainauksen ottoliitäntä (bin) ja lainauksen antoliitäntä (bout). Ohjauksen ottoliitäntä (GE/GT) on kytketty bittiviipaleen 34q lainauksen otto-10 liitäntään (bin). Bittiviipaleen 34q lainauksen antoliitäntä on kytketty bittiviipaleen 341 lainauksen ottolii-täntään (bin). Loput bittiviipaleet on kytketty samalla tavoin ketjuun. Bittiviipaleen 34^ lainauksen antoliitäntä (bout) on kytketty antoliitäntään 39.

15 Kukin bittiviipale 34^ sisältää myös ensimmäisen ja toisen bitin ottoliitännän m ja t vastaavasti. Suuruutta edustavan signaalin M vähiten merkitsevä bitti (LSB) on kytketty komparaattorin 30' ensimmäiseltä otto-liitännältä (+) bittiviipaleen 34Q m-ottoliitännälle; 20 seuraavaksi vähiten merkitsevä bitti on kytketty bitti-viipaleen 34^ m-ottoliitännälle ja niin edelleen. M-signaalin eniten merkitsevä bitti on kytketty bitti-viipaleen 34^ m-ottoliitännällä. (Käännetyn) kynnys-signaalin T vähiten merkitsevä bitti (LSB) kompraattorin 25 30' toiselta ottoliitännältä (-) on kytketty bittiviipa leen 34q t-ottoliitäntään; seuraavaksi vähiten merkitsevä bitti on kytketty bittiviipaleen 34^ t-ottolii-täntään ja niin edelleen. T-signaalin eniten merkitsevä bitti (MSB) on kytketty bittiviipaleen 34^ t-ottoliitän-30 tään.

Kuvion 4 komparaattorin 30' jokainen bittiviipale 34^ suorittaa seuraavan toiminnan. Jos tuleva signaali m on looginen "1"-signaali ja tuleva signaali t on looginen "1"-signaali edustaen signaalia t, joka on looginen 35 "0"-signaali (m > t), niin kehitetään lainauksen anto-signaali (bout), joka on looginen "1". Jos tuleva sig- 9636 9 10 naali m on looginen "0"-signaali ja tuleva signaali t on looginen "0"-signaali edustaen signaalia t, joka on looginen "l"-signaali (m < t), niin kehitetään lainauksen antosignaali (bout), joka on looginen "O". Jos tu-5 leva signaali m on looginen "0"-signaali ja tuleva signaali t on looginen "1"-signaali edustaen signaalia t, joka on looginen "0"-signaali, tai tuleva signaali m on looginen "1"-signaali ja tuleva signaali t on looginen "0"-signaali edustaen signaalia t, joka on looginen "1"-10 signaali (m = t), niin kehitetään lainauksen antosignaali (bout), jolla on sama arvo kuin lainauksen otto-signaalilla (bin).

Lainaussignaalit kehitetään järjestyksessä M- ja T-signaalien vähiten merkitsevästä eniten merkitsevään 15 bittipaikkaan. Jos m > t jossakin bittipaikassa ja ra = t kaikissa enemmän merkitsevissä bittipaikoissa, niin M > T, ja antoliitäntään 39 kehitetään looginen "l"-signaali.

Jos m < t jossakin bittipaikassa ja m = t kaikissa enemmän merkitsevissä bittipaikoissa, niin M < T, anto-20 liitäntään 39 kehitetään looginen "0"-signaali.

Jos m = t kaikissa bittipaikoissa, niin M = T. Antoliitäntään 39 kehitetyllä antosignaalilla on sama arvo kuin ohjausliitäntään (GE/GT) tulevalla signaalilla. Jos ohjauksen ottoliitännässä (GE/GT) oleva signaa-25 li on looginen "0"-signaali, niin antosignaaliksi kehitetään looginen "O", kun M = T, ja komparaattori 30' suorittaa suurempi kuin -vertailun. Jos ohjauksen ottoliitännässä (GE/GT) oleva signaali on looginen "^'-signaali, niin antosignaaliksi kehitetään looginen "1", 30 kun M = T, ja komparaattori 30' suorittaa suurempi tai yhtä suuri kuin -vertailun.

Kuvio 5 on kuviossa 4 kuvatun komparaattorin 30' yhtä bittiviipaletta 34^ kuvaava kaavakuva. P-tyyppiset MOS-transistorit on kuvattu kuviossa 5 pienillä ympy-35 röillä hilaelektrodilla sen osoittamiseksi, että trans-sistorin lähde-nielukanava tulee johtavaksi, kun sen 11 96369 hilaelektrodilla on looginen "0"-signaali (maapoten-tiaali). N-tyyppiset MOS-transistorit on kuvattu ilman pieniä ympyröitä hilaelektrodeilla sen osoittamiseksi, että transistorin lähde-nielukanava tulee johtavaksi, 5 kun sen hilaelektrodilla on looginen "1"-signaalia (käyttöjännite).

Kuviossa 5 P-tyyppisten MOS-transistoreiden Q1 ja Q2 sekä N-tyyppisten MOS-transistoreiden Q3 ja Q4 lähde-nielukanavat on kytketty järjestyksessä sarjaan käyttö-10 jännitteen (V^) lähteen ja vertailupotentiaalin (maa) lähteen välille. Vielä yhden P-tyyppisen MOS-transisto-rin Q5 lähde-nielukanava on kytketty rinnan MOS-transis-torin Q1 lähde-nielukanavan kanssa, ja edelleen yhden N-tyyppisen MOS-transistorin Q6 lähde-nielukanava on kyt-15 ketty rinnan MOS-transistorin Q4 lähde-nielukanavan kanssa. P-tyyppisten MOS-transistoreiden Q7 ja Q8 ja N-tyyppisten MOS-transistoreiden Q9 ja Q10 lähde-nielu-kanavat on kytketty järjestyksessä sarjaan käyttöjännitteen (VDD) lähteen ja vertailupotentiaalin (maa) läh-20 teen välille. P-tyyppisen MOS-transistorin Qll ja N-tyyppisen MOS-transistorin Q12 lähde-nielukanavat on kytketty sarjaan käyttöjännitteen (V^) lähteen ja vertailupotentiaalin (maa) lähteen välille.

Ensimmäinen ottoliitäntä 31 ottaa vastaan lainauk-25 sen ottosignaalin (bin). Ottoliitäntä 31 on kytketty ‘ MOS-transistoreiden Q2 ja Q3 vastaaville hilaelektro- deille. Toinen ottoliitäntä (m) ottaa vastaan suuruutta edustavan signaalin (M) ennalta määrätyn bitin komparaattorin 30' ensimmäiseltä ottoliitännältä (+), kuten on 30 kuvattu kuviossa 4. Ottoliitäntä (m) on kytketty MOS-transistoreiden Ql, Q4, Q7 ja Q10 vastaaville hila-elektrodeille. Kolmas ottoliitäntä (t) ottaa vastaan kynnyssignaalin (T) ennalta märäätyn bitin komparaattorin 30' toiselta ottoliitännältä, kuten on kuvattu 35 kuviossa 4. Ottoliitäntä (t) on kytketty MOS-transistoreiden Q5, Q6, Q8 ja Q9 vastaaville hilaelektrodeille.

12 96369

Signaalien ennalta määrätyt bitit ottoliitännöissä m ja t ovat vastaavien monibittisten signaalien yhtä merkitseviä bittejä.

MOS-transistoreiden Q2 ja Q3 lähde-nielukanavien 5 välinen liitos on kytketty MOS-transistoreiden Q8 ja Q9 lähde-nielukanavien väliseen liitokseen sekä MOS-transistoreiden Qll ja Q12 vastaaville hilaelektrodeille signaalitien 33 kautta. MOS-transistoreiden Qll ja Q12 lähde-nielukanavien välinen liitos on kytketty komparaat-10 toriin 30' bittiviipaleen antoliitäntään 37, joka tuottaa lainauksen antosignaalin (bout).

Komparaattorin 30' jokainen bittiviipale 34^, joka on kuvattu kuviossa 5, suorittaa edellä kuvioon 4 viitaten kuvatun toiminnan. Kuviossa 5 MOS-transistorit 15 Q2 ja Q3 muodostavat invertterin, joka käsittelee otto-liitännästä 31 tulevan lainauksen ottosignaalin (bin). MOS-transistorit Ql, Q4, Q5 ja Q6 sallivat tai estävät MOS-transistoreiden Q2 ja Q3 muodostamaan invertterin toiminnan. MOS-transistorit Ql ja Q5 toimittavat in-20 vertterille käyttöjännitteen. Vähintään toisen tulevista biteistä ja m ja t täytyy olla looginen ^"-signaali, jotta käyttöjännite toimitetaan inverterille. Jos molemmat bitit ovat loogisia "1"-signaaleja, niin invertteri ei saa käyttöjännitettä, ja signaalitie 33 25 on eristetty ottoliitännästä 31. MOS-transistorit Q4 ja Q5 toimittavat invertterille vertailupotentiaalin.

Vähintään toisen tulevista biteistä m ja t täytyy olla looginen "1"-signaali, jotta vertailupotentiaali toimitetaan invertterille. Jos molemmat bitit ovat loogisia 30 "0"-signaaleja, niin invertteri ei saa vertailupoten-tiaalia, ja signaalitie 33 on eristetty ottoliitännästä „ 31. Siten, jos m ja t ovat yhtä suuria, signaalitie 33 on eristetty ottoliitännästä 31, ja jos ne ovat erisuuria, signaalitiellä 33 on signaali, joka on lainauk-35 sen ottoliitännässä 31 olevan lainauksen ottosignaalin (bin) looginen käännös.

13 96369

Kuten edellä on kuvattu, jos m ja t ovat yhtä suuria, signaalitie 33 on eristetty lainauksen otto-liitännästä 31. Jos sekä m että t ovat loogisia "O"-signaaleja, niin molemmat MOS-transistorit Q7 ja Q8 5 johtavat, ja kumpikaan MOS-transistoreista Q9 ja Q10 ei johda. Signaalitie 33 on kytketty käyttöjännitteen VDD lähteeseen ja tuottaa siten loogisen "1"-signaalin. Jos sekä m että t ovat loogisia Ml"-signaaleja, niin kumpikaan MOS-transistoreista Q7 ja Q8 ei johda ja 10 molemmat MOS-transistorit Q9 ja Q10 johtavat. Signaali-tie 33 on kytketty vertailupotentiaalin (maa) lähteeseen ja tuottaa loogisen "0"-signaalin.

MOS-transistorit Qll ja Q12 yhdessä muodostavat invertterin. Signaalitie 33 toimittaa signaalin invert-15 terin ottoliitäntään, ja antoliitäntä toimittaa lainauksen antosignaalin (bout) komparaattorin bittiviipaleen antoliitäntään 37.

Yhteenvetona kolme tilannetta ovat mahdollisia. Ensiksi, jos m ja t ovat molemmat loogisia "0"-signaa-20 leja (toisin sanoen m on looginen "0"-signaali ja t on looginen "1"-signaali, eli m > t), niin binäärinen anto-signaali (bout) on looginen "0"-signaali. Toiseksi, jos m ja t ovat molemmat loogisia "l"-signaaleja (toisin sanoen m on looginen "l"-signaali ja t on looginen 25 "0"-signaali, eli m > t), niin binäärinen antosignaali (bout) on looginen "1"-signaali. Kolmanneksi, jos m ei ole yhtä suuri kuin t (toisin sanoen m on yhtä suuri kuin t, eli m = t), niin binäärinen antosignaali (bout) on sama kuin binäärinen tuleva signaali (bin).

Claims (2)

14 96369

1. Monibittinen digitaalinen kynnyskomparaattori käsittäen: 5 komparaattorivälineen, monibittisen digitaalisen tulosignaalin lähteen (M), kynnyssignaalin lähteen (T), kynnyskomparaattorin ollessa tunnettu siitä, että 10 mainittu komparaattoriväline (30') sisältää vain lainaus/-siirtoasteet (340-347), joiden lukumäärä on sama kuin mainitun monibittisen tulosignaalin bittien lukumäärä, kussakin asteessa ollessa lainaus/siirtotulo- ja menoterminaa-lit ja ensimmäisen ja toisen bittituloterminaalin, kunkin 15 asteen ollessa sovitettuna tuottamaan ennaltamäärätty ulostulotila kun kaksi tai useampi sen vastaavista bitti-tuloterminaaleista on energisoituina samassa tilassa, mainittujen asteiden vastaavien lainaus/siirtotulo- ja meno-terminaalien ollessa kytkettynä ketjuksi yhteen mainitun 20 ketjun viimeisen asteen (MSB) lainaus/siirtomenoterminaa-lin kanssa tuottaen vertailusignaalin ja mainitun ketjun ensimmäisen asteen (LSB) lainaus/siirtotulokytkennän ollessa kytkettynä ennaltamäärättyyn potentiaaliin, mainitun tulosignaalin (M) eniten merkitsevistä biteistä vähiten 25 merkitsevään bittiin ollessa kytkettynä suoraan vastaavaan vastaavien ensimmäisestä viimeiseen lainaus/siirtoasteen ensimmäisiin bittituloihin ja mainitun kynnyssignaalin (T) eniten merkitsevistä biteistä vähiten merkitsevään bittiin ollessa kytkettynä suoraan vastaavaan vastaavien ensimmäi-30 sestä viimeiseen lainaus/siirtoasteen toiseen tulobitti-terminaaliin.

2. Patenttivaatimuksen 1 mukainen monibittinen komparaattori, tunnettu siitä, että mainittu digitaalinen monibittinen tulosignaali (M) sisältää polari- 35 teettibitin, ja että komparaattori käsittää: 96369 15 joukon kahdella sisäintulolla varustettuja eksklusiivisia tai-portteja, joilla on mainitun signaalin (M) polariteettibitille vasteelliset vastaavat ensimmäiset tuloterminaalit ja vastaavat mainitun signaalin (M) vas-5 taaville bittiarvoille vasteelliset vastaavat toiset tulo-terminaalit ja vastaavat lähtöterminaalit, jotka on kytketty mainitun lainaus/siirtoasteen vastaaviin ensimmäisiin tulobittiterminaaleihin, ja välineet signaalin (M) polariteettibitin kytkemi-10 seksi mainitun ketjun ensimmäisen asteen (LSB) lai-naus/siirtotuloterminaaliin. 16 96369