CN1829085A - 三态脉冲密度调制器 - Google Patents

三态脉冲密度调制器 Download PDF

Info

Publication number
CN1829085A
CN1829085A CNA200610074364XA CN200610074364A CN1829085A CN 1829085 A CN1829085 A CN 1829085A CN A200610074364X A CNA200610074364X A CN A200610074364XA CN 200610074364 A CN200610074364 A CN 200610074364A CN 1829085 A CN1829085 A CN 1829085A
Authority
CN
China
Prior art keywords
signal
voltage
pulse density
tri
pdm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610074364XA
Other languages
English (en)
Other versions
CN1829085B (zh
Inventor
林明珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
KY WIRE ELECTRIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KY WIRE ELECTRIC CO Ltd filed Critical KY WIRE ELECTRIC CO Ltd
Publication of CN1829085A publication Critical patent/CN1829085A/zh
Application granted granted Critical
Publication of CN1829085B publication Critical patent/CN1829085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/345—Pulse density modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplitude Modulation (AREA)

Abstract

一种三态脉冲密度调制器，包括耦合到高电压的第一开关器件和耦合到低电压的第二开关器件。加法器接收脉冲密度调制(PDM)输入信号和锁存的输入信号以产生输出和信号以及进位信号。锁存模块与加法器耦合，用于按时钟信号锁存输出和信号以产生锁存的输入信号。控制电路模块响应于进位信号，用于选择性地截止第一和第二开关器件以产生处于第一和第二电压之间的三态电压的PDM输出信号，或者导通第一或第二开关器件，以分别产生处于第一或第二电压处的PDM输出信号。因此，PDM输出信号仅仅在三态电压和第一电压或者第二电压之间切换。

Description

三态脉冲密度调制器
技术领域
本发明一般来说涉及信号处理，尤其涉及用于将数字信号转换为模拟信号的脉冲密度调制电路的应用。
背景技术
在电子电路中，通常用数模转换器(DAC)将数字信号转换为模拟信号。传统的DAC，有时被称作为“静态的”DAC，使用分立的硬件组件接收和处理数字信号以便产生表示该数字输入信号的模拟信号。模拟信号的电压电平随着数字输入信号而变化。例如，具有输出电压范围为0至5伏的两位静态DAC基于数字输入字的值按增量提供从0至5伏的模拟输出。随着数字输入字的位数增加，模拟增量的大小下降。静态DAC的问题之一是分立的硬件组件要求相对大量的空间并消耗相对大量的功率，使得它们不适合于诸如个人通信服务(PCS)设备的致密集成的解决方案的应用。
对静态DAC的一个替代是“基于数字”的DAC。通常来说，基于数字的DAC比其静态DAC的对等物要求相对较少的功率和空间，使得基于数字的转换器特别适合于小型集成的应用。在基于数字的DAC中使用的两种调制方法是脉冲宽度调制(PWM)和脉冲密度调制(PDM)。
PWM涉及处理N位输入值以产生具有与N位输入值成比例的电压电平的模拟信号。典型的PWM调制器包括N位计数器、N位比较器和滤波器。N位输入值被应用于比较器输入中的一个。计数器的输出被应用于比较器的其它输入。比较器比较N位输入值的幅度与计数器输出的幅度，以产生单个比特的周期性信号。
表示PWM特性的某些实际难点是所有的逻辑高和低(“1”和“0”)信号在调制周期内是邻接的。该特性在模拟输出中被表示为交流(AC)分量，其经常被称作为“纹波”，其通常被表示为逻辑高电压电平的百分数。理想地讲，模拟输出应该是固定的直流(DC)值。然而，因为在模拟输出中的逻辑高和低的邻接特性，PWM调制器的模拟输出常常包含AC纹波。滤波器的截止频率常常被降低来衰减纹波。然而，这要求却增加滤波器的时间常数，其可显著增加滤波器的响应时间，而在某些情况下引起控制环路不稳定，使得它不适合高速应用。
在脉冲密度调制(PDM)系统中，它是对应模拟信号的幅度的相对脉冲密度。在PDM比特流中，信号“1”对应一脉冲，而信号“0”对应至一脉冲的不存在。一串全部为“1”导致正的幅度值，而一串全部为“0”导致负的幅度值。或者，一串为交替的“1”和“0”对应零幅度值。因此，比特流实际上看起来像它所表示的波。
PDM信号需要被解调为模拟信号。通常来说，PDM数字比特流穿过用于平均该信号的模拟低通滤波器。由这些脉冲对时间的平均幅度测量脉冲的密度。同样，解码的处理仅仅要求低通滤波器。PDM类似于PWM，例外之处在于，在模拟输出中的纹波在本质上比相对应的PWM模拟信号更低。
尽管PDM方法提供了相对于PWM方法改进的性能，但是它也有不足。传统的PDM电路的问题之一是传统的PDM输出电路需要专用的静区(deadzone)电路，用来防止在输出切换期间VCC和GND之间的短路。而且，输出由于在输出电路中仅仅使用两种状态(VCC和GND)，限制了分辨率。另外，传统的PDM输出切换电路产生过量的切换噪声，这降低了信噪比(SNR)，并且尤其是在低输出电压电平，由于在VCC和GND之间的频繁切换消耗了不必要的功率。
因此，基于数字的DAC设计领域所希望的是改进消除需要静区电路的PDM DAC电路设计，改进输出分辨率、SNR、切换噪声和功率消耗。
发明内容
本发明提供了一种三态脉冲密度调制器，用于产生脉冲密度调制(PDM)输出信号。在本发明的一个实施例中，脉冲密度调制器包括第一开关器件，其耦合到第一电压，和第二开关器件，其串联耦合在第一开关器件和比第一电压低的第二电压之间。加法器接收PDM输入信号和锁存的输入信号以产生输出和信号以及进位信号。锁存模块，其与加法器耦合，按时钟信号锁存输出和信号以产生锁存的输入信号。控制电路模块响应于进位信号，选择性地截止第一和第二开关器件以产生处于第一和第二电压之间的三态电压的PDM输出信号，或者导通第一或第二开关器件，以分别产生处于第一或第二电压处的PDM输出信号。PMD输入信号的符号位确定在第一开关器件和第二开关器件之间选择哪个开关器件。当符号位是正时，依赖于进位信号选择第一开关器件导通或截止。当符号位是负时，依赖于进位信号选择第二开关导通或截止。这样，PDM输出信号仅仅在三态电压和第一电压或者第二电压之间切换。
附图说明
图1示出了相对于PDM比特流的模拟信号的相互关系。
图2示出了传统的PDM DAC电路。
图3示出了传统的PDM DAC电路的输出波形。
图4示出了根据本发明的一个实施例的三态PDM DAC电路。
图5出示了根据本发明的实施例的三态PDM DAC电路的输出波形。
图6示出了产生脉冲密度调制的三态输出信号的方法框图。
具体实施方式
图1示出了相对于PDM比特流的模拟信号的关系图100。图100示出了模拟信号102的一个周期的幅度变化和PDM比特流104的脉冲密度的相对应的变化。值得注意的是，在模拟信号的最大正幅度106处，PDM比特流104的一串全部为“1”。在最大负的幅度108处，PDM比特流的一串全部为“0”。“1”和“0”交替的最大数出现在零点110周围。这也是在VCC和GND之间最频繁切换所在的点。这样事件产生了大量的切换噪声、功耗，由此导致低的SNR值。
图2示出了传统的PDM DAC200，其包含传统的脉冲密度调制器202，其与用作积分器的低通滤波器204耦合。PDM输入信号包括多个并行的数字位，其是从诸如微处理器、存储器或其它的数字器件的电路所产生的离散电压。数字的PDM输入信号范围从0×0000(表示0伏)至0×7FFF(表示正的模拟值，直到最大脉冲幅度)，以及从0×0000至0×8000(表示负的模拟值，直到最大的负的幅度)，如图3所示的那样。具有大量以并联配置耦合在一起的加法器电路的加法器206，用于接收PDM输入信号，并且与“D”触发器208组合，在进位线(carry line)上产生串行的二进制数据流。加法器206和“D”触发器208工作在时钟频率(fclk)。加法器发送表示和的信号到触发器208的D输入，接着“D”触发器208提供反馈给加法器206的B输入的被锁存信号。在进位线上正触发(toggling)的进位信号表示并行的PDM输入信号。当进位信号的进位位是“1”时，N型金属氧化物半导体(NMOS)开关器件210被使能(被短路)，而由反相器214引起的反相则禁用(开路)NMOS开关器件212，由此提供高电压(VCC)作为PDM输出信号。当进位位是“0”时，NMOS开关器件212被使能(短路)，而NMOS开关器件210被禁用(开路)，由此提供低电压(GND)作为PDM输出信号。PDM输出信号进一步由包括电容器218和负载电阻220的低通滤波器204处理，以产生表示PDM输入信号的模拟信号。
在此传统的PMD电路中，必须添加附加的保护电路系统以便确保NMOS开关器件210和212决不在同时导通。该电路是本领域技术人员所已知的静区电路216。如果NMOS开关器件210和212被允许同时导通，则VCC到GND的短路电路出现，这将畸变PDM输出信号的预想的波形。
串行的PDM输出波形如图3所示。在PDM输出点，通过经由对该信号平均的低通滤波器204传递PMD波形，串行的PDM二进制波形可以被容易地转换为模拟信号。因为通过对这些脉冲在时间上的平均幅度来测量脉冲密度，所以解码处理仅仅需要低通滤波器。在此例子中，低通滤波器204包括和负载(输入)电阻220并联耦合的电容器218，该负载电阻220由模拟驱动器器件222提供。换句话说，模拟驱动器器件222的输出Vout是并行数字PDM输入信号变化的模拟表达。
图3示出了传统的脉冲密度调制器202的输出波形相对于PDM输入信号的图形300。如图300中所示，表示正的最大的幅度的PDM输入值0×7FFF，包含具有一串全部为“1”或VCC的PDM输出信号。表示负的最大的幅度的PDM输入值0×8000，包含具有一串全部为“0”或地电压的PDM输出信号。当PDM输入信号从最大值变得较小时，PDM输出信号在“1”和“0”之间切换变得更频繁，直到最终处于0×0000，在此处PDM输出信号在“1”和“0”之间交替。
这种频繁的交替产生过量的功率消耗，增加了切换噪声，并且降低了SNR。而且，由于仅仅两个状态，即VCC和GND被用来产生脉冲，所以传统的PDM限制了分辨率。另外，静区电路216被要求使得NMOS开关器件210和212不同时导通，由此防止了任何潜在的由VCC到GND的短路电路条件。
下面的公开提供了三态PDM DAC电路，用来消除对任何静区电路的要求，并提高PDM的输出分辨率、SNR、切换噪声和功率消耗。
图4示出了根据本发明的一个实施例的包括与低通滤波器404耦合的三态脉冲密度调制器402的新的三态PDM DAC电路400。具有大量以并行配置耦合在一起的加法器电路的加法器416接收在节点A处的PDM输入信号，和B点处的被锁存的输入信号，并且输出在节点OUT处的输出和信号以及在节点C处的进位信号。诸如D触发器之类的锁存电路418与加法器416耦合，用来接收在节点D处的输出和信号，该输出和信号用时钟Fclk锁存以产生被反馈给加法器416的节点B的锁存输入信号。Fclk的频率比PDM输入信号的采样频率快得多。例如，当PDM输入信号的采样频率是48KHZ，则Fclk的频率可以比采样频率快1,000倍。在进位线上的正触发的进位信号是表示PDM输入信号的并行比特的比特流。
在该实施例中，用于NMOS开关器件420和422的栅极控制信号由控制电路模块提供，总的来说，由与(AND)门406、408和反相器410表示。控制电路模块响应进位信号和符号位，以提供允许NMOS开关器件420和422提供三态模式的栅极控制信号。三态输出电路不仅提供两种输出状态，即VCC和GND，而且提供落在VCC和GND之间的三态电压。三态能力有助于消除静区控制电路的需要，提高PDM输出分辨率，降低功率消耗，并且增加SNR值，正如将在下面进一步解释的那样。
进位信号被送到两个与门406和408的每个中的一个输入。进位信号经由与门406和408通过施加到与门406和408的其他输入的PDM输入符号位被栅。符号位对于PDM输出信号的正值是“0”，而对于其负值则是“1”。高或“1”符号位使能与门408，并将进位信号传递到NMOS开关器件422的栅极。低或“0”符号位由反相器410反相，其使能与门406并且将进位信号传递到NMOS开关器件420的栅极。因此，符号位指示最终的模拟输出信号的极性，并且确定PDM输出信号的波形的脉冲范围。例如，如果符号位具有值“0”，则脉冲依赖于进位线而范围从三态电压到VCC。如果符号位具有值“1”，则该脉冲依赖于进位信号而范围从三态电压到GND。因为这种约定(convention)不允许PDM输出信号在NMOS开关器件420和422的连接节点处在VCC和GND之间直接切换，从而消除了MOS开关420和422在此相同时间导通的可能性。因此，不需要静区控制电路。进位线确定了PDM输出信号是否处于三态，其中PDM输出信号处于由电阻器412和414确定的VCC和GND之间的中间的电压电平。电阻器412和414串联耦合在VCC和GND之间。在电阻器412和414之间的连接节点连接到开关器件420和422之间的连接点。电阻器412和414分别提供(source)或吸收(sink)由电阻器426所要求的电流。电阻器412和414的电阻值可以依赖于源或宿(source and sink)负载要求而不同。当第一和第二开关器件420和422截止时，第一和第二电阻器412和414的组合维持在在中间的PDM输出信号、在其连接节点的三态电压。在此实施例中，电阻器412和414的值被选择来在(Hi-Z)三态期间维持PDM输出为大约VCC的一半。例如，PDM输出电压在Hi-Z态期间可以按下列计算：
PDM输出电压＝(R414‖R426)/(R412+(R414‖R426))*VCC
电阻器412供给，或提供电流给电阻器426，而电阻器414在Hi-Z态从电阻器426吸收电流。电阻器426在典型的应用中提供放大器输入阻抗，其范围一般从几百千欧到几兆欧。因此，在Hi-Z态期间的PDM输出电压在选择适当的R412和R414的情况下大约为VCC/2。
PDM输出信号在NMOS开关器件420和422的连接节点处的真值表表示如下：
 PDM输入符号位   进位   开关420   开关422   PDM输出
 0   0   截止   截止   三态
 0   1   导通   截止   VCC
 1   0   截止   截止   态三
 1   1   截止   导通   GND
当符号位信号是逻辑“0”并且进位信号是逻辑“0”时，来自与门406和408输出的控制信号截止第一和第二开关器件420和422，使得PDM输出信号是三态电压。当符号位信号是逻辑“0”而进位信号是逻辑“1”时，控制信号导通第一开关器件420并截止第二开关器件422，使得PDM输出信号处于VCC电压。当符号位信号是逻辑“1”，并且进位信号是逻辑“0”时，控制信号截止第一和第二开关器件420和422，使得PDM输出信号处于三态电压。当符号位信号是逻辑“1”，并且进位信号是逻辑“1”时，控制信号截止第一开关器件420并导通第二开关器件422，使得PDM输出信号处于GND。PDM输出信号现在在VCC和三态之间或GND和三态之间切换。PDM输出信号可以进一步由包括电容器424和负载电阻器426的低通滤波器404处理，以产生表示PDM输入信号的模拟信号。
图5图示了三态PDM DAC电路400(如图4所示)输出波形相对于PDM输入的图500。PDM输入信号以并行二进制比特格式按预定频率采样。由三态PDM DAC电路400产生的PDM输出波形502具有比采样频率快得多的时钟频率(fclk)。如图500所示，PDM输入0×7FFF具有一串全部为“1”的PDM输出信号，而PDM输入0×8000具有一串全部为“0”(GND)的PDM输出信号。注意到，当PDM输入信号从最大值变得更小时，对于所有正的幅度，PDM输出切换出现在VCC和三态电压(Hi-Z)之间，而对于所有的负幅度，在GND和三态电压(Hi-Z)之间，直到最终在0×0000，在此处，PDM输出被维持在Hi-Z。
与传统的PDM电路202(如图2所示)相比，切换不太频繁，并且在较低幅度切换。此外，切换发生在VCC和Hi-Z态或在GND和Hi-Z态之间，而不是在VCC和GND之间。这种减少的电压切换范围降低了PDM电路的功耗、切换噪声，并增加了SNR。三态PDM DAC电路402的输出分辨率由于三种可用的输出状态(VCC、GND和Hi-Z)，代替传统的PDM电路的两种状态(VCC和GND)，而被增加了3db。最后，由于PDM输入符号位确保了选择VCC或者选择GND，以及两者都不选择，因此对三态PDM DAC电路202而言不需要静区电路。
上面的解释提供了不同的实施例或用于实现本发明的不同特征的实施例。描述了具体的组件和过程的实施例以便帮助阐明本发明。当然，这些仅仅作为实施例而不旨在限制根据在权利要求中描述的本发明。例如，每当涉及上述的VCC和GND组合时，因为电子电路的电源通常由两个互补的电源提供，所以它依据特定的电路设计还可以是VCC和VSS组合。
图6示出了产生脉冲密度调制的三态输出信号的方法框图。该方法包括步骤601、步骤602及步骤603。其中步骤601用于产生具有表示脉冲密度调制输入信号的脉冲密度的进位信号。其中步骤602用于产生指示脉冲密度调制输入信号的极性的符号位信号。步骤603用于产生一个或多个信号，其响应于进位信号与符号位信号，用于控制耦合到第一电压的第一开关器件和串联耦合在第一开关器件和比第一电压低的第二电压之间的第二开关器件。其中控制信号选择性地截止第一和第二开关器件以产生处于第一和第二电压之间的三态电压的脉冲密度调制输出信号，或者导通第一或第二开关器件，以分别产生处于第一或第二电压处的脉冲密度调制输出信号，使得脉冲密度调制输出信号仅仅在三态电压和第一电压或者第二电压之间切换。而且上述进位信号和符号位信号的关系为下列情况之一：其中当符号位信号是逻辑“0”，而进位信号是逻辑“0”时，控制信号截止第一和第二开关器件，使得脉冲密度调制输出信号处于三态电压；其中当符号位信号是逻辑“0”，而进位信号是逻辑“1”时，控制信号导通第一开关器件而截止第二开关器件，使得脉冲密度调制输出信号处于第一电压；其中当符号位信号是逻辑“1”，而进位信号是逻辑“0”时，控制信号截止第一和第二开关器件，使得脉冲密度调制输出信号处于三态电压；其中当符号位信号是逻辑“1”，而进位信号是逻辑“1”时，控制信号截止第一开关器件而导通第二开关器件，使得PDM输出信号处于第二电压。
尽管在此用一个或更多的具体例子解释和描述了本发明，然而，它不只在局限于所示的细节，因为可以在不偏离本发明的精神的前提下在权利要求的范围和等效的范围内进行各种的修改和结构的变化。因此，宽范围地且以和权利要求所提出的本发明的范围相一致的方式构建权利要求是适合的。

Claims (9)

1.一种三态脉冲密度调制器，用于产生脉冲密度调制输出信号，包括：
加法器，用于接收脉冲密度调制输入信号和锁存的输入信号以产生该输出和信号以及进位信号；
锁存模块，其与加法器耦合，用于按时钟信号锁存输出和信号以产生该锁存的输入信号；
第一开关器件，其耦合到第一电压；
第二开关器件，其串联耦合在第一开关器件和比第一电压低的第二电压之间；以及
控制电路模块，其响应于进位信号，用于选择性地截止第一和第二开关器件以产生处于第一和第二电压之间的三态电压的脉冲密度调制输出信号，或者导通第一或第二开关器件，以分别产生处于第一或第二电压处的脉冲密度调制输出信号，使得脉冲密度调制输出信号仅仅在三态电压和第一电压或者第二电压之间切换。
2.如权利要求1所述的三态脉冲密度调制器，其中第一和第二开关器件是N型金属氧化物半导体晶体管。
3.如权利要求2所述的三态脉冲密度调制器，还包括由控制电路模块接收的符号位，用于确定脉冲密度调制输出信号是在在以下情况之一进行切换：
在三态电压和第一电压之间切换；以及
在三态电压和第二电压之间切换。
4.如权利要求3所述的三态脉冲密度调制器，其中控制电路模块包括具有连接到第二开关器件的栅极的输出节点的第一与门，和接收进位信号的第一输入节点以及接收符号位的第二输入节点。
5.如权利要求3所述的三态脉冲密度调制器，其中控制电路模块包括反相器，用于接收符号位并且输出被反相的符号位。
6.如权利要求5所述的三态脉冲密度调制器，其中控制电路模块还包括具有连接到第一开关器件的栅极的输出节点的第二与门，和接收进位信号的第一输入节点和接收被反相的符号位的第二输入节点。
7.如权利要求1所述的三态脉冲密度调制器，还包括在第一电压和第二电压之间串联耦合的第一电阻器和第二电阻器，第一和第二电阻器之间的连接节点还连接到在第一和第二开关器件之间的连接节点，由此当第一和第二开关器件截止时维持脉冲密度调制输出信号处于三态电压。
8.一种用于产生脉冲密度调制输出信号的方法，包括：
产生具有表示脉冲密度调制输入信号的脉冲密度的进位信号；
产生指示脉冲密度调制输出信号的极性的符号位信号；以及
产生一个或多个控制信号，其响应于进位信号和符号位信号，用于控制耦合到第一电压的第一开关器件，和串联耦合在第一开关器件和比第一电压低的第二电压之间的第二开关器件，
其中控制信号选择性地截止第一和第二开关器件以产生处于第一和第二电压之间的三态电压的脉冲密度调制输出信号，或者导通第一或第二开关器件，以分别产生处于第一或第二电压处的脉冲密度调制输出信号，使得脉冲密度调制输出信号仅仅在三态电压和第一电压或者第二电压之间切换。
9.如权利要求8所述的方法，其中包括下列情况之一：
当符号位信号是逻辑“0”，而进位信号是逻辑“0”时，控制信号截止第一和第二开关器件，使得脉冲密度调制输出信号处于三态电压；
当符号位信号是逻辑“0”，而进位信号是逻辑“1”时，控制信号导通第一开关器件而截止第二开关器件，使得脉冲密度调制输出信号处于第一电压；
当符号位信号是逻辑“1”，而进位信号是逻辑“0”时，控制信号截止第一和第二开关器件，使得脉冲密度调制输出信号处于三态电压；以及
当符号位信号是逻辑“1”，而进位信号是逻辑“1”时，控制信号截止第一开关器件而导通第二开关器件，使得PDM输出信号处于第二电压。
CN200610074364XA 2005-04-15 2006-04-17 三态脉冲密度调制器 Active CN1829085B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/107,686 US7283012B2 (en) 2005-04-15 2005-04-15 Tri-state pulse density modulator
US11/107,686 2005-04-15

Publications (2)

Publication Number Publication Date
CN1829085A true CN1829085A (zh) 2006-09-06
CN1829085B CN1829085B (zh) 2010-05-12

Family

ID=36947262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610074364XA Active CN1829085B (zh) 2005-04-15 2006-04-17 三态脉冲密度调制器

Country Status (2)

Country Link
US (1) US7283012B2 (zh)
CN (1) CN1829085B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252397B (zh) * 2007-06-15 2011-05-18 浙江华立通信集团有限公司 用于td-scdma和4g终端的脉冲密度调制器
CN102195622A (zh) * 2010-03-10 2011-09-21 Nxp股份有限公司 脉冲密度调制方法和装置
CN102035515B (zh) * 2007-06-15 2013-01-16 浙江华立通信集团有限公司 用于td-scdma和4g终端的脉冲密度调制器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7960963B1 (en) 2008-05-16 2011-06-14 National Semiconductor Corporation Method and apparatus for power control by frequency spreading
US8184492B2 (en) * 2009-01-09 2012-05-22 Micron Technology, Inc. Tri-state driver circuits having automatic high-impedance enabling
US20100329941A1 (en) * 2009-06-30 2010-12-30 Mark Edward Moore Output control for ozone generators
US8411791B2 (en) * 2011-01-14 2013-04-02 Broadcom Corporation Distortion and aliasing reduction for digital to analog conversion
US9048863B2 (en) * 2013-03-12 2015-06-02 Microchip Technology Incorporated Pulse density digital-to-analog converter with slope compensation function
EP2927805A1 (en) * 2014-03-31 2015-10-07 Nxp B.V. Control system
US9356613B1 (en) 2014-11-11 2016-05-31 Microchip Technology Incorporated Pulse density modulation digital-to-analog converter with triangle wave generation
US9337811B1 (en) 2014-11-11 2016-05-10 Microchip Technology Incorporated Asymmetric hysteretic controllers
US10038425B1 (en) 2015-12-28 2018-07-31 Apple Inc. Sum of differences filter
US10063193B2 (en) * 2016-04-13 2018-08-28 Semiconductor Ideas To The Market (Itom) B.V. Class D amplifier
US10127191B2 (en) * 2016-04-28 2018-11-13 International Business Machines Corporation System, method, and recording medium for differentiated and partial feature update in alternating least square

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742329A (en) * 1985-01-28 1988-05-03 Sanyo Electric Co., Ltd. Digital/analog converter
US5187721A (en) * 1987-03-04 1993-02-16 National Semiconductor Corporation Frequency shift keying modulator
DE58909454D1 (de) * 1989-07-06 1995-11-02 Itt Ind Gmbh Deutsche Digitale Steuerschaltung für Abstimmsysteme.
CN1032889C (zh) * 1992-03-18 1996-09-25 汤姆森电子用品公司 自动环路控制的方法和装置
EP0561253B1 (en) * 1992-03-18 1997-05-28 THOMSON multimedia Method and apparatus for automatic loop control
US5995546A (en) * 1996-04-10 1999-11-30 Texas Instruments Incorporated Digital integrator for pulse-density modulation using an adder carry or an integrator overflow
US5721475A (en) * 1996-10-31 1998-02-24 Ampex Corporation Extended-resolution pulse-width modulation servomotor drive
US6459398B1 (en) * 1999-07-20 2002-10-01 D.S.P.C. Technologies Ltd. Pulse modulated digital to analog converter (DAC)
JP2003209472A (ja) * 2002-01-11 2003-07-25 Yozan Inc デルタシグマ変調回路およびデルタシグマ変調型ｄａコンバータ
EP1418667A1 (en) * 2002-11-07 2004-05-12 Dialog Semiconductor GmbH Multi-level class-D amplifier by means of 3 physical levels

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252397B (zh) * 2007-06-15 2011-05-18 浙江华立通信集团有限公司 用于td-scdma和4g终端的脉冲密度调制器
CN102035515B (zh) * 2007-06-15 2013-01-16 浙江华立通信集团有限公司 用于td-scdma和4g终端的脉冲密度调制器
CN102195622A (zh) * 2010-03-10 2011-09-21 Nxp股份有限公司 脉冲密度调制方法和装置

Also Published As

Publication number Publication date
US7283012B2 (en) 2007-10-16
CN1829085B (zh) 2010-05-12
US20060233234A1 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
CN1829085B (zh) 三态脉冲密度调制器
US6392573B1 (en) Method and apparatus for reduced glitch energy in digital-to-analog converter
US6362765B2 (en) D/A converter
US5541538A (en) High speed comparator
CN1248415C (zh) 半桥驱动器和具有这种驱动器的功率变换系统
JPS6165626A (ja) Ａ／ｄ変換器
EP0886377B1 (en) A chopper-type voltage comparator
EP0495328A1 (en) Sigma delta converter
US6388477B1 (en) Switchable voltage follower and bridge driver using the same
US20020075068A1 (en) Switiching Amplifier Incorporating Return-to- Zero Quaternary Power Switch
US6339391B1 (en) Method and apparatus for optimizing crossover voltage for differential pair switches in a current-steering digital-to-analog converter or the like
CN1269641A (zh) 用于衰减数据转换器中的噪声的电路和方法
US6104330A (en) Digital to analogue and analogue to digital converters
US20030201924A1 (en) Digital-to-analog converter
JPH0629846A (ja) マルチモード・アナログ・ディジタル変換器および変換方法
US6172633B1 (en) Enhanced pulse width modulator
CN113447697B (zh) 信号检测电路、信号检测方法、触摸面板及显示装置
US20220116050A1 (en) Control circuit for successive approximation register analog-to-digital converter
US10944415B2 (en) Spectrally efficient digital logic (SEDL) analog to digital converter (ADC)
US10389376B2 (en) Digital-to-analog converter circuit, corresponding device and method
Pouliquen et al. A Gray-code Mos Current-mode analog-to-digital converter design
RU2805495C2 (ru) Триггерный логический элемент ИЛИ/ИЛИ-НЕ
CN1114263C (zh) 测量开关电路中的电流的方法，测量电流的电路及该方法和电路的使用
JPS5923625A (ja) 信号処理回路
US11316528B2 (en) PWM DAC with improved linearity and insensitivity to switch resistance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160803

Address after: American California

Patentee after: Intel Corporation

Address before: Cayman Islands, British West Indies

Patentee before: Ky Wire Electric Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200410

Address after: California, USA

Patentee after: Apple Inc.

Address before: California, USA

Patentee before: INTEL Corp.