KR100418520B1 - 프로그래머블 임피던스 출력 드라이버의 코드 선택장치 - Google Patents

프로그래머블 임피던스 출력 드라이버의 코드 선택장치 Download PDF

Info

Publication number
KR100418520B1
KR100418520B1 KR1019980018021A KR19980018021A KR100418520B1 KR 100418520 B1 KR100418520 B1 KR 100418520B1 KR 1019980018021 A KR1019980018021 A KR 1019980018021A KR 19980018021 A KR19980018021 A KR 19980018021A KR 100418520 B1 KR100418520 B1 KR 100418520B1
Authority
KR
South Korea
Prior art keywords
signal
output
code
code signal
switching
Prior art date
Application number
KR1019980018021A
Other languages
English (en)
Other versions
KR19990085549A (ko
Inventor
김석산
이광진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980018021A priority Critical patent/KR100418520B1/ko
Publication of KR19990085549A publication Critical patent/KR19990085549A/ko
Application granted granted Critical
Publication of KR100418520B1 publication Critical patent/KR100418520B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Acoustics & Sound (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

개시된 코드 선택장치는 프로그래머블 임피던스 출력 드라이버의 업/다운 카운터에서 출력되는 코드신호가 진동되어 두 개의 코드신호가 출력될 경우에 그 두 개의 코드신호 중에서 하나의 코드신호를 선택하여 출력하는 것이다.
본 발명은 업/다운 카운터에서 출력되는 코드신호가 진동될 경우에 진동되는 두 개의 코드신호 중에서 하나의 코드신호를 선택하여 데이터 출력 버퍼로 출력하는 코드 선택부를 구비하고, 코드 선택부는, 업/다운 카운터에서 현재 출력되는 코드신호와 바로 전에 출력되는 코드신호를 코드신호 출력부가 비교하여 두 개의 코드신호를 출력하고, 출력한 두 개의 코드신호의 각각의 비트에 따라 스위칭 신호 선택부가 스위칭 신호를 선택하여 발생하며, 발생한 스위칭 신호에 따라 스위칭부가 두 개의 코드신호 중에서 하나를 선택하며, 선택한 코드신호를 레지스터부가 저장하고 출력 인에이블 신호에 따라 데이터 출력 버퍼로 출력한다.

Description

프로그래머블 임피던스 출력 드라이버의 코드 선택장치
본 발명은 반도체 장치의 출력 드라이버와 신호선의 임피던스를 매칭시키는 프로그래머블 임피던스 출력 드라이버에 있어서, 임피던스를 매칭시키는 코드를 선택하여 출력하는 프로그래머블 임피던스 출력 드라이버의 코드 선택장치에 관한 것이다.
일반적으로 시스템 보드 상에 설치되는 HSTL, GTL 및 ECL 등의 반도체 소자들이 상호간에 소정의 신호를 인터페이스할 경우에 신호의 진폭이 크기가 큰 진폭(large swing)에서 작은 진폭(small swing)으로 변환되고 있는 추세이다.
인터페이스하는 신호의 진폭을 작게 하면, 시스템 보드 상에서 신호의 전달 속도를 향상시키고, 전력 소모를 줄일 수 있다.
그러나 상대적으로 작은 진폭은 잡음에 대한 영향을 크게 받고, 신호선과 신호선의 사이 및 신호선과 출력 드라이버 간의 임피던스가 비매칭(mismatching)으로 인한 반사파를 발생시킬 수 있다.
상기 발생되는 반사파는 전송되는 신호의 왜곡을 발생시켜 에러를 유발하게 된다.
그러므로 신호를 전송할 경우에 임피던스를 정확하게 매칭시켜 반사파가 발생되지 않도록 해야 된다.
도 1은 시스템과 반도체 장치의 출력 드라이버의 임피던스를 매칭시키는 종래의 프로그래머블 임피던스 출력 드라이버의 구성을 보인 회로도이다.
여기서, RZQ는 임피던스를 매칭시키기 위한 의사 저항이고, 부호 10은 전원 전압의 약 1/2 전압을 기준 전압(REFIO)을 발생함과 아울러 상기 의사 저항(RZQ)에 따른 비교 전압(ZQPAD)을 발생하고 인가되는 코드 신호(CTQ)에 따라 비교 전압(ZQPAD)을 가변시켜 출력하는 임피던스 검출기이다.
부호 20은 상기 임피던스 검출기(10)가 출력하는 기준 전압(REFIO) 및 비교 전압(ZQPAD)을 비교하고 비교 결과에 따라 업/다운 제어신호(UDZQ)를 발생하는 임피던스 비교기이다.
부호 30은 상기 임피던스 비교기(20)의 출력신호에 따라 업/다운 카운트하고 카운트 값을 상기 코드 신호(CTQ)로 출력하는 업/다운 카운터이다.
부호 40은 출력 인에이블 신호(OUTEN)가 입력될 경우에 상기 업/다운 카운터(30)가 출력하는 상기 코드 신호(CTQ)를 저장 및 출력하는 임피던스 드라이버이다.
부호 50은 상기 임피던스 드라이버(40)의 출력신호를 저장하고 메모리 장치의 래치(도면에 도시되지 않았음)에 저장된 데이터에 의한 선택신호(SEL)에 따라 풀업 저항의 동작신호(DOUX) 또는 풀다운(pull-down) 저항의 동작신호(DODX)를 출력하는 데이터 출력 버퍼이다.
부호 60은 상기 데이터 출력 버퍼(50)가 출력하는 동작신호(DOUX) 또는 동작신호(DODX)를 임피던스 매칭의 구동신호(DQ)로 출력하는 오프 칩 드라이버이다.
이와 같이 구성된 종래의 프로그래머블 임피던스 출력 드라이버는 시스템과 메모리 장치의 출력 드라이버의 임피던스를 매칭시킬 경우에 MOS 트랜지스터로 구성되어 있는 임피던스 검출기(10)가 전원 전압의 약 1/2 전압을 가지는 기준 전압(REFIO)을 발생함과 아울러 상기 의사 저항(RZQ)에 따른 비교 전압(ZQPAD)을 발생한다.
상기 임피던스 검출기(10)가 출력하는 기준 전압(REFIO) 및 비교전압(ZQPAD)을 임피던스 비교기(20)가 비교하고, 비교 결과에 따라 업/다운 제어신호(UDZQ)를 발생하게 된다.
상기 임피던스 비교기(20)가 발생하는 업/다운 제어신호(UDZQ)에 따라 업/다운 카운터(30)가 업/다운 카운트를 수행하고, 카운트 값을 코드 신호(CTQ)로 출력하게 된다.
상기 업/다운 카운터(30)가 출력하는 코드 신호(CTQ)는 상기 임피던스 검출기(10)로 궤환되는 것으로서 임피던스 검출기(10)는 입력되는 코드신호(CTQ)에 따라 비교전압(ZQPAD)을 가변시켜 출력하게 된다.
이와 같이 가변되어 출력되는 비교전압(ZQPAD)은 임피던스 비교기(20)에서 기준 전압(REFIO)과 비교되어 업/다운 제어신호(UDZQ)를 발생하고, 발생한 업/다운 제어신호(UDZQ)에 따라 업/다운 카운터(30)가 업/다운 카운트를 하여 코드 신호(CTQ)를 발생 및 상기 임피던스 검출기(10)로 궤환되는 것을 반복하는 것으로서 업/다운 카운터(30)가 출력하는 코드신호(CTQ)의 값은 비교 전압(ZQPAD)과 기준 전압(REFIO)이 동일하게 되는 소정의 값으로 수렴된다.
이와 같이 업/다운 카운터(30)에서 출력되는 코드신호(CTQ)가 소정의 값으로 수렴된 상태에서 출력 인에이블 신호(OUTEN)가 입력될 경우에 임피던스 드라이버(40)가 인에이블되면서 상기 코드 신호(CTQ)를 저장 및 출력하여 데이터 출력 버퍼(50)에 저장된다.
이와 같은 상태에서 메모리 장치에서 소정의 데이터를 리드할 경우에 메모리 장치의 래치에 저장된 데이터에 따라 선택신호(SEL)가 입력되면, 데이터 출력 버퍼(50)는 입력된 선택신호에 따라 풀업 저항의 동작신호(DOUX) 또는 풀다운 저항의 동작신호(DODX)를 출력하고, 출력한 동작신호(DOUX) 또는 동작신호(DODX)는 오프 칩 드라이버(60)를 통해 임피던스 매칭의 구동신호(DQ)로 출력되어 시스템과 반도체 장치의 출력 드라이버의 임피던스를 매칭시키게 된다.
이러한 종래의 프로그래머블 임피던스 출력 드라이버에서 임피던스 검출기(10)가 출력하는 비교전압(ZQPAD)이 기준 전압(REFIO)과 동일하게 되도록 업/다운 카운터(30)가 출력하는 코드 신호(CTQ)의 값이 수렴될 경우에 상기 코드 신호(CTQ)의 값은 LSB(Least Significant Bit)의 값의 차이로 진동하는 경우가 있다.
상기 진동되는 코드 신호(CTQ)에서 최종적으로 출력되는 코드신호(CTQ)는 출력 인에이블 신호(OUTEN)가 입력될 경우에 임피던스 드라이버(40)에서 선택되어 데이터 출력 버퍼(50)로 전달된다.
이 때, 출력 인에이블 신호(OUTEN)에 의해 임피던스 드라이버(40)가 인에이블되어 진동되는 코드 신호(CTQ)를 선택하는 시간에 따라 진동되는 두 개의 코드 신호(CTQ)가 모두 선택되어 데이터 출력 버퍼(50)로 전달되는 경우가 있다.
이와 같이 진동되는 두 개의 코드 신호(CTQ)가 모두 선택되어 데이터 출력 버퍼(50)로 전달되면, 시스템과 메모리 장치의 출력 드라이버의 임피던스를 정확하게 매칭시키지 못하고, 이로 인하여 신호의 전송에 에러가 발생하게 되는 문제점이 있었다.
따라서 본 발명의 목적은 업/다운 카운터에서 출력되는 코드신호가 진동되어 두 개의 코드신호가 출력될 경우에 그 두 개의 코드신호 중에서 하나의 코드신호를 선택하여 출력하는 프로그래머블 임피던스 출력 드라이버의 코드 선택장치를 제공하는 데 있다.
이러한 목적을 달성하기 위한 본 발명의 코드 선택장치에 따르면, 업/다운 카운터에서 출력되는 코드신호가 진동될 경우에 진동되는 두 개의 코드신호 중에서 하나의 코드신호를 선택하여 데이터 출력 버퍼로 출력하는 코드 선택부를 구비한다.
코드 선택부는, 업/다운 카운터에서 현재 출력되는 코드신호와 바로 전에 출력되는 코드신호를 코드신호 출력부가 비교하여 두 개의 코드신호를 출력하고, 출력한 두 개의 코드신호의 각각의 비트에 따라 스위칭 신호 선택부가 스위칭 신호를 선택하여 발생하며, 발생한 스위칭 신호에 따라 스위칭부가 두 개의 코드신호 중에서 하나를 선택하며, 선택한 코드신호를 레지스터부가 저장하고 출력 인에이블 신호에 따라 데이터 출력 버퍼로 출력한다.
도 1은 종래의 프로그래머블 임피던스 출력 드라이버의 구성을 보인 회로도,
도 2는 본 발명의 코드 선택장치에 따른 프로그래머블 임피던스 출력 드라이버의 구성을 보인 회로도,
도 3은 도 2의 코드 선택부의 실시 예 구성을 보인 회로도,
도 4는 도 3의 코드 선택부에서 선택기의 구성을 보인 상세 회로도,
도 5는 도 4의 코드 비교기의 진리표이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 임피던스 검출기 20 : 임피던스 비교기
30 : 업/다운 카운터 50 : 데이터 출력 버퍼
60 : 오프 칩 드라이버 100 : 코드 선택부
110 : 코드신호 출력부 111, 113 : 제 1 및 제 2 버퍼
112 : 인버터 114, 115 : 제 1 및 제 2 비교기
120 : 스위칭 신호 발생부 121∼125 : 선택기
130 : 스위칭부 131∼135 : 멀티플렉서
140 : 레지스터부 141∼145 : 레지스터
RZQ : 의사 저항
이하 첨부된 도 2 내지 도 5의 도면을 참조하여 본 발명의 프로그래머블 임피던스 출력 드라이버의 코드 선택장치를 상세히 설명한다.
도 2는 본 발명의 코드 선택장치에 따른 프로그래머블 임피던스 출력 드라이버의 구성을 보인 회로도이다.
이에 도시된 바와 같이 본 발명은 업/다운 카운터(30)에서 출력되는 코드신호(CTQ)가 진동되지 않을 경우에 그 진동되지 않는 코드신호(CTQ)를 선택하고 코드신호(CTQ)가 진동될 경우에 진동되는 코드신호(CTQ)의 두 값 중에서 하나를 선택하여 출력 인에이블 신호(OUTEN)에 따라 출력하는 코드 선택부(100)를 구비한다.
상기 코드 선택부(100)는, 도 3에 도시된 바와 같이 업/다운 카운터(30)에서 현재 출력되는 코드신호(CTQ)와 바로 전에 출력되는 코드신호(CTQ)를 각기 비교하여 두 개의 코드신호(CTQF)(CTQN)를 출력하는 코드신호 출력부(110)와, 상기 코드신호 출력부(110)에서 출력되는 코드신호(CTQF)(CTQN)의 각각의 비트에 따라 선택된 스위칭 신호를 발생하는 스위칭 신호 발생부(120)와, 상기 스위칭 신호 발생부(120)가 출력하는 선택신호에 따라 상기 두 개의 코드신호(CTQF)(CTQN) 중에서 하나를 선택하는 스위칭부(130)와, 상기 스위칭부(130)가 선택한 코드신호(CTQF) 또는 코드신호(CTQN)를 저장하고 출력 인에이블 신호(OUTEN)에 따라 데이터 출력 버퍼(50)로 출력하는 레지스터부(140)로 구성된다.
상기 코드신호 출력부(110)는, 상기 업/다운 카운터(30)에서 출력되는 코드신호(CTQ)를 클럭신호(CLK)에 따라 저장 및 출력하는 제 1 래치(111)와, 상기 업/다운 카운터(30)에서 출력되는 코드신호(CTQ)를 인버터(112)에서 반전된 클럭신호(CLK)에 따라 저장 및 출력하는 제 2 래치(113)와, 상기 제 1 및 제 2 래치(111)(113)에서 출력되는 두 개의 코드신호(CTQ)를 비교하여 크기가 큰 코드신호를 선택하여 출력하는 제 1 비교기(114)와, 상기 제 1 및 제 2 래치(111)(113)에서 출력되는 두 개의 코드신호(CTQ)를 비교하여 크기가 작은 코드신호를 선택하여 출력하는 제 2 비교기(115)로 구성된다.
상기 스위칭 신호 발생부(120)는, 전원(B+) 및 접지 전원을 각기 반전시키는 인버터(121)(122)와, 복수개가 직렬 접속되고 상기 코드신호 출력부(110)의 비교기(114)(115)가 출력하는 코드신호(CTQF4∼CTQF0)(CTQN4∼CTQN0)에 따라 상기 인버터(121)(122)의 출력신호를 순차적으로 스위칭하여 스위칭 신호로 출력하는 선택기(123∼127)로 구성된다.
상기 스위칭부(130)는, 코드신호 출력부(110)의 비교기(114)(115)가 출력하는 코드신호(CTQF4∼CTQF0)(CTQN4∼CTQN0)를 상기 스위칭 신호 발생부(120)가 발생하는 스위칭 신호에 따라 각기 선택하여 코드신호(CTQ)로 출력하는 복수의 멀티플렉서(131∼135)로 구성된다.
상기 레지스터부(140)는 상기 스위칭부(130)의 복수의 멀티플렉서(131∼135)가 출력하는 코드신호(CTQ)를 출력 인에이블 신호(OUTEN)가 입력될 경우에 저장 및 출력하는 복수의 레지스터(141∼145)로 구성된다.
상기 스위칭 신호 발생부(120)의 선택기(123∼127)는, 도 4에 도시된 바와 같이 제어단자(A)가 PMOS 트랜지스터(PM1∼PM3) 및 NMOS 트랜지스터(NM1)의 게이트에 공통 접속됨과 아울러 제어단자(A)가 인버터(INV1)를 통해 PMOS 트랜지스터(PM4) 및 NMOS 트랜지스터(NM2∼NM4)의 게이트에 공통 접속되고, 제어단자(B)가 PMOS 트랜지스터(PM5) 및 NMOS 트랜지스터(NM5∼NM7)의 게이트에 접속됨과 아울러 제어단자(B)가 인버터(INV2)를 통해 PMOS 트랜지스터(PM6∼PM8) 및 NMOS 트랜지스터(NM8)의 게이트에 접속된다.
그리고 입력단자(IN1)가 상기 PMOS 트랜지스터(PM2)(PM6) 및 NMOS 트랜지스터(NM3)(NM5)를 통해 출력단자(OUT1)에 접속됨과 아울러 상기 PMOS 트랜지스터(PM3) 및 NMOS 트랜지스터(NM4)와, 상기 PMOS 트랜지스터(PM7) 및 NMOS 트랜지스터(NM6)를 순차적으로 통해 출력단자(OUT2)에 접속된다.
또한 입력단자(IN2)가 상기 PMOS 트랜지스터(PM1) 및 NMOS 트랜지스터(NM2)와 PMOS 트랜지스터(PM5) 및 NMOS 트랜지스터(NM8)를 통해 출력단자(OUT1)에 접속됨과 아울러 상기 PMOS 트랜지스터(PM4)(PM8) 및 NMOS 트랜지스터(NM1)(NM7)를 통해 출력단자(OUT2)에 접속된다.
이와 같이 구성된 본 발명은 시스템과 메모리 장치의 출력 드라이버의 임피던스를 매칭시킬 경우에 종래와 마찬가지로 임피던스 검출기(10)가 기준 전압(REFIO)을 발생함과 아울러 의사 저항(RZQ)에 따른 비교 전압(ZQPAD)을 발생하고, 발생한 기준 전압(REFIO) 및 비교전압(ZQPAD)을 임피던스 비교기(20)가 비교하여 업/다운 제어신호(UDZQ)를 발생하며, 발생한 업/다운 제어신호(UDZQ)에 따라 업/다운 카운터(30)가 업/다운 카운트를 수행하여 코드 신호(CTQ)로 출력하며, 코드신호(CTQ)는 임피던스 검출기(10)로 궤환되는 것을 반복하는 것으로 업/다운 카운터(30)가 출력하는 코드신호(CTQ)의 값은 비교 전압(ZQPAD)과 기준 전압(REFIO)이 동일하게 되는 소정의 값으로 수렴되고, 수렴된 코드신호(CTQ)가 코드 선택부(100)로 입력된다.
코드 선택부(100)는, 클럭신호(CLK)가 코드신호 출력부(110)의 래치(111)에 인가됨과 아울러 인버터(112)를 통해 반전되어 래치(113)에 인가되고, 상기 업/다운 카운터(30)가 출력하는 코드신호(CTQ : CTQ4∼CTQ0)가 래치(111)(113)에 입력된다.
그러면, 래치(111)는 클럭신호(CLK)에 따라 코드신호(CTQ)를 저장 및 출력하고, 래치(111)는 인버터(112)에서 반전된 클럭신호(CLK)에 따라 코드신호(CTQ4∼CTQ0)를 저장 및 출력하게 된다.
즉, 래치(111)(113)에는 현재 코드신호(CTQ) 및 클럭신호(CLK)의 1/2 주기 다음의 코드신호(CTQ4∼CTQ0)를 교호로 저장 및 출력하게 된다.
상기 래치(111)(113)가 출력하는 코드신호(CTQ)는 비교기(114)(115)로 입력되어 크기가 비교되는 것으로서 비교기(114)는 래치(111)(113)가 출력하는 코드신호(CTQ4∼CTQ0) 중에서 크기가 큰 코드신호(CTQ4∼CTQ0)를 선택하여 코드신호(CTQF4∼CTQF0)로 출력하고, 비교기(115)는 래치(111)(113)가 출력하는 코드신호(CTQ) 중에서 크기가 작은 코드신호(CTQ4∼CTQ0)를 선택하여 코드신호(CTQN4∼CTQN0)로 출력한다.
여기서, 상기 업/다운 카운터(30)가 출력하는 코드신호(CTQ)의 값이 진동하지 않을 경우에 상기 비교기(114)(115)가 각기 출력하는 코드신호(CTQF4∼CTQF0) (CTQN4∼CTQN0)의 값은 동일하다.
이와 같이 코드 선택부(100)의 비교기(114)(115)가 출력하는 코드신호(CTQF4∼CTQF0)(CTQN4∼CTQN0)는 스위칭신호 발생부(120)의 선택기(123∼127)의 선택단자(A)(B)와 스위칭부(130)의 멀티플렉서(131∼135)의 입력단자(X)(Y)에 각기 입력된다.
상기 스위칭 신호 발생부(120)는 복수의 선택기(123∼127)가 직렬 접속되고, 첫 번째 선택기(123)의 입력단자(IN1)에 전원(B+)이 인버터(121)를 통해 저전위로 반전되어 인가됨과 아울러 선택기(123)의 입력단자(IN2)에 접지 전원이 인버터(122)를 통해 고전위로 반전되어 인가된다.
그러면, 복수의 선택기(123∼127)는, 선택단자(A)에 인가된 코드신호(CTQF4∼CTQF0)의 전위에 따라 PMOS 트랜지스터(PM1∼PM4) 및 NMOS 트랜지스터(NM1∼NM4)가 선택적으로 도통 상태 및 차단상태로 됨과 아울러 선택단자(B)에 인가된 코드신호(CTQN4∼CTQN0)의 전위에 따라 PMOS 트랜지스터(PM5∼PM8) 및 NMOS 트랜지스터(NM5∼NM8)가 선택적으로 도통 상태 및 차단상태로 되는 것으로 상기 선택기(123)의 입력단자(IN1)에 인가된 저전위 또는 입력단자(IN2)에 인가된 고전위를 선택기(123∼127)가 순차적으로 선택하여 스위칭 신호로 출력된다.
즉, 상기 선택기(123∼127)는, 도 5에 도시된 진리표와 같이 /A＋AB일 경우에 입력단자(IN1)의 신호를 출력단자(OUT1)로 출력하고, A·/B일 경우에 입력단자(IN2)의 신호를 출력단자(OUT1)로 출력하며, /A·B일 경우에 입력단자(IN1)의 신호를 출력단자(OUT2)로 출력하고, /A·/B＋A일 경우에 입력단자(IN2)의 신호를 출력단자(OUT2)로 출력하는 것으로서 코드신호(CTQF4∼CTQF0)(CTQN4∼CTQN0)의 전위에 따라 고전위 또는 저전위를 선택하여 스위칭 신호로 출력한다.
상기 스위칭 신호 발생부(120)가 발생하는 스위칭 신호는 스위칭부(130)의 멀티플렉서(131∼135)의 제어단자에 인가되는 것으로서 멀티플렉서(131∼135)는 스위칭 신호에 따라 코드신호(CTQF4∼CTQF0) 또는 코드신호(CTQN4∼CTQN0)를 선택하여 출력하게 된다.
상기 스위칭부(130)가 출력하는 코드신호(CTQF4∼CTQF0) 또는 코드신호(CTQN4∼CTQN0)는 출력 인에이블 신호(OUTEN)가 입력될 경우에 레지스터부(140)의 레지스터(141∼145)에 각기 저장 및 출력된다.
이와 같이 코드 선택부(100)에서 선택된 코드신호(CTQ)는 메모리 장치에서 소정의 데이터를 리드할 경우에 메모리 장치의 래치에 저장된 데이터에 따라 선택신호(SEL)가 입력되면, 데이터 출력 버퍼(50)는 입력된 선택신호에 따라 풀업 저항의 동작신호(DOUX) 또는 풀다운 저항의 동작신호(DODX)를 출력하고, 출력한 동작신호(DOUX) 또는 동작신호(DODX)는 오프 칩 드라이버(60)를 통해 임피던스 매칭의 구동신호(DQ)로 출력되어 시스템과 반도체 장치의 출력 드라이버의 임피던스를 매칭시키게 된다.
한편, 상기에서는 업/다운 카운터(30)에서 출력되는 코드신호(CTQ)가 5비트인 경우를 예로 들어 설명하였다.
본 발명을 실시함에 있어서는 이에 한정되지 않고, 코드신호(CTQ)의 비트 수에 따라 코드 선택부(100)의 구성을 간단히 변경하여 실시할 수 있다.
이상에서와 같이 본 발명에 따르면, 업/다운 카운터에서 출력되는 코드신호가 진동되어 두 개의 코드신호가 출력될 경우에 그 두 개의 코드신호 중에서 하나의 코드신호를 선택하여 출력함으로써 선택 출력하는 코드신호로 시스템과 메모리 장치의 출력 드라이버의 임피던스를 정확하게 매칭시키고, 신호의 전송에 에러가 발생하지 않고 정확하게 전송할 수 있다.

Claims (7)

  1. 기준 전압을 발생함과 아울러 의사 저항에 따른 비교 전압을 발생하고 코드 신호에 따라 비교 전압을 가변 출력하는 임피던스 검출기;
    상기 임피던스 검출기가 출력하는 기준 전압 및 비교 전압을 비교하고 비교 결과에 따라 업/다운 제어신호를 발생하는 임피던스 비교기;
    상기 임피던스 비교기의 출력신호에 따라 업/다운 카운트하고 카운트 값을 상기 코드 신호로 출력하는 업/다운 카운터;
    상기 업/다운 카운터에서 출력되는 코드신호가 진동되지 않을 경우에 그 진동되지 않는 코드신호를 선택하고 코드신호가 진동될 경우에 진동되는 코드신호의 두 값 중에서 하나를 선택하여 출력 인에이블 신호에 따라 출력하는 코드 선택부;
    상기 코드 선택부의 출력신호를 저장하고 메모리 장치의 래치에 저장된 데이터에 의한 선택신호에 따라 풀업 저항의 동작신호 또는 풀다운 저항의 동작신호를 출력하는 데이터 출력 버퍼; 및
    상기 데이터 출력 버퍼가 출력하는 동작신호 또는 동작신호를 임피던스 매칭의 구동신호로 출력하는 오프 칩 드라이버로 구성됨을 특징으로 하는 프로그래머블 임피던스 출력 드라이버의 코드 선택장치.
  2. 제 1 항에 있어서, 상기 코드 선택부는;
    상기 업/다운 카운터에서 현재 출력되는 코드신호와 바로 전에 출력되는 코드신호를 각기 비교하여 제 1 및 제 2 코드신호를 출력하는 코드신호 출력부;
    상기 코드신호 출력부에서 출력되는 제 1 및 제 2 코드신호의 각각의 비트에 따라 선택된 스위칭 신호를 발생하는 스위칭 신호 발생부;
    상기 스위칭 신호 발생부가 출력하는 선택신호에 따라 상기 제 1 및 제 2 코드신호 중에서 하나를 선택하는 스위칭부; 및
    상기 스위칭부가 선택한 코드신호를 저장하고 출력 인에이블 신호에 따라 상기 데이터 출력 버퍼로 출력하는 레지스터부로 구성됨을 특징으로 하는 프로그래머블 임피던스 출력 드라이버의 코드 선택장치.
  3. 제 2 항에 있어서, 상기 코드신호 출력부는;
    상기 업/다운 카운터가 출력하는 코드신호가 하나의 값에 수렴될 경우에 그 수렴된 하나의 값의 코드신호를 제 1 및 제 2 코드신호로 출력하고, 업/다운 카운터가 출력하는 코드신호가 두 개의 값에 수렴될 경우에 그 수렴된 두 개의 값의 코드신호를 제 1 및 제 2 코드신호로 출력하는 것을 특징으로 하는 프로그래머블 임피던스 출력 드라이버의 코드 선택장치.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 코드신호 출력부는;
    클럭신호를 반전하는 인버터;
    상기 업/다운 카운터에서 출력되는 코드신호를 클럭신호에 따라 저장 및 출력하는 제 1 래치;
    상기 업/다운 카운터에서 출력되는 코드신호를 상기 인버터에서 반전된 클럭신호에 따라 저장 및 출력하는 제 2 래치;
    상기 제 1 및 제 2 래치에서 출력되는 두 개의 코드신호를 비교하여 크기가 큰 코드신호를 제 1 코드신호로 선택하여 출력하는 제 1 비교기; 및
    상기 제 1 및 제 2 래치에서 출력되는 두 개의 코드신호를 비교하여 크기가 작은 코드신호를 선택하여 제 2 코드신호로 출력하는 제 2 비교기로 구성됨을 특징으로 하는 프로그래머블 임피던스 출력 드라이버의 코드 선택장치.
  5. 제 2 항에 있어서, 상기 스위칭 신호 발생부는;
    복수의 선택기가 직렬 접속되어 상기 제 1 코드신호 및 제 2 코드신호의 MSB의 신호에 따라 첫 번째 선택기가 제 1 및 제 2 출력단자로 고전위 및/또는 저전위를 선택하고, 두 번째 선택기부터는 상기 제 1 코드신호 및 제 2 코드신호의 MSB의 다음 비트 신호에 따라 상위 선택기의 출력신호를 순차적으로 선택하여 스위칭 신호로 출력하는 것을 특징으로 하는 프로그래머블 임피던스 출력 드라이버의 코드 선택장치.
  6. 제 5 항에 있어서, 상기 선택기는;
    /A＋A·B일 경우에 제 1 입력단자의 신호를 제 1 출력단자로 출력하고, A·/B일 경우에 제 2 입력단자의 신호를 제 1 출력단자로 출력하며, /A·B일 경우에 제 1 입력단자의 신호를 제 2 출력단자로 출력하고, /A·/B＋A일 경우에 제 2 입력단자의 신호를 제 2 출력단자로 출력하는 것을 특징으로 하는 프로그래머블 임피던스 출력 드라이버의 코드 선택장치.
    여기서, A는 제 1 코드신호의 각 비트의 신호이고, B는 제 2 코드신호의 각 비트의 신호이다.
  7. 제 2 항에 있어서, 상기 스위칭부는;
    상기 스위칭 신호 발생부가 출력하는 스위칭 신호에 따라 상기 제 1 코드신호 또는 제 2 코드신호를 선택하여 출력하는 복수의 멀티플렉서로 구성됨을 특징으로 하는 프로그래머블 임피던스 출력 드라이버의 코드 선택장치.
KR1019980018021A 1998-05-19 1998-05-19 프로그래머블 임피던스 출력 드라이버의 코드 선택장치 KR100418520B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980018021A KR100418520B1 (ko) 1998-05-19 1998-05-19 프로그래머블 임피던스 출력 드라이버의 코드 선택장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980018021A KR100418520B1 (ko) 1998-05-19 1998-05-19 프로그래머블 임피던스 출력 드라이버의 코드 선택장치

Publications (2)

Publication Number Publication Date
KR19990085549A KR19990085549A (ko) 1999-12-06
KR100418520B1 true KR100418520B1 (ko) 2004-05-20

Family

ID=37323281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980018021A KR100418520B1 (ko) 1998-05-19 1998-05-19 프로그래머블 임피던스 출력 드라이버의 코드 선택장치

Country Status (1)

Country Link
KR (1) KR100418520B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391150B1 (ko) * 2000-11-15 2003-07-16 삼성전자주식회사 다단의 상위 코드 선택기를 갖는 반도체 장치의 임피던스콘트롤 출력회로 및 그의 동작방법
TWI369855B (en) * 2006-02-22 2012-08-01 Novatek Microelectronics Corp Impedance match circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448182A (en) * 1994-05-02 1995-09-05 Motorola Inc. Driver circuit with self-adjusting impedance matching
US5559441A (en) * 1995-04-19 1996-09-24 Hewlett-Packard Company Transmission line driver with self adjusting output impedance
US5600271A (en) * 1995-09-15 1997-02-04 Xilinx, Inc. Input signal interface with independently controllable pull-up and pull-down circuitry
US5606275A (en) * 1995-09-05 1997-02-25 Motorola, Inc. Buffer circuit having variable output impedance
US5666078A (en) * 1996-02-07 1997-09-09 International Business Machines Corporation Programmable impedance output driver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448182A (en) * 1994-05-02 1995-09-05 Motorola Inc. Driver circuit with self-adjusting impedance matching
US5559441A (en) * 1995-04-19 1996-09-24 Hewlett-Packard Company Transmission line driver with self adjusting output impedance
US5606275A (en) * 1995-09-05 1997-02-25 Motorola, Inc. Buffer circuit having variable output impedance
US5600271A (en) * 1995-09-15 1997-02-04 Xilinx, Inc. Input signal interface with independently controllable pull-up and pull-down circuitry
US5666078A (en) * 1996-02-07 1997-09-09 International Business Machines Corporation Programmable impedance output driver

Also Published As

Publication number Publication date
KR19990085549A (ko) 1999-12-06

Similar Documents

Publication Publication Date Title
US7508232B2 (en) Data output driver
US6556038B2 (en) Impedance updating apparatus of termination circuit and impedance updating method thereof
US7358786B2 (en) Control signal generator, latch circuit, flip flop and method for controlling operations of the flip-flop
CN217643317U (zh) 可调脉冲宽度时钟生成器和数据运算单元
US20080211533A1 (en) Impedance matching circuit and semiconductor memory device with the same
US7202702B2 (en) Output buffer slew rate control using clock signal
JP3932260B2 (ja) データ伝送システム
US6469539B2 (en) Impedance controlled output circuit having multi-stage of high code selectors in semiconductor device and method for operating the same
JPH11177639A (ja) データ伝送装置
KR100418520B1 (ko) 프로그래머블 임피던스 출력 드라이버의 코드 선택장치
US6980019B2 (en) Output buffer apparatus capable of adjusting output impedance in synchronization with data signal
US5969648A (en) Quaternary signal encoding
US7961000B1 (en) Impedance matching circuit and method
KR20100040423A (ko) 온 다이 터미네이션 회로
CN114928350A (zh) 时钟生成器、数据运算单元及芯片
KR100218279B1 (ko) 비교기
JP5757888B2 (ja) 半導体装置
KR100282442B1 (ko) 고전압 발생회로
TW579481B (en) Improved skew pointer generation
KR950002083B1 (ko) 데이타 출력버퍼
US7952384B2 (en) Data transmitter and related semiconductor device
US6172539B1 (en) Synchronous buffer circuit and data transmission circuit having the synchronous buffer circuit
KR100280465B1 (ko) 신호전송회로
JP2996814B2 (ja) 遷移検出回路
KR100321735B1 (ko) 고주파 특성을 개선한 어드레스 카운터

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980519

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020601

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19980519

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040131

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20070125

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee