KR950002083B1 - 데이타 출력버퍼 - Google Patents

Abstract

내용없음.

Description

데이타 출력버퍼

제1도는 종래의 데이타 출력버퍼를 도시한 회로도.

제2a도 내지 d도는 종래의 데이타 출력 버퍼의 신호 타이밍도.

제3도는 본 발명의 데이타 출력 버퍼를 도시한 회로도.

제4a도 내지 e도는 본 발명의 데이타 출력 버퍼의 신호 타이밍도.

제5도는 종래방법에서의 데이타 출력버퍼 동작시의 피크전류 시뮬레이션도.

제6도는 본 발명에서의 데이타 출력버퍼 동작시의 피크전류 시뮬레이션도.

제7도는 종래 방법과 본 발명에서의 출력 데이타의 파형 및 속도 비교도.

* 도면의 주요부분에 대한 부호의 설명

NAND21, NAND22 : 낸드 게이트 INV21~INV24 : 인버터

MN21~MN24 : NMOS트랜지스터 MP21, MP22 : PMOS 트랜지스터

R21, R22 : 저항

본 발명은 반도체 기억소자의 데이타 출력 버퍼에 관한 것으로, 출력 데이타가 큰 폭으로 변화할 때 데이타 출력단데 발생되는 노이즈(Noise)나 데이타 변환속도의 지연 문제를 제거하기 위하여 데이타의 변환을 빠르게 진행시키는 회로를 포함시켜 구현한 데이타 출력 버퍼에 관한 것이다.

일반적으로 데이타 출력 버퍼에서 출력되는 데이타가 ＂하이＂에서 ＂로우＂나 ＂로우＂에서 ＂하이＂로 풀-스윙(Full-Swing)하게 되면 출력단에서 데이타가 반전되는데 있어서 많은 시간이 소요될 뿐만아니라, 노이즈가 발생할 가능성도 높아지므로 노이즈를 방지하는 동시에 출력 데이타의 전압 레벨을 빨리 변화시킬 수 있는 데이타 출력 버퍼를 구현하는 것이 중요하다.

제1도는 종래의 데이타 출력 버퍼를 도시한 회로도이다.

제1도에 있어서 하이데이타를 리드(Read)할 경우는 데이타 센스 앰프의 출력인 진위의 데이타신호 SOUT 및 보수의 데이타신호 /SOUT는, 하이, 로우레벨을 갖게 되고 데이타 출력 버퍼 인에이블 신호 ODE(Output Data Enable)가 하이로 인에이블되면 낸드(NAND)게이트 NAND11, NAND12의 출력 노드 N11, N12는 각각 로우, 하이레벨을 갖게 된다. 노드 N11이 로우레벨을 갖게 되면 게이트 전극이 노드 N11에 연결된 PMOS 트랜지스터 MP11이 턴-온(Turn-On)되어 데이타 출력단에 전하를 공급하기 시작하고 거의 동시에, 노드 N11에 연결된 인버터 INV11의 출력 도느 N13의 하이레벨을 갖게 되어 풀-업(Pull-Up) 트랜지스터 MN11을 턴-온시키게 되므로써 데이타 출력단에 많은 양의 전하가 전달되어 하이 데이타가 출력되어진다. 이때 하이레벨을 유지하는 노드 N12에 의해 인버터 INV21의 출력노드 N14는 로우레벨을 갖게 되므로 풀-다운(Pull-Down) 트랜지스터 MP12는 턴-오프되어 데이타 출력단의 전하가 방전되지 못하도록 한다.

로우데이타를 리드할 경우는 상기 진위의 데이타신호 SOUT 및 보수의 데이타 신호 /SOUT는 각각 로우, 하이레벨을 갖게 되며, 데이타 출력 버퍼 인에이블 신호 ODE가 하이레벨일때 노드 N11, N12에 각각 하이, 로우레벨을 전달한다. 그러므로 ,인버터 INV11, INV12의 출력단인 노드 N13, N14는 로우, 하이레벨을 갖게 되어 풀-업 트랜지스터 MN11과 PMOS 트랜지스터 MP11은 턴-오프되고 풀-다운 트랜지스터 MN12는 턴-온되어 로우데이타가 출력되게 된다.

데이타 출력 버퍼 인에이블 신호 ODE가 로우레벨을 유지하고 있으면 출력 드라이버단의 트랜지스터 MN11, MN12, MP11이 모두 턴-오프되어 있어서 데이타 출력단으로의 전하의 충전이나 방전이 없게 되므로 데이타 출력단은 연결된 로드(Load) 저항 R11, R12의 값에 의해 적절한 중간레벨로 전이하게 된다.

그러므로, 데이타를 리드할 경우는 새로운 데이타가 리드될때마다 상기의 중간레벨을 거치게 되어있다.

제2a도 내지 d도는 제1도에서 설명한 종래의 데이타 출력 버퍼의 신호들의 동작시간을 도시한 타이밍도로서, 제2c도의 데이타 출력버퍼 인에이블신호 ODE 신호가 하이로 인에이블되었을때, 제2a도의 진위의 데이타신호 SOUT 및 제2도(b)의 보수의 데이타신호/SOUT의 전압레벨에 따라 하이 또는 로우레벨의 리드데이타를 출력단으로 출력하게 되고 데이타 출력버퍼 인에이블신호 ODE신호가 로우레벨일때에는 출력 드라이버단의 풀-업, 풀-다운 트랜지스터가 모두 턴-오프되어 있어서 제2d도의 데이타 출력턴은 중간 레벨로 전이하게된다.

상기 제1도에서 도시한 데이타 출력버퍼로 데이타를 출력하게 되면 데이타 출력단을 중간레벨로 변환시키는 것이 출력단에 연결된 로드에 의해서만 이루어지므로 중간레벨에 이르는 시간이 많이 소요되어 전압레벨이 반전된 새로운 데이타가 출력되면 데이타 출력단의 레벨 변화폭이 커지게 되어 노이즈가 발생될 뿐만 아니라, 데이타 변환시간도 길어져 반도체 기억소자의 특성을 저하시키게 된다.

따라서, 본 발명에서는 상기의 문제점을 제거하기 위해 데이타 출력버퍼 인에이블 신호 ODE와 같은 위상을 갖는 신호를 사용하여 데이타 출력단이 중간레벨로 빨리 전이할 수 있도록 하는 데이타 출력버퍼를 제공하고자 하는 것을 목적으로 한다.

이하, 첨부된 도면으로 본 발명을 상세히 설병하고자 한다.

제3도는 본 발명의 데이타 출력버퍼를 도시한 것으로서, 데이타 출력버퍼 인에이블 신호 ODE가 하이레벨일 경우에는 낸드 게이트 NAND21, NAND22가 리드데이타를 받아들여 출력버퍼가 정상적으로 동작하지만, 데이타출력버퍼 인에이블신호 ODE가 로우레벨인 경우는 낸드게이트의 출력단이 노드 N21, N22가 모두 하이레벨을 유지하므로, 게이트 전극이 노드 N21에 연결된 PMOS 트랜지스터 MP21이 턴-오프되고, 상기 노드 N21, N22를 입력으로 하는 인버터 INV21, INV22의 출력노드 N23, N22는 로우레벨을 갖게되어 풀-업, 풀-다운 트랜지스터 MN21, MN22도 턴-오프되므로 데이타 출력단에 전하의 충전이나 방전이 없어지게 되고 로드저항 R21, R22에 의해서 데이타 출력단의 전압레벨이 조절되어진다.

이때, 본 발명에서는 상기 데이타 출력버퍼 인에이블신호 ODE와 같은 위상과 비슷한 펄스폭을 가지는 출력 등화(Output Equalizing)신호 OEQ에 의해 제어되는 패스 트랜지스터 MP22, MP23과 인버터 INV23, INV24로 구성된 회로를 출력단에 연결시켜 데이타 출력단의 전압 레벨을 중간레벨로 변화시키게 된다.

상기 출력 동화신호 OEQ가 로우레벨이 되면 PMOS 트랜지스터 MP22를 턴-온시키고 출력 등화신호 OEQ가 인버터 INV23에 의해 하이레벨로 반전되어 NMOS 트랜지스터 MN23도 역시 턴-온시킨다. 그러면, 데이타 출력단의 전압레벨은 INV24에 의해 반전되게 되고 반전된 데이타가 다시 데이타 출력단으로 연결되므로, 인버터 INV24을 반복하게 되면 데이타 출력단의 전압레벨은 중간레벨로 전이한다.

다시, 데이타 출력버퍼 인에이블신호 ODE가 하이레벨로 변화하여 진위의 데이타신호 SOUT 및 복수의 데이타신호 SOUT가 데이타 출력단에 전달되게 되고, 데이타 출력버퍼 인에이블신호 ODE와 함께 출력 등회신호 OEQ도 하이레벨을 유지하여 패스 트랜지스터 MP22, MP23을 턴-오프시키므로 인버터 INV24에 의한 데이타 출력단의 반전동작을 멈추게 된다.

그후에 진위의 데이타신호 SOUT 및 보수의 데이타신호 /SOUT의 논리값이 변하여 데이타 출력값이 이전의 논리값으로 중각레벨을 거친 후, 반대의 논리값으로 변함에 따라 데이타의 변화폭이 줄어들어 노이즈가 감소하게 되고 데이타 변화속도로 빨라지게 된다.

제4도는 본 발명의 데이타 출력버퍼에 사용된 신호들 각각의 동작시간을 도시한 것이다.

상기한 바와같이 본 발명은 제4도(c)의 데이타 출력버퍼 인에이블 신호 ODE와 같은 위상과 비슷한 펄스폭을 갖는 제4도(d)의 출력 등화신호 OEQ를 사용하여 데이타 출력단과 반대위상을 갖는 지점을 만들고 이 지점과 데이타 출력단을 연결하여 출력값이 자동적으로 중간레벨을 유지하게 하므로써 데이타가 ＂하이＂ 에서 ＂로우＂나 ＂로우＂에서 ＂하이＂로 전이할때 큰 전압변화폭을 가지지 않고 전이하게 되어 종래의 데이타 출력에 비해 데이타 출력단에서의 노이즈도 감소되고 데이타 출력속도도 개선된 안정된 특성을 얻게된다.

제5도 및 제6도는 종래방법과 본 발명에서의 데이타 출력버퍼가 동작할때의 피크전류(Peak Current)를 시뮬레이션한 결과로서, 도시된 바와 같이 본 발명이 종래의 데이타 출력버퍼에 비해 2~3mA정도의 피크 전류가 감소함을 알 수 있다.

제7도는 종래방법과 본 발명에서의 출력데이타의 파형 및 속도를 비교한 시뮬레이션 결과로서, 본 발명의 출력데이타가 종래의 데이타 출력버퍼의 출력데이타에 비해 속도가 2~3ns정도 개선됨을 알 수 있다.

이상에서 살펴본 바와같이, 데이타 출력 버퍼 인에이블 신호 ODE와 같은 위상과 펄스폭을 갖는 출력등화신호 OEQ를 사용하여 구성한 회로를 출력단에 연결시킨 본 발명의 데이타 출력 버퍼는 데이타 출력단의 전압레벨을 중간레벨로 빨리 변화시켜 데이타의 변환을 빠르게 진행시킬 수 있는 효과를 가진다.

Claims (1)

1. 데이타 출력버퍼 인에이블 신호(ODE)에 의하여 데이타 센서앰프로 부터의 판독된 전위의 데이타신호(SOUT)를 제1노드(N21)쪽으로 전송하기 위한 제1낸드게이트(NAND21)와, 상기 데이타 인에이블 신호(ODE)에 의하여 상기 데이타 센서앰프로 부터의 판독된 보수의 데이타신호(/SOUT)를 제2노드(N22)쪽으로 전송하기 위한 제2낸드게이트(NAND22)와, 상기 제1낸드게이트(NAND21)의 출력신호를 반전시키기 위한 제1인버터(INV21)와, 상기 제2낸드게이트(NAND22)의 출력신호를 반전시키기 위한 제2인버터(INV22)와, 상기 제1낸드게이트(NAND21)의 출력신호를 게이트 입력으로 하여 상기 제1낸드게이트(NAND21)의 출력신호의 논리상태에 따라 공급전원으로 부터의 전하를 출력라인쪽으로 선택적으로 공급하는 제1PMOS 트랜지스터(MP21)와, 상기 제1인버터(INV21)의 출력신호를 게이트 입력으로 하여 상기 제1인버터(INV21)의 출력신호에 따라 상기 공급전원으로 부터의 전하를 상기 출력라인쪽으로 선택적으로 전송하기 위한 제1NMOS 트랜지스터(MN21)와, 상기 제2인버터(INV22)의 출력신호를 게이트 입력으로 하여 상기 제2인버터(INV22)의 출력신호에 따라 상기 출력라인상의 전하를 기저전원쪽으로 방전시키는 제2NMOS 트랜지스터(MN22)로 이루어진 데이타 출력버퍼에 있어서, 상기 데이타 출력버퍼 인에이블 신호(ODE)와 동일 위상 및 펄스복을 가진 출력 등화신호(OEQ)를 입력하여 반전시키는 제3인버터(INV23)와, 상기 출력라인에 순환루프의 형태로 접속되어 상기 출력라인상의 신호를 반전시키기 위한 제4인버터(INV4)와 상기 제3인버터(INV3)로 부터의 상기 반전된 출력등화 신호에 따라 상기 제4인버터(INV4)를 상기 출력라인에 선택적으로 접속시키기 위한 제2PMOS 트랜지스터(MP22)와, 상기 제2MOS 트랜지스터(MP22)와 함께 패스 트랜지스터를 구성하도록 상기 제2PMOS 트랜지스터(MP22)에 병렬 접속되어 자신의 게이트쪽으로 인가되는 상기 출력 등화신호(OEQ)에 의하여 상기 제4인버터(INV4)를 상기 출력라인에 선택적으로 접속시키는 제4NMOS 트랜지스터(MN24)를 포함하는 것을 특징으로 하는 데이타 출력버퍼.