CN115359817A - 用于生成读控制信号的控制电路、存储器 - Google Patents

Abstract

本申请涉及电路控制技术领域，公开一种用于生成读控制信号的控制电路及存储器。该控制电路在电源电压VCC变大时，延时反相电压V_A释放时间变长，由于参考电压V_REF与电源电压VCC成正比，因此V_REF也同时变大，能够使得经过比较器电路后输出的读控制信号PREb脉宽变窄，即基于参考电压V_REF生成的延时反相电压V_A受电源电压VCC波动的影响较小，进而减小了读控制信号PREb受电源电压VCC波动的影响，提高了读控制信号的稳定性。本申请还公开一种存储器。

Description

用于生成读控制信号的控制电路、存储器

技术领域

本申请涉及电路控制技术领域，例如涉及一种用于生成读控制信号的控制电路、存储器。

背景技术

目前，在汽车电子、工业控制等高端应用领域，对芯片的工作频率要求越来越高，存储器的读取速度具有重要意义。

存储器的读取主要由灵敏放大器电路及其读控制电路实现，在读控制电路产生的信号控制下，第一阶段灵敏放大器对选中的位线进行预充，第二阶段即预充结束后读取存储单元电流与参考电流进行比较形成数据点电压，第三阶段即将数据点电压转换成输出数字逻辑，即由读控制电路控制灵敏放大器电路的工作，

在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：

读控制电路主要由读定时电路产生一系列的控制信号，读控制电路通常容易受到电压波动的影响，进而直接影响存储器的读取速度和效率。

发明内容

为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。

本公开实施例提供一种用于生成读控制信号的控制电路和存储器，以降低电压对读控制信号的影响。

在一些实施例中，用于生成读控制信号的控制电路包括：参考电压产生电路，包括与电源连接的参考电压输入端，和，输出参考电压V_REF的参考电压输出端；其中，参考电压根据电源电压和预设比例关系产生，预设比例关系为正比例关系；延时单元，包括与电源连接的第一延时输入端，接收脉冲检测信号的第二延时输入端，和，输出延时反相电压V_A的延时输出端；其中，延时反相电压根据电源电压和脉冲检测信号生成；比较器电路，包括连接参考电压输出端的第一比较输入端，连接延时输出端的第二比较输入端，和，输出读控制信号的读控制信号输出端；其中，读控制信号根据参考电压和延时反相电压V_A的比较结果生成，读控制信号与脉冲检测信号反相，且读控制信号的脉宽大于脉冲检测信号的脉宽。

进一步地，上述参考电压产生电路包括：第一NMOS管，第一NMOS管的漏极和栅极共同作为参考电压输入端与电源连接，第一NMOS管的源极通过电阻模块接地。

进一步地，上述电阻模块包括：串联的第一分压电阻和第二分压电阻，串联的第一分压电阻和第二分压电阻的一端接地，另一端与第一NMOS管的源极连接；其中，以第二分压电阻的电压值作为参考电压输出。

进一步地，上述参考电压产生电路被配置成使参考电压与第一NMOS管的阈值电压成反比例关系。

进一步地，上述延时单元包括：反相器，反相器的输入端为第一延时输入端，反相器的输出端输出反相信号，其中，反相信号通过对脉冲检测信号进行反相处理获得；延时子电路，延时子电路的输入端与反相器的输出端连接，延时子电路被配置为根据反相信号生成延时反相电压。

进一步地，上述延时子电路包括：开关电路，开关电路的第一输入端与电源连接，开关电路的第二输入端为延时子电路的输入端，开关电路的第三输入端接地，开关电路被配置为当反相信号为低电平时，将延时反相电压设置为等于电源电压并输出，当反相信号为高电平时，将延时反相电压设置为0并输出。

进一步地，上述开关电路包括：第一PMOS管，源极作为开关电路的第一输入端与电源连接，栅极连接反相器的输出端；第二NMOS管，第二NMOS管的源极作为开关电路的第三输入端接地，第二NMOS管的栅极与反相器的输出端连接，第二NMOS管的漏极连接第三电阻的第一端，第三电阻的第二端与第一PMOS管的漏极共同作为开关电路的输出端；电容，电容的第一端接地，电容的第二端连接在延时子电路的输出端与比较器电路的第二比较输入端之间。

进一步地，上述比较器电路包括：电压比较器，电压比较器的正输入端为比较器电路的第一比较输入端，电压比较器的负输入端为比较器电路的第二比较输入端，电压比较器的输出端为比较器电路的读控制信号输出端，电压比较器被配置为当接收到的延时反相电压为0时，将读控制信号设置为1并输出，当接收到的延时反相电压为电源电压时，将读控制信号设置为0并输出。

在一些实施例中，所述存储器包括：如上述第一方面的用于生成读控制信号的控制电路。

进一步地，上述存储器还包括灵敏放大器电路，灵敏放大器电路的输入端与控制电路的输出端连接，灵敏放大器电路被配置成读取控制电路输出的读控制信号。

本公开实施例提供的用于生成读控制信号的控制电路和存储器，可以实现以下技术效果：

在电源电压变大时，延时反相电压释放时间变长，由于参考电压与电源电压成正比，因此参考电压也同时变大，能够使得经过比较器电路后输出的读控制信号脉宽变窄，即基于参考电压生成的延时反相电压受电源电压波动的影响较小，进而减小了读控制信号受电源电压波动的影响，提高了读控制信号的稳定性。本申请还公开一种存储器。以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。

附图说明

一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：

图1是本公开实施例提供的一个用于生成读控制信号的控制电路的结构示意图；

图2是本公开实施例提供的另一个用于生成读控制信号的控制电路的结构示意图；

图3是本公开实施例提供的电源电压正常时的信号波形图；

图4是本公开实施例提供的电源电压较高与电源电压正常时的信号波形比较图；

图5是本公开实施例提供的温度正常与温度较低时的信号波形比较图；

图6是本公开实施例提供的NMOS管工艺正常和工艺偏快时的信号波形比较图。

具体实施方式

为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。

本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

本公开实施例中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本公开实施例及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本公开实施例中的具体含义。

另外，术语“设置”、“连接”、“固定”应做广义理解。例如，“连接”可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本公开实施例中的具体含义。

除非另有说明，术语“多个”表示两个或两个以上。

本公开实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。

术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。

需要说明的是，在不冲突的情况下，本公开实施例中的实施例及实施例中的特征可以相互组合。

如图1所示的本申请实施例提供的一种用于生成读控制信号的控制电路100，该控制电路100包括：参考电压产生电路101、延时单元102和比较器电路103。其中，参考电压产生电路101包括与电源连接的参考电压输入端，和，输出参考电压V_REF的参考电压输出端；其中，参考电压V_REF根据电源电压VCC和预设比例关系产生，预设比例关系为正比例关系。

具体地，参考电压产生电路101包括一个输入端和一个输出端，其中，参考电压输入端与电源连接，用于接收电源电压VCC，电源电压VCC经过参考电压产生电路101被转换为预设比例关系的参考电压V_REF，并通过参考电压输出端输出。其中，预设比例关系通过参考电压产生电路101内部的器件实现，该预设比例关系为正比例关系，以使输出的参考电压V_REF与电源电压VCC成正比关系。

延时单元102包括与电源连接的第一延时输入端，接收脉冲检测信号ATD的第二延时输入端，和，输出延时反相电压V_A的延时输出端；其中，延时反相电压V_A根据电源电压VCC和脉冲检测信号ATD生成。

具体地，延时单元102包括两个输入端和一个输出端，其中，第一延时输入端用于接收电源电压VCC，第二延时输入端用于接收脉冲检测信号ATD，延时单元102被配置成根据接收到的电源电压VCC和脉冲检测信号ATD，生成一个与脉冲检测信号ATD同相且脉宽大于脉冲检测信号脉宽的延时反相电压V_A，并通过延时输出端输出。

比较器电路103包括连接参考电压输出端的第一比较输入端，连接延时输出端的第二比较输入端，和，输出读控制信号PREb的读控制信号输出端；其中，读控制信号PREb根据参考电压V_REF和延时反相电压V_A的比较结果生成，读控制信号PREb与脉冲检测信号ATD反相，且读控制信号PREb的脉宽大于脉冲检测信号ATD的脉宽。

具体地，比较器电路103包括两个输入端和一个输出端，第一比较输入端用于接收参考电压产生电路101生成的参考电压V_REF，第二比较输入端用于接收延时单元102输出的延时反相电压V_A，参考电压V_REF和延时反相电压V_A经过比较器电路103后，生成读控制信号PREb，读控制信号PREb的波形与脉冲检测信号ATD反相，且脉宽大于脉冲检测信号ATD的脉宽，读控制信号PREb通过读控制信号输出端输出。

采用本申请实施例提供的上述用于生成读控制信号的控制电路，当电源电压VCC变大时，延时反相电压V_A释放时间变长，由于参考电压V_REF与电源电压VCC成正比，因此参考电压V_REF也同时变大，能够使得经过比较器电路后输出的读控制信号PREb脉宽变窄，即基于参考电压V_REF生成的延时反相电压V_A受电压波动的影响较小，进而减小了读控制信号PREb受电压波动的影响，提高了读控制信号的稳定性。

下面结合图2，详细说明本申请实施例提供的用于生成读控制信号的控制电路的结构。

可选地，参考电压产生电路101具体包括：第一NMOS管N1。其中，第一NMOS管N1的漏极和栅极共同作为参考电压输入端与电源连接，第一NMOS管的源极通过电阻模块接地。

可选地，上述电阻模块具体包括：串联的第一分压电阻R1和第二分压电阻R2，串联的第一分压电阻R1和第二分压电阻R2的一端接地，另一端与第一NMOS管N1的源极连接；其中，以第二分压电阻R2的电压值作为参考电压V_REF输出。

这样，电源电压VCC经过分压电阻R1和R2后，产生了参考电压V_REF。参考电压V_REF与电源电压VCC成正比例关系，当电源电压VCC较高时，延时单元的延时输出端的释放时间变长，但同时参考电压V_REF的电位也相应变大，读控制信号PREb信号的宽度整体随电源电压波动较小。同时，可以通过第一分压电阻R1和第二分压电阻R2的阻值来调节参考电压V_REF与电源电压VCC之间的比例关系，可以进一步减小电源电压VCC的波动对输出的读控制信号PREb的影响。

可选地，参考电压产生电路101被配置成使参考电压V_REF与第一NMOS管N1的阈值电压Vt成反比例关系。

基于上述实施例中的参考电压产生电路101的结构，参考电压V_REF可以通过以下公式计算获得：

V_REF≈(VCC-Vt)*R2/(R1+R2)；

其中，VCC为电源电压，R1为第一分压电阻R1的阻值，R2为第二分压电阻R2的阻值，Vt为第一NMOS管N1的阈值电压。

具体应用时，经过上述参考电压产生电路102，产生的参考电压V_REF与电源电压VCC成正比例关系，且与第一NMOS管N1的阈值电压Vt成反比例关系。由于列译码由NMOS组成，当NMOS工艺偏快时，列译码路径电阻变小，预充变快，因此能接受短的预充时间。此时第一NMOS管N1的阈值电压Vt偏小，因此可以产生更高的参考电压V_REF，最终与比较器产生窄的读控制信号PREb，从而达到工艺补偿的效果。

可选地，本申请实施例提供的控制电路100中的延时单元102可以具体包括：反相器D和延时子电路。其中，反相器D的输入端为第一延时输入端，反相器D的输出端输出反相信号，其中，反相信号通过对脉冲检测信号ATD进行反相处理获得；延时子电路的输入端与反相器D的输出端连接，延时子电路被配置为根据反相信号生成延时反相电压V_A。

可选地，上述延时子电路具体包括：开关电路，开关电路的第一输入端与电源连接，开关电路的第二输入端为延时子电路的输入端，开关电路的第三输入端接地，开关电路被配置为当反相信号为低电平时，将延时反相电压V_A设置为等于电源电压并输出，当反相信号为高电平时，将延时反相电压V_A设置为0并输出。

具体应用时，当反相信号输入延时子电路时，如果反相信号为1，则开关电路的第三输入端导通，第一输入端断开，此时，延时子电路将输出延时反相电压V_A=0。如果反相信号为0，则开关电路的第一输入端导通，第三输入端断开，此时，延时子电路将输出与电源电压相等的延时反相电压V_A=VCC。这样，反相信号经过开关电路时，由于开关电路导通不同的输入端，使得延时子电路输出的延时反相电V_A压与反相信号相反，即输出了与脉冲检测信号ATD波形一致的信号。

可选地，本申请实施例提供的开关电路可以具体包括：第一PMOS管P1、第二NMOS管N2、第三电阻R3以及电容C。其中，第一PMOS管P1的源极作为开关电路的第一输入端与电源连接，栅极连接反相器D的输出端；第二NMOS管N2的源极作为开关电路的第三输入端接地，第二NMOS管N2的栅极与反相器D的输出端连接，第二NMOS管N2的漏极连接第三电阻R3的第一端，第三电阻R3的第二端与第一PMOS管P1的漏极共同作为开关电路的输出端。电容C的第一端接地，电容C的第二端连接在延时子电路的输出端与比较器电路的第二比较输入端之间。

这样，上述开关电路中的第一PMOS管P1和第二NMOS管N2起到的作用为开关作用，电容C与第三电阻R3完成对电压信号的延时，电阻和电容的温度特性随温度变化较小，同时比较器随温度变化离散度较小，因此延时单元输出的延时反相信号V_A的释放速度随温度的离散度较小，使得最终生成的读控制信号PREb的宽度随温度波动较小。

可选地，上述实施例中的比较器电路103可以具体包括：电压比较器A，其中，电压比较器A的正输入端为比较器电路103的第一比较输入端，电压比较器A的负输入端为比较器电路103的第二比较输入端，电压比较器A的输出端为比较器电路103的读控制信号输出端，电压比较器A被配置为当接收到的延时反相电压V_A为0时，将读控制信号PREb设置为1并输出，当接收到的延时反相电压V_A为电源电压时，将读控制信号PREb设置为0并输出。

具体实施时，当延时反相电压V_A和参考电压V_REF输入电压比较器A后，正输入端接收参考电压V_REF，负输入端接收延时反相电压V_A，如果延时反相电压V_A为0，即延时反相电压V_A小于参考电压V_REF，则电压比较器A的比较结果为1，电压比较器A输出高电平。反之，延时反相电压V_A为电源电压VCC时，电压比较器A的正输入端的参考电压V_REF小于负输入端的延时反相电压V_A，电压比较器A的比较结果为0，此时输出低电平。这样，通过本申请实施例提供的电压比较器A，可以将已经延时后的延时单元输出的信号进行反相，获得了与脉冲检测信号ATD反相且脉宽更宽的读控制信号PREb。

基于同一发明构思，本申请实施例还提供了一种存储器，该存储器至少包括本申请实施例提供的上述任意一种用于读取存储器的控制电路，其中，控制电路的具体功能详见上述控制电路具体实施例，在此不再赘述。

采用本申请实施例提供的上述存储器，存储器中的用于读取存储器的控制电路中，当电源电压VCC变大时，延时反相电压V_A释放时间变长，由于参考电压V_REF与电源电压VCC成正比，因此参考电压V_REF也同时变大，能够使得经过比较器电路后输出的读控制信号PREb脉宽变窄，即基于参考电压V_REF生成的延时反相电压V_A受电压波动的影响较小，进而减小了读控制信号PREb受电压波动的影响，提高了读控制信号PREb的稳定性。

可选地，本申请实施例提供的上述存储器中，还包括灵敏放大器电路，灵敏放大器电路的输入端与控制电路的输出端连接，灵敏放大器电路被配置成读取控制电路输出的读控制信号PREb。

本申请实施例提供的上述用于生成读控制信号的控制电路的性能参见图3-图6所示的信号波形图，其中，图3为电源电压VCC正常情况下的输入输出信号的波形图。

图4为电源电压较高时与电源电压正常时的信号波形比较图。图4中实线为电源电压正常时各个输入输出电压的波形图，虚线为输入较高的电源电压时，对应的各个输入输出信号的波形图。如图4所示，当电源电压VCC较高时，延时反相电压V_A的释放时间变长，但同时参考电压V_REF的电位也抬高，读控制信号PREb的宽度整体随电源电压波动较小。

图5为温度正常和温度较低时的波形比较图。如图5所示，图5中实线为温度正常时各个输入输出信号的波形图，虚线为低温时各个输入输出信号的波形图，电阻和电容的温度特性随温度变化较小，同时比较器随温度变化离散度较小，因此延时反相电压V_A的释放速度随温度的离散度较小，此时第一NMOS管的阈值电压Vt偏大，而参考电压V_REF相应地变得更低，但由于NMOS器件速度变快，因此比较器比较速度变快，两者补偿使得读控制信号PREb的宽度随温度波动较小。

图6为NMOS工艺正常和偏快时的波形比较图。如图6所示，图6中实线为NMOS工艺正常时各个输入输出信号的波形图，虚线为NMOS工艺偏快时各个输入输出信号的波形图，由于列译码由NMOS组成，当NMOS工艺偏快时，列译码路径电阻变小，预充变快，因此能接受短的预充时间。而此时第一NMOS的阈值电压Vt偏小，即对应N1的阈值电压Vt偏小，产生更高的参考电压V_REF，最终与比较器产生窄的读控制信号PREb，起到了一定的工艺补偿效果。

以上描述和附图充分地示出了本公开的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。本公开的实施例并不局限于上面已经描述并在附图中示出的结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (10)

1.一种用于生成读控制信号的控制电路，其特征在于，包括：

参考电压产生电路，包括与电源连接的参考电压输入端，和，输出参考电压的参考电压输出端；其中，参考电压根据电源电压和预设比例关系产生，所述预设比例关系为正比例关系；

延时单元，包括与所述电源连接的第一延时输入端，接收脉冲检测信号的第二延时输入端，和，输出延时反相电压的延时输出端；其中，延时反相电压根据所述电源电压和所述脉冲检测信号生成；

比较器电路，包括连接所述参考电压输出端的第一比较输入端，连接所述延时输出端的第二比较输入端，和，输出读控制信号的读控制信号输出端；其中，所述读控制信号根据所述参考电压和所述延时反相电压的比较结果生成，所述读控制信号与所述脉冲检测信号反相，且所述读控制信号的脉宽大于所述脉冲检测信号的脉宽。

2.根据权利要求1所述的控制电路，其特征在于，所述参考电压产生电路包括：

第一N沟道场效应NMOS管，所述第一NMOS管的漏极和栅极共同作为所述参考电压输入端与所述电源连接，所述第一NMOS管的源极通过电阻模块接地。

3.根据权利要求2所述的控制电路，其特征在于，所述电阻模块包括：

串联的第一分压电阻和第二分压电阻，所述串联的第一分压电阻和第二分压电阻的一端接地，另一端与所述第一NMOS管的源极连接；其中，以所述第二分压电阻的电压值作为参考电压输出。

4.根据权利要求3所述的控制电路，其特征在于，所述参考电压产生电路被配置成使所述参考电压与所述第一NMOS管的阈值电压成反比例关系。

5.根据权利要求1所述的控制电路，其特征在于，所述延时单元包括：

反相器，所述反相器的输入端为所述第一延时输入端，所述反相器的输出端输出反相信号，其中，所述反相信号通过对所述脉冲检测信号进行反相处理获得；

延时子电路，所述延时子电路的输入端与所述反相器的输出端连接，所述延时子电路被配置为根据所述反相信号生成所述延时反相电压V_A。

6.根据权利要求5所述的控制电路，其特征在于，所述延时子电路包括：

开关电路，所述开关电路的第一输入端与所述电源连接，所述开关电路的第二输入端为所述延时子电路的输入端，所述开关电路的第三输入端接地，所述开关电路被配置为当所述反相信号为低电平时，将所述延时反相电压设置为等于所述电源电压并输出，当所述反相信号为高电平时，将所述延时反相电压设置为0并输出。

7.根据权利要求6所述的控制电路，其特征在于，所述开关电路包括：

第一P沟道场效应PMOS管，源极作为所述开关电路的第一输入端与所述电源连接，栅极连接所述反相器的输出端；

第二NMOS管，所述第二NMOS管的源极作为所述开关电路的第三输入端接地，所述第二NMOS管的栅极与所述反相器的输出端连接，所述第二NMOS管的漏极连接第三电阻的第一端，所述第三电阻的第二端与所述第一PMOS管的漏极共同作为所述开关电路的输出端；

电容，所述电容的第一端接地，所述电容的第二端连接在所述延时子电路的输出端与所述比较器电路的第二比较输入端之间。

8.根据权利要求1所述的控制电路，其特征在于，所述比较器电路包括：

电压比较器，所述电压比较器的正输入端为所述比较器电路的第一比较输入端，所述电压比较器的负输入端为所述比较器电路的第二比较输入端，所述电压比较器的输出端为所述比较器电路的读控制信号输出端，所述电压比较器被配置为当接收到的所述延时反相电压V_A为0时，将所述读控制信号设置为1并输出，当接收到的所述延时反相电压V_A为所述电源电压时，将所述读控制信号设置为0并输出。

9.一种存储器，其特征在于，包括如权利要求1至8任一项所述的用于生成读控制信号的控制电路。

10.根据权利要求9所述的存储器，其特征在于，所述存储器还包括灵敏放大器电路，所述灵敏放大器电路的输入端与所述控制电路的输出端连接，所述灵敏放大器电路被配置成读取所述控制电路输出的读控制信号。

Images