DE69128310T2 - Sicherheitsschaltung zur Sicherung gespeicherter Daten in einem internen Mikrorechnerspeicher - Google Patents
Sicherheitsschaltung zur Sicherung gespeicherter Daten in einem internen MikrorechnerspeicherInfo
- Publication number
- DE69128310T2 DE69128310T2 DE69128310T DE69128310T DE69128310T2 DE 69128310 T2 DE69128310 T2 DE 69128310T2 DE 69128310 T DE69128310 T DE 69128310T DE 69128310 T DE69128310 T DE 69128310T DE 69128310 T2 DE69128310 T2 DE 69128310T2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- security
- signal
- circuit
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 102100035353 Cyclin-dependent kinase 2-associated protein 1 Human genes 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101000661816 Homo sapiens Suppression of tumorigenicity 18 protein Proteins 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Microcomputers (AREA)
Description
- Die vorliegende Erfindung betrifft eine Sicherheitsschaltung zum Schützen von Daten, die in einem internen Speicher eines Mikrocomputers gespeichert werden, wobei die Sicherheitsschaltung umfaßt: den internen Speicher, eine erste nicht flüchtige Speichereinrichtung zum Speichern eines extern eingegebenen Sicherheitscodes, eine Verriegelungseinrichtung zum Verriegeln eines Schlüsselcodes, der eingegeben wird um die Daten, die in dem internen Speicher gespeichert werden, zu lesen, und eine Komparatoreinrichtung zum Vergleichen ob der Sicherheitscode, der in der ersten Speichereinrichtung gespeichert wird, und der Schlüsselcode, der von der Verriegelungseinrichtung verriegelt wird, übereinstimmen oder nicht, und zum Ausgeben des Vergleichsergebnisses. Solch eine Sicherheitsschaltung ist aus US-A-4 864 542 bekannt. Die Erfindung findet besondere Anwendung zum Gebrauch in Einzelchipmikrocomputern.
- Das Sicherheitsproblem von in ROM geschriebene Daten, das sich innen in Einzelchipmikrocomputern befindet, ist lange Zeit untersucht worden, und Verfahren wie beispielsweise ein Verhindern des Lesens von Daten in ROM sind in Betracht gezogen worden. In der herkömmlichen Technologie führt das Schreiben durch den Benutzer von "0" oder "1" in ein elektrisch programmierbares ROM (EPROM), das den (1 Bit) Sicherheitscode speichert, einen Sicherheitsbetrieb durch, um eine Sicherheitsschaltung zu betreiben, und das Lesen von Daten (Programmen) innerhalb eines ROM zu verhindern.
- In dieser herkömmlichen Technologie, wenn die Sicherheitsschaltung einmal betrieben wurde, ist es für die Daten, die in dem ROM gespeichert werden, nicht möglich von dem Benutzer zum Zweck von Wartung und Management gelesen zu werden.
- Im Hinblick auf dieses Problem hat die vorliegende Erfindung die Aufgabe der Bereitstellung einer Sicherheitsschaltung, die dem Benutzer, der die Sicherheit anwendet, ermöglicht Daten, wie beispielsweise Programme und dergleichen, die in dem Speicher gespeichert werden, zu lesen, und die ein Lesen durch andere Benutzer verhindert.
- Die vorliegende Erfindung ist eine Sicherheitsschaltung wie zuvor definiert, und ist dadurch gekennzeichnet, daß sie weiterhin umfaßt:
- eine zweite nicht flüchtige Speichereinrichtung zum Speichern des Vergleichsergebnisses, abhängig von einem externen Schreibsignal, wobei das externe Schreibsignal in seinem aktiven Zustand die zweite Speichereinrichtung zum Speichern eines Wertes ermächtigt, der das Vergleichsergebnis anzeigt, und in seinem inaktiven Zustand die zweite Speichereinrichtung veranlaßt, unabhängig von dem Vergleichsergebnis, den gleichen Wert zu speichern, der gespeichert wird wenn das Vergleichsergebnis eine Nichtübereinstimmung anzeigt, und eine Lesesteuerungseinrichtung, die angeordnet ist den Wert, der in der zweiten Speichereinrichtung gespeichert wird, als Basis zum Verhindern eines Lesens von Daten, die in dem internen Speicher gespeichert werden wenn der gespeicherte Wert eine Nichtübereinstimmung anzeigt, zu verwenden, und auch angeordnet ist ein Ausgabesteuerungssignal, das extern eingegeben wird wenn das Vergleichsergebnis eine Übereinstimmung anzeigt, als die Basis zum Steuern eines Lesens von Daten, die in dem internen Speicher gespeichert werden, zu verwenden, wobei die Sicherheitsschaltung weiterhin dadurch gekennzeichnet ist, daß der interne Speicher nicht flüchtig ist.
- Gemäß den Ausführungsformen der Sicherheitsschaltung der vorliegenden Erfindung, und mit der zuvor beschriebenen Konfiguration, veranlaßt die Eingabe eines Sicherheitscodes das der Sicherheitscode beispielsweise in einem nicht flüchtigen ersten Speicher gespeichert wird. Dann wird der Schlüsselcode zum Lesen der Daten, die in dem internen Speicher gespeichert werden, eingegeben, und dieser Schlüsselcode wird durch die Verriegelungsschaltung verriegelt. Dieser verriegelte Schlüsselcode wird auch in einer Komperatorschaltung mit einem Sicherheitscode, der in dem nicht flüchtigen ersten Speicher gespeichert wird, verglichen, und die Vergleichsergebnisse werden in einem nicht flüchtigen zweiten Speicher gespeichert.
- Die Vergleichsergebnisse, die in dem zweiten Speicher gespeichert werden, werden dann als Basis zum Verhindern des Lesens von Daten, die in dem internen Speicher gespeichert werden wenn der Sicherheitscode und der Schlüsselcode nicht in Übereinstimmung sind, verwendet, und ein Ausgabesteuerungssignal, das von Außen eingegeben wird wenn keine Übereinstimmung herrscht, wird als die Basis zum Steuern des Lesens von Daten, die in dem internen Speicher gespeichert werden, verwendet. Solange der korrekte Schlüsselcode nicht eingegeben wird, ist es dadurch nicht möglich diese Daten von dem internen Speicher zu lesen, und es ist für den Benutzer, der den Schlüsselcode angewendet hat, möglich diese Daten des Programms und dergleichen, die in dem internen Speicher gespeichert werden, zu lesen, aber es ist nicht möglich für diese von anderen Benutzern gelesen zu werden.
- Diese Erfindung wird unter exemplarischer Bezugnahme auf die begleitenden Abbildungen besser verstanden, in denen:
- Fig. 1 ein Blockdiagramm ist, das eine Konfiguration einer Sicherheitsschaltung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt; und
- Fig. 2 ein Flußdiagramm zum Beschreiben des Betriebs der in Fig. 1 gezeigten Sicherheitsschaltung ist.
- Fig. 1 ist ein Blockdiagramm, das die Konfiguration einer Form der Sicherheitsschaltung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Die Sicherheitsschaltung dieser Ausführungsform umfaßt einen ersten Speicher 2, eine Verriegelungsschaltung 4, eine Komperatorschaltung 6, eine UND-Schaltung 7, ein Flip-Flop 8, eine NICHT-Schaltung 9, eine NICHT-UND-Schaltung 10, einen zweiten Speicher 12 und eine Lesesteuerungsschaltung 20, und die Daten, die in dem internen Speicher, wie beispielsweise einem EPROM (in der Figur nicht gezeigt), gespeichert werden, das sich innen im Mikroprozessor oder dergleichen befindet, werden geschützt. Der Speicher 2 ist z. B. ein nicht flüchtiger Speicher, der ein EPROM umfaßt, und speichert den Sicherheitscode, der extern eingegeben wird. Die Verriegelungsschaltung 4 verriegelt den eingegebenen Schlüsselcode, um die Daten, die in dem sich innen im Mikroprozessor oder dergleichen befindenden Speicher gespeichert werden, zu lesen. Die Komperatorschaltung 6 vergleicht den Schlüsselcode, der an die Verriegelungsschaltung 4 verriegelt wird, mit dem Sicherheitscode, der in dem ersten Speicher 2 gespeichert wird. Der zweite Speicher 12 ist ein nicht flüchtiger Speicher, der z. B. ein 1-Bit EPROM vergleicht, und die Vergleichsergebnisse speichert, die von der Komperatorschaltung 6 verglichen wurden. Die Lesesteuerungsschaltung 20 hat eine UND-Schaltung 21, eine ODER-Schaltung 22, eine NICHT-Schaltung 23 und eine UND- Schaltung 24, und steuert das Lesen von Daten, die in dem sich innen im Mikroprozessor befindenden Speicher (EPROM), nicht in der Abbildung gezeigt, gespeichert werden. Ziffer 15 zeigt eine NICHT-Schaltung, die an einen Rückstellanschluß R des Flip-Flops 8 ein Rückstellsignal RESET mit einem negativem Pegel bereitstellt, und Ziffer 30 bezeichnet einen Adressdekodierer zum dekodieren verschlüsselter Adressdaten.
- Das folgende ist eine Beschreibung der Konfiguration und des Betriebs der vorliegenden Ausführungsform bezugnehmend auf Fig. 1 und Fig. 2.
- Zuerst, wenn Sicherheit noch nicht angewendet worden ist, d. h. wenn der Sicherheitscode eingegeben wurde, wird der Schritt ST1 in Fig. 2 NEIN, und das Signal S&sub3;, das von dem ersten Speicher 2 an die ODER-Schaltung 22 der Lesesteuerschaltung 22 gesendet wird, bekommt den Status "1" (siehe Schritt ST2). Zu diesem Zeitpunkt wird das Signal S&sub1;&sub3;, daß das Lesen der Daten steuert, die in dem in der Fig. nicht gezeigten internen Speicher (EPROM) gespeichert werden, von Außen ausgegeben, und wird über die NICHT- Schaltung 23 in Übereinstimmung mit dem Ausgabesteuerungssignal (Schritt ST3 und Schritt ST4) ausgegeben. Insbesondere wird, wenn das Signal "1" ist, die Ausgabe der NICHT-Schaltung 23 "10", und das Signal S&sub1;&sub3;, das die Ausgabe der UND-Schaltung 24 ist, wird entsprechend "0", und ein Lesen der Daten von dem in der Figur nicht gezeigten Speicher (EPROM) wird nicht durchgeführt (Schritt ST5). Ferner, wenn das Signal "0" ist, wird die Ausgabe der NICHT-Schaltung 23 "1", und somit wird das Leseermächtigungssignal, das die Ausgabe der UND-Schaltung 24 ist, "1" (Schritt ST6), und es ist möglich die Daten von dem in der Figur nicht gezeigten Speicher zu lesen (Schritt ST7).
- Das folgende ist eine Beschreibung des Falls wenn Sicherheit angewendet wird. Wenn der Sicherheitscode und die Adresse des Speichers 2 eingegeben werden (JA für Schritt STL), wird das Signal das von dem Adressdekodierer 30 an den Speicher 2 gesendet wird, 1,0", und der Speicher 2 geht in den Status über, wo ein Datenschreiben möglich ist, und der Sicherheitscode wird an den Speicher 2 über den Datenbus gesendet und gespeichert. Wenn dies Eintritt wird das Signal S&sub3;, das von dem Speicher 2 an die ODER-Schaltung 22 der Lesesteuerungsschaltung 22 gesendet wird, "0" (Schritt ST8).
- Nach dem der Sicherheitscode in dieser Weise eingegeben worden ist, und die Daten, die in dem sich innen im Mikrocomputer oder dergleichen befindenden Speicher (in der Figur nicht gezeigt) gespeichert werden, zu lesen sind, ist es notwendig den Sicherheitscode und die Adresse der Verriegelungsschaltung 4 einzugeben. Dementsprechend wird dies in Schritt ST9 geprüft. Wenn der Schlüsselcode und die Adresse der Verriegelungsschaltung 4 eingegeben sind, wird das Signal S&sub2; von dem Adressdekodierer 30 an den Speicher 2, die Verriegelungsschaltung 4 und an den Flip-Flop 8 gesendet. Der erste Speicher 2 geht in den Lesemodus über, das Flip-Flop 8 geht in den Setzstatus über, und der Schlüsselcode wird an die Verriegelungsschaltung 4 verriegelt (Schritt ST10).
- Dann werden der Sicherheitscode, der in dem Speicher 2 gespeichert wird, und der Schlüsselcode, der an die Verriegelungschaltung 4 verriegelt wird, in der Komperatorschaltung 6 (Schritt ST11) verglichen, und wenn sie übereinstimmen wird das Signal S&sub4;, das von der Komperatorschaltung 6 an die UND-Schaltung 7 gesendet wird, "11" (Schritt ST12). Das Signal S&sub5;, das von Außen an die UND- Schaltung 7 gesendet wird, wird "1", wenn die Schreibspannung Vpp eingeprägt wird (Schritt ST14), und wird "0", wenn die Schreibspannung Vpp nicht eingeprägt wird (Schritt ST19). Entsprechend wird in Schritt ST13 die Schreibspannung Vpp bestimmt, ob sie eingeprägt wird oder nicht.
- Im folgenden wird der Fall betrachtet wenn das Signal S&sub5; "1" ist, und der Sicherheitscode und Schlüsselcode übereinstimmen, d. h. der Fall wenn das Signal S&sub4; "1" ist. Wenn dies eintritt wird das Ausgabesignal S&sub6; der UND- Schaltung 7 "1" (Schritt ST15), und das Ausgabesignal S&sub7; der NICHT-Schaltung 9 wird "0". Durch dies wird das Ausgabesignal S&sub9; und die NICHT-Schaltung 10 "1", und ein Schreiben in den zweiten Speicher 12 wird durchgeführt. Desweiteren ist das Ausgabesignal S&sub8; des Flip-Flops 8 in dem Setz-Status und ist deswegen 1,1". Wenn kein Schreiben erfolgt, ist das Signal S&sub1;&sub0;, das von dem Speicher 12 an die UND-Schaltung 21 der Lesesteuerungsschaltung 20 gesendet wird, "1", und somit wird das Signal S&sub1;&sub1;, das von der UND- Schaltung 21 an die ODER-Schaltung 22 gesendet wird, "1". Entsprechend ist das Leseermächtigungssignal S&sub1;&sub3;, das die Ausgabe der Lesesteuerungsschaltung 20 ist, in Übereinstimmung mit dem Ausgabesteuerungssignal , das von außen eingegeben wird. Beurteilen von Schritt ST16 ist das gleiche wie Schritt ST13, so daß das externe Eingangssignal beurteilt wird, ob es in dem Lesemodus ist oder nicht. Wenn das Signal nicht "1" ist, wird das Signal S&sub1;&sub3; "1" (Schritt ST6), und es ist möglich die Daten, die in dem in der Figur nicht gezeigten Speicher (EPROM) gespeichert werden, zu lesen (Schritt ST7). Des weiteren, wenn Schritt ST16 festgelegt wird JA zu sein, wird Signal S&sub1;&sub3; "0" (Schritt ST7), und es ist unmöglich danach die Daten zu lesen.
- Andererseits, wenn keine Übereinstimmung zwischen dem Schlüsselcode und dem Sicherheitscode vorhanden ist, wenn die beiden durch die Komperatorschaltung 6 (NEIN für Schritt ST11) verglichen werden, wird das Signal S&sub4; "0" (Schritt ST19), ein Ausgabesignal S&sub6; der UND-Schaltung 7 wird "0" (Schritt ST21). Dann wird ein Ausgabesignal S&sub7; der NICHT- Schaltung 9 "1". Ferner, da das Signal S&sub8; "1" wird, wird ein Ausgabesignal S&sub9; der NICHT-UND-Schaltung 10 "0", und wird in den zweiten Speicher 12 geschrieben. Wenn ein Schreiben in den Speicher 12 erfolgt, wird das Signal S&sub1;&sub0; "0" und somit wird das Ausgabesignal S&sub1;&sub1; der UND-Schaltung 21 "0". Ferner wird der Sicherheitscode in dem Speicher 2 gespeichert, und somit wird das Signal 53 auch "0", und somit wird das Ausgabesignal S&sub1;&sub2; der ODER-Schaltung 22 auch "0". Entsprechend ist das Leseermächtigungssignal S&sub1;&sub3;, das die Ausgabe der Lesesteuerungsschaltung 20 ist, immer "0", und das Lesen der Daten, die in dem sich innen im Mikroprozessor oder dergleichen befindenden Speicher (EPROM) gespeichert werden, ist solange nicht möglich wie die Daten in dem Speicher 12 nicht gelöscht werden (ST18). Des weiteren, wenn die Daten in dem Speicher 12 gelöscht sind, dann wird der Speicher für den ein Lesen untersagt war, d. h. die Daten in dem sich innen im Mikroprozessor oder dergleichen befindenden Speicher werden auch zur gleichen Zeit gelöscht, und Sicherheit wird gewährleistet.
- Wie zuvor beschrieben worden ist, gemäß der vorliegenden Ausführungsform, ist es für den Benutzer, der die Sicherheit angewendet hat, möglich, die Daten die in dem Speicher gespeichert werden, zu lesen, aber es ist für diese Daten nicht möglich von anderen Benutzern gelesen zu werden. Ein normales Lesen ist ebenso nicht möglich wenn ein fehlerhafter Sicherheitscode eingegeben worden ist.
- Entsprechend ist es mit der vorliegenden Ausführungsform für den Benutzer, der die Sicherheit angewendet hat, möglich, die Daten, die in dem Speicher gespeichert werden, zu lesen, aber es ist für diese Daten nicht möglich von anderen Benutzern gelesen zu werden. Ferner ist ein normales Lesen nicht möglich nachdem ein fehlerhafter Sicherheitscode eingegeben worden ist.
- Bezugsziffern in den Ansprüchen beabsichtigen ein besseres Verständnis und sollen den Umfang nicht limitieren.
Claims (7)
1. Eine Sicherheitsschaltung zum Schützen von Daten, die in
einem internen Speicher eines Mikrocomputers gespeichert
werden, wobei die Sicherheitsschaltung umfaßt:
den internen Speicher;
eine erste nicht flüchtige Speichereinrichtung (2) zum
Speichern eines extern eingegebenen Sicherheitscodes;
eine Verriegelungseinrichtung (4) zum Verriegeln eines
Schlüsselcodes, der eingegeben wird um die Daten, die in dem
internen Speicher gespeichert werden, zu lesen; und
eine Komperatoreinrichtung (6) zum Vergleichen ob der
Sicherheitscode, der in der ersten Speichereinrichtung (2)
gespeichert wird, und der Schlüsselcode, der von der
Verriegelungseinrichtung (4) verriegelt wird, übereinstimmen
oder nicht, und zum Ausgeben des Vergleichsergebnisses;
die Sicherheitsschaltung ist
dadurch gekennzeichnet, daß
sie weiterhin umfaßt:
eine zweite nicht flüchtige Speichereinrichtung (12) zum
Speichern des Vergleichsergebnisses, abhängend von einem
externen Schreibesignal (S5), wobei das externe
Schreibesignal (S5) in seinem aktiven Zustand die zweite
Speichereinrichtung (12) zum Speichern eines Wertes
ermächtigt, der das Vergleichsergebnis anzeigt, und in
seinem inaktiven Zustand die zweite Speichereinrichtung (12)
veranlaßt, unabhängig von dem Vergleichsergebnis, den
gleichen Wert zu speichern, der gespeichert wird wenn das
Vergleichsergebnis eine Nichtübereinstimmung anzeigt; und
eine Lesesteuerungseinrichtung (20), die angeordnet ist den
Wert, der in der zweiten Speichereinrichtung (12)
gespeichert wird, als Basis zum Verhindern eines Lesens von
Daten, die in dem internen Speicher gespeichert werden wenn
der gespeicherte Wert eine Nichtübereinstimmung anzeigt, zu
verwenden, und auch angeordnet ist ein
Ausgabesteuerungssignal ( ), das extern eingegeben wird
wenn das Vergleichsergebnis eine Übereinstimmung anzeigt,
als die Basis zum Steuern eines Lesens von Daten, die in dem
internen Speicher gespeichert werden, zu verwenden; und
wobei
die Sicherheitsschaltung weiterhin
dadurch gekennzeichnet, daß
der interne Speicher nicht flüchtig ist.
2. Die Sicherheitsschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß
erste und zweite Speichereinrichtungen (2, 12) jeweils einen
elektrisch programmierbaren Nur-Lesespeicher (EPROM) eines
nicht flüchtigen Speichers umfassen.
3. Die Sicherheitsschaltung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
die Sicherheitsschaltung mit einem Datenbus zum Übertragen
des Sicherheitscodes an die erste Speichereinrichtung (2)
bzw. des Schlüsselcodes an die Verriegelungseinrichtung (4)
verbunden ist.
4. Die Sicherheitsschaltung nach einem vorangegangenen
Anspruchs, weiterhin umfassend einen Adressdekodierer (30),
der mit einem Adressbus verbunden ist, und angeordnet ist um
an die erste Speichereinrichtung (2) ein Signal (S1) zum
Lenken eines Schreibens des Sicherheitscodes, bzw. um an die
Verriegelungseinrichtung (4) ein Signal (S2) zum Lenken
eines Verriegelns des Schlüsselcodes bereitzustellen.
5. Die Sicherheitsschaltung nach Anspruch 4, weiterhin
umfassend ein Setz-Rückstell-Flip-Flop (8) mit einem
Setzanschluß (5) zum Empfangen des Signals, zum Lenken eines
Verriegelns des Schlüsselcodes an die
Verriegelungseinrichtung (4) als ein Eingabeeinstellsignal,
und einen Rückstellanschluß (R) davon zum Empfangen eines
externen Rückstellsignals.
6. Die Sicherheitsschaltung nach Anspruch 4 oder 5,
weiterhin umfassend einen Datenbus zum Übertragen des
Sicherheitscodes und den von einer Eingabevorrichtung
eingegebenen Schlüsselcode an die erste Speichereinrichtung
(2) bzw. die Verriegelungseinrichtung (4), und einen
Adressbus zum Übertragen von Adressdaten, die von der
Eingabevorrichtung eingegeben werden, an den
Adressdekodierer (30).
7. Die Sicherheitsschaltung nach einem vorangegangenen
Anspruch,
dadurch gekennzeichnet, daß
die Sicherheitsschaltung als ein einzelner Chip ausgebildet
ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2191284A JPH0476749A (ja) | 1990-07-19 | 1990-07-19 | セキュリティ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69128310D1 DE69128310D1 (de) | 1998-01-15 |
DE69128310T2 true DE69128310T2 (de) | 1998-04-09 |
Family
ID=16272006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69128310T Expired - Lifetime DE69128310T2 (de) | 1990-07-19 | 1991-07-18 | Sicherheitsschaltung zur Sicherung gespeicherter Daten in einem internen Mikrorechnerspeicher |
Country Status (5)
Country | Link |
---|---|
US (1) | US5377343A (de) |
EP (1) | EP0467355B1 (de) |
JP (1) | JPH0476749A (de) |
KR (1) | KR940005784B1 (de) |
DE (1) | DE69128310T2 (de) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940005696B1 (ko) * | 1991-11-25 | 1994-06-22 | 현대전자산업 주식회사 | 보안성 있는 롬(rom)소자 |
JPH0635808A (ja) * | 1992-07-20 | 1994-02-10 | Nec Ic Microcomput Syst Ltd | 不揮発性メモリ |
JPH06208516A (ja) * | 1992-10-27 | 1994-07-26 | Toshiba Corp | セキュリティ回路 |
FR2711833B1 (fr) * | 1993-10-28 | 1995-12-01 | Sgs Thomson Microelectronics | Circuit intégré contenant une mémoire protégée et système sécurisé utilisant ledit circuit intégré. |
JPH07160592A (ja) * | 1993-12-03 | 1995-06-23 | Rohm Co Ltd | 半導体メモリ装置 |
US5666516A (en) * | 1993-12-16 | 1997-09-09 | International Business Machines Corporation | Protected programmable memory cartridge having selective access circuitry |
JPH07200767A (ja) * | 1993-12-28 | 1995-08-04 | Mitsubishi Electric Corp | メモリカード |
US5452355A (en) * | 1994-02-02 | 1995-09-19 | Vlsi Technology, Inc. | Tamper protection cell |
JPH0855023A (ja) * | 1994-07-25 | 1996-02-27 | Motorola Inc | データ処理システムおよびその方法 |
US5838613A (en) * | 1994-09-22 | 1998-11-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device having security function |
US5638316A (en) * | 1994-11-08 | 1997-06-10 | Matsushita Electric Industrial Co., Ltd. | Memory apparatus |
US5963142A (en) * | 1995-03-03 | 1999-10-05 | Compaq Computer Corporation | Security control for personal computer |
JPH0922385A (ja) * | 1995-07-05 | 1997-01-21 | Rohm Co Ltd | データセキュリティ装置および方法 |
JPH0991396A (ja) * | 1995-09-25 | 1997-04-04 | Mitsubishi Electric Corp | データ記憶装置 |
US5958015A (en) * | 1996-10-29 | 1999-09-28 | Abirnet Ltd. | Network session wall passively listening to communication session, with use of access rules, stops further communication between network devices by emulating messages to the devices |
DE19708616C2 (de) * | 1997-03-03 | 1999-09-02 | Siemens Ag | Elektronische Datenverarbeitungseinrichtung und -system |
JP4212068B2 (ja) | 1997-05-19 | 2009-01-21 | ローム株式会社 | Icカードおよびicチップモジュール |
US6125457A (en) * | 1997-12-29 | 2000-09-26 | Compaq Computer Corporation | Networked computer security system |
US6199167B1 (en) | 1998-03-25 | 2001-03-06 | Compaq Computer Corporation | Computer architecture with password-checking bus bridge |
US6065081A (en) * | 1998-04-29 | 2000-05-16 | Compact Computer Corp. | Administrator controlled architecture for disabling add-in card slots |
US6240519B1 (en) | 1998-04-30 | 2001-05-29 | Compaq Computer Corporation | Computer method and apparatus to prompt for administrative password to flash a corrupted non-volatile memory |
US6397337B1 (en) | 1998-04-30 | 2002-05-28 | Compaq Computer Corporation | Unified password prompt of a computer system |
US6363492B1 (en) | 1998-04-30 | 2002-03-26 | Compaq Computer Corporation | Computer method and apparatus to force boot block recovery |
US6301665B1 (en) * | 1998-04-30 | 2001-10-09 | Compaq Computer Corporation | Security methodology for devices having plug and play capabilities |
US6138240A (en) * | 1998-06-19 | 2000-10-24 | Compaq Computer Corporation | Secure general purpose input/output pins for protecting computer system resources |
JP3872626B2 (ja) * | 2000-02-14 | 2007-01-24 | シャープ株式会社 | メモリ装置 |
JP2003085993A (ja) * | 2001-09-07 | 2003-03-20 | Toshiba Corp | 不揮発性半導体記憶装置およびその不良救済方法 |
DE10164422A1 (de) * | 2001-12-29 | 2003-07-17 | Philips Intellectual Property | Verfahren und Anordnung zum Beschreiben von NV-Memories in einer Controller-Architektur sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium |
KR100468615B1 (ko) * | 2002-04-02 | 2005-01-31 | 매그나칩 반도체 유한회사 | 내부 프로그램 코드 보호 장치 |
US20040059926A1 (en) * | 2002-09-20 | 2004-03-25 | Compaq Information Technology Group, L.P. | Network interface controller with firmware enabled licensing features |
FR2857535A1 (fr) * | 2003-07-09 | 2005-01-14 | Atmel Corp | Procede et systeme pour brouiller le contenu d'une cellule dans un circuit integre. |
KR100564573B1 (ko) * | 2003-08-29 | 2006-03-29 | 삼성전자주식회사 | 데이터 저장 시스템에서의 데이터 보호 방법 및 이를이용한 디스크 드라이브 |
DE10360998B4 (de) * | 2003-12-23 | 2008-09-04 | Infineon Technologies Ag | Schutz von Chips gegen Attacken |
US7734926B2 (en) * | 2004-08-27 | 2010-06-08 | Microsoft Corporation | System and method for applying security to memory reads and writes |
US7822993B2 (en) * | 2004-08-27 | 2010-10-26 | Microsoft Corporation | System and method for using address bits to affect encryption |
KR100837270B1 (ko) | 2006-06-07 | 2008-06-11 | 삼성전자주식회사 | 스마트 카드 및 그것의 데이터 보안 방법 |
CN101246453B (zh) * | 2007-02-12 | 2010-05-19 | 盛群半导体股份有限公司 | 非挥发性存储装置及该装置的数据保密方法 |
KR101565968B1 (ko) * | 2009-03-04 | 2015-11-05 | 삼성전자주식회사 | 데이터 보호를 위한 메모리, 이를 포함하는 메모리 시스템 및 이의 동작 방법 |
US11263332B2 (en) | 2018-07-31 | 2022-03-01 | International Business Machines Corporation | Methods to discourage unauthorized register access |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5674899A (en) * | 1979-11-20 | 1981-06-20 | Mitsubishi Electric Corp | Memory information protecting circuit |
JPS5823398A (ja) * | 1981-08-04 | 1983-02-12 | Fujitsu Ltd | メモリ内容保護機構付マイクロコンピュ−タ |
US4375785A (en) * | 1981-09-08 | 1983-03-08 | The Minster Machine Company | Method and apparatus for achieving thermal stability in a press |
JPS5894195A (ja) * | 1981-11-30 | 1983-06-04 | Nec Home Electronics Ltd | ワンチツプ・マイクロコンピユ−タ |
US4654829A (en) * | 1984-12-17 | 1987-03-31 | Dallas Semiconductor Corporation | Portable, non-volatile read/write memory module |
US4757533A (en) * | 1985-09-11 | 1988-07-12 | Computer Security Corporation | Security system for microcomputers |
JPS6273350A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 記憶装置 |
JPS6275851A (ja) * | 1985-09-30 | 1987-04-07 | Toshiba Corp | 半導体記憶装置 |
JPS63211435A (ja) * | 1987-02-27 | 1988-09-02 | Nec Corp | P−rom内蔵型シングルチツプ・マイクロコンピユ−タ |
JP3025502B2 (ja) * | 1987-03-16 | 2000-03-27 | 日立マクセル株式会社 | 半導体メモリ装置 |
-
1990
- 1990-07-19 JP JP2191284A patent/JPH0476749A/ja active Pending
-
1991
- 1991-07-18 EP EP91112018A patent/EP0467355B1/de not_active Expired - Lifetime
- 1991-07-18 DE DE69128310T patent/DE69128310T2/de not_active Expired - Lifetime
- 1991-07-18 KR KR1019910012222A patent/KR940005784B1/ko not_active IP Right Cessation
- 1991-07-18 US US07/731,763 patent/US5377343A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5377343A (en) | 1994-12-27 |
KR940005784B1 (ko) | 1994-06-23 |
EP0467355B1 (de) | 1997-12-03 |
JPH0476749A (ja) | 1992-03-11 |
EP0467355A2 (de) | 1992-01-22 |
KR920003166A (ko) | 1992-02-29 |
EP0467355A3 (en) | 1993-07-07 |
DE69128310D1 (de) | 1998-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69128310T2 (de) | Sicherheitsschaltung zur Sicherung gespeicherter Daten in einem internen Mikrorechnerspeicher | |
DE69702392T2 (de) | Verfahren und apparat zum verbessern der softwaresperre eines mikroprozessors | |
DE69404674T2 (de) | Speicherkarte und verfahren zum betrieb | |
DE69729557T2 (de) | Verfahren und gerät zum softwarezugriff auf eine mikroprozessorseriennummer | |
DE69729558T2 (de) | Verfahren und vorrichtung zum verschlüsseln und entschlüsseln von mikroprozessorseriennummern | |
DE69809527T2 (de) | Externe Speichervorrichtung und Datenverarbeitungsverfahren | |
DE3782328T2 (de) | Chipkarte mit externer programmiermoeglichkeit und verfahren zu ihrer herstellung. | |
EP0049322B1 (de) | Auslesesicherung bei Einchip-Mikroprozessoren | |
DE69619186T2 (de) | Gerät für die ausführung eines verschlüsselten progamms | |
EP0928444B1 (de) | Vorrichtung zum schutz eines elektronischen geräts | |
DE69327181T2 (de) | Massenspeicherkarte für einen Mikrocomputer | |
DE69707498T2 (de) | Verfahren zur bearbeitung von datenintegritätsfehlern bei wiederbeschreibaren speichern | |
WO2003007132A1 (de) | Speichereinrichtung mit datenschutz in einem prozessor | |
DE69316516T2 (de) | Gesichertes Chipkartensystem mit wiederverwendbarer Prototypkarte | |
EP0813714A1 (de) | Mehrbenutzerdatenverarbeitungsanlage mit speicherschutz | |
DE69728239T2 (de) | Eichung über die Ausgangsklemme oder über die Energieversorgungsklemme | |
EP0128362A1 (de) | Schaltungsanordnung mit einem Speicher und einer Zugriffskontrolleinheit | |
EP0224639B1 (de) | Verfahren zum Kontrollieren eines Speicherzugriffs auf einer Chipkarte und Anordnung zur Durchführung des Verfahrens | |
DE19963208B4 (de) | Verfahren zum Manipulationsnachweis einer programmierbaren Speichereinrichtung eines digitalen Steuergeräts | |
EP1262856B1 (de) | Programmgesteuerte Einheit | |
DE10330057A1 (de) | Neueinschreibsperrverfahren zum Bestimmen von Neueinschreibfreigabe/Sperre basierend auf dem Ergebnis einer Majoritätsentscheidung | |
DE19860069B4 (de) | Programmierbare Steuereinrichtung | |
DE68928608T2 (de) | Versichertes Fernladungssystem eines Terminals | |
EP0657820A1 (de) | Verfahren zum Verhindern einer unberechtigten Datenänderung bei einer Vorrichtung mit einem nichtflüchtigen Speicher | |
DE69231077T2 (de) | Einchipmikrorechner mit Schutzfuntion für den Inhalt eines internen ROM's |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |