JP4212068B2 - Ｉｃカードおよびｉｃチップモジュール - Google Patents
Ｉｃカードおよびｉｃチップモジュール Download PDFInfo
- Publication number
- JP4212068B2 JP4212068B2 JP12830497A JP12830497A JP4212068B2 JP 4212068 B2 JP4212068 B2 JP 4212068B2 JP 12830497 A JP12830497 A JP 12830497A JP 12830497 A JP12830497 A JP 12830497A JP 4212068 B2 JP4212068 B2 JP 4212068B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- chip
- opening
- data
- chip module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/86—Secure or tamper-resistant housings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/38—Payment protocols; Details thereof
- G06Q20/382—Payment protocols; Details thereof insuring higher security of transaction
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0813—Specific details related to card security
- G07F7/082—Features insuring the integrity of the data on or in the card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Business, Economics & Management (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Finance (AREA)
- Computer Networks & Wireless Communication (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はＩＣカードおよびＩＣチップモジュールに関し、特に、ＩＣカードおよびＩＣチップモジュールの安全性（セキュリティー）の向上に関する。
【０００２】
【従来の技術】
スキー場のリフトや鉄道の自動改札、荷物の自動仕分け等に、非接触型のＩＣカードを用いた通信システムが用いられる。従来の非接触型のＩＣカードの一例を図１５に示す。図１５に示すＩＣカード２は、１コイル型のＩＣカードであり、アンテナとして用いられるコイル４、コンデンサＣ１，Ｃ２、ＩＣチップ８を備えている。
【０００３】
コンデンサＣ１，Ｃ２、ＩＣチップ８は、フィルム状の合成樹脂基板に実装されている。コンデンサＣ１，Ｃ２、ＩＣチップ８を実装した基板を、タブ（ｔａｂ：tape automated bonding）１０という。
【０００４】
図１６Ａに、ＩＣカード２の断面図を示す。合成樹脂のコア部材１２が一対の表層材１４、１６に挟まれている。コア部材１２に設けられた空洞部１８内に露出した表層材１４に、コンデンサＣ１，Ｃ２、ＩＣチップ８を実装したタブ１０が固定されている。タブ１０とＩＣチップ８との接合部は、エポキシ樹脂などの封止材９で被覆されている。
【０００５】
コイル４は、表層材１４とコア部材１２との間に配置されている。コイル４とタブ１０とは、ワイヤ２０により接続されている。
【０００６】
図１６Ｂに、ＩＣカード２の回路図を示す。ＩＣカード２は、リーダー／ライター（質問器、図示せず）から送られる電磁波を、コイル４およびコンデンサＣ１により構成される共振回路２２で受け、これを電力源とする。なお、コンデンサＣ２は、電力平滑用のコンデンサである。
【０００７】
また、該電磁波に重畳して送られる情報をＩＣチップ８に設けられた制御部（図示せず）が解読し、ＩＣチップ８に設けられた不揮発性メモリ（図示せず）の内容を書換えたり、リーダー／ライターに返答を行なったりする。返答は、共振回路２２のインピーダンスを変化させることにより行なう。リーダー／ライターは、ＩＣカード２側の共振回路２２のインピーダンス変化に伴う自己の共振回路（図示せず）のインピーダンスの変化（インピーダンス反射）を検出することにより、返答内容を知る。
【０００８】
このように、ＩＣカード２を用いれば、カード内に電源を必要とせずかつ非接触でデータの授受を行なうことができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述のような従来のＩＣカード２には、次のような問題点があった。従来のＩＣカード２においては、搭載された不揮発性メモリ等の機能を製造過程等においてチェックするためのパッド（端子）がＩＣチップ８の表面に設けられている（図示せず）。したがって、表層材１４、１６が剥がされると、このパッドが露出する。露出したパッドにプローブ（検査針）を当てることで、容易に不揮発性メモリのデータを読み出したり、ＩＣチップ８を機能させたりすることができる。すなわち、機密保護に対する安全性がそれほど高くなかった。また、図１７に示すように、制御部（図示せず）を備えたＩＣチップ６および不揮発性メモリ（図示せず）を備えたＩＣチップ７の２つのＩＣチップをタブ１０に実装したタイプのＩＣカードもある。このようなタイプのＩＣカードにおいては、前述のパッドに加え、２つのＩＣチップを接続する配線２４が露出しているため、不揮発性メモリのデータを読み出したりするのが、さらに容易である。
【００１０】
この発明は、このような問題点を解決し、機密保護に対する安全性の高いＩＣカードおよびＩＣチップモジュールを提供することを目的とする。
【００１１】
【課題を解決するための手段】
この発明のＩＣカードは、ＩＣ回路を設けたＩＣチップと、前記ＩＣチップを収納する収納体と、を有するＩＣカードであって、前記収納体が開封されたことを検出する開封検出手段を設け、前記開封検出手段により開封が検出されると、前記ＩＣ回路の機能の一部または全部が正常に機能しなくなるよう構成するとともに、イネーブル信号が入力された場合には一部または全部が正常に機能するよう構成したこと、を特徴とする。
【００１２】
この発明のＩＣカードは、前記ＩＣ回路が、データを記憶するデータ記憶部を備え、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を実質的に採取不能とするよう構成したこと、を特徴とする。
【００１３】
この発明のＩＣカードは、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を読出禁止とするよう構成したこと、を特徴とする。
【００１４】
この発明のＩＣカードは、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を消去するよう構成したこと、を特徴とする。
【００１５】
この発明のＩＣカードは、前記ＩＣ回路は、データの処理を行なうデータ処理部を備え、前記開封検出手段により開封が検出されると、前記データ処理部の機能の一部または全部を停止するよう構成したこと、を特徴とする。
【００１６】
この発明のＩＣカードは、前記開封検出手段は、収納体が開封されたときの外部からの光を検知することにより開封を検出すること、を特徴とする。
【００１７】
この発明のＩＣカードは、前記開封検出手段として、複数の受光素子を並列に配置したこと、を特徴とする。
【００２１】
この発明のＩＣチップモジュールは、少なくとも一方の部材にＩＣ回路を設けた２以上の部材を一体に形成したＩＣチップモジュールであって、当該ＩＣチップモジュールが開封されたことを検出する開封検出手段を設け、前記開封検出手段により開封が検出されると、前記ＩＣ回路の機能の一部または全部が正常に機能しなくなるよう構成するとともに、イネーブル信号が入力された場合には一部または全部が正常に機能するよう構成したこと、を特徴とする。
【００２２】
この発明のＩＣチップモジュールは、前記ＩＣ回路が、データを記憶するデータ記憶部を備え、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を実質的に採取不能とするよう構成したこと、を特徴とする。
【００２３】
この発明のＩＣチップモジュールは、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を読出禁止とするよう構成したこと、を特徴とする。
【００２４】
この発明のＩＣチップモジュールは、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を消去するよう構成したこと、を特徴とする。
【００２５】
この発明のＩＣチップモジュールは、前記ＩＣ回路が、データの処理を行なうデータ処理部を備え、前記開封検出手段により開封が検出されると、前記データ処理部の機能の一部または全部を停止するよう構成したこと、を特徴とする。
【００２６】
この発明のＩＣチップモジュールは、前記開封検出手段が、ＩＣチップモジュールが開封されたときの外部からの光を検知することにより開封を検出すること、を特徴とする。
【００２７】
この発明のＩＣチップモジュールは、前記開封検出手段として、複数の受光素子を並列に配置したこと、を特徴とする。
【００３５】
【発明の作用および効果】
この発明のＩＣカードおよびＩＣチップモジュールは、開封が検出されるとＩＣ回路の機能の一部または全部が正常に機能しなくなるよう構成するとともに、イネーブル信号が入力された場合には一部または全部が正常に機能するよう構成したことを特徴とする。
【００３６】
したがって、ＩＣカードを収納した収納体またはＩＣチップモジュールを開封すると、ＩＣ回路が正常に機能しなくなる。このため、不正にＩＣカードやＩＣチップモジュールを入手して開封したとしても、ＩＣ回路の機能を知ることは極めて困難である。すなわち、機密保護に対する安全性を高めることができる。また、必要に応じてデータを後で取り出すことも可能となるため、好都合である。
【００３７】
この発明のＩＣカードおよびＩＣチップモジュールは、ＩＣ回路がデータを記憶するデータ記憶部を備え、開封が検出されるとデータ記憶部のデータの一部または全部を実質的に採取不能とするよう構成したことを特徴とする。
【００３８】
したがって、ＩＣカードを収納した収納体またはＩＣチップモジュールを開封すると、データ記憶部のデータの一部または全部が実質的に採取不能となる。このため、不正にＩＣカードやＩＣチップモジュールを入手して開封したとしても、重要なデータを知ることは極めて困難である。
【００３９】
この発明のＩＣカードおよびＩＣチップモジュールは、開封が検出されると、データ記憶部のデータの一部または全部を読出禁止とするよう構成したことを特徴とする。
【００４０】
したがって、ＩＣカードを収納した収納体またはＩＣチップモジュールが開封された場合、データ記憶部のデータを読み出せなくするとともに、特別の処理を施すことで当該データを知り得るよう構成することができる。このため、第３者にデータを知られては困るが、データ自体を失いたくないときに好都合である。
【００４３】
この発明のＩＣカードおよびＩＣチップモジュールは、ＩＣ回路がデータの処理を行なうデータ処理部を備え、開封が検出されるとデータ処理部の機能の一部または全部を停止するよう構成したことを特徴とする。
【００４４】
したがって、ＩＣカードを収納した収納体またはＩＣチップモジュールを開封すると、データ処理部の機能の一部または全部が機能しなくなる。このため、不正にＩＣカードやＩＣチップモジュールを入手して開封したとしても、データ処理部の機能を知ることは極めて困難である。
【００４５】
この発明のＩＣカードおよびＩＣチップモジュールは、開封されたときの外部からの光を検知することにより開封を検出することを特徴とする。したがって、収納体またはＩＣチップモジュールの内部に受光素子等を配置することにより、簡単に開封を検出することができる。
【００４６】
この発明のＩＣカードおよびＩＣチップモジュールは、複数の受光素子を並列に配置したことを特徴とする。したがって小さな受光素子を、収納体またはＩＣチップモジュールの内部に複数配置することで、受光素子を目立たせないようにすることができる。また、複数の受光素子を分散して配置することにより、広範囲にわたり開封を検出することができる。
【００５４】
【発明の実施の形態】
図１に、この発明の一実施形態によるＩＣカード３０を示す。ＩＣカード３０は、１コイル型のＩＣカードであり、プリペイドカード、スキー場のリフトや鉄道の自動改札、荷物の自動仕分け等に用いることができる。
【００５５】
図２に、図１における要部断面（断面Ｓ２−Ｓ２）を示す。ＩＣカード３０は、表層材３２、コア部材３４、表層材３６をこの順に積層した構造を有している。表層材３２、３６として、塩化ビニル、ＰＥＴ（ポリエチレンテレフタレート）等の合成樹脂を用いている。また、コア部材３４は、合成樹脂により構成されている。表層材３２、３６およびコア部材３４が、収納体に該当する。
【００５６】
コア部材３４で形成された層の中に空洞部３８が設けられている。空洞部３８には、ＩＣチップ７０や共振回路８０（図３参照）を構成するコンデンサＣを搭載したタブ（ｔａｂ：tape automated bonding）４０が、配置されている。タブ４０は、表層材３２に固定されている。タブ４０とＩＣチップ７０との接合部は、エポキシ樹脂などの封止材４２で被覆されている。アンテナ８２は、表層材３２とコア部材３４との間に配置されている。アンテナ８２とタブ４０とは、ワイヤ４４により接続されている。
【００５７】
また、タブ４０には、図１に示すように、後述する開封センサー８４（図３参照）を構成する、受光素子であるフォトダイオードＤ1，Ｄ2，Ｄ3，Ｄ4および抵抗Ｒ１が実装されている。
【００５８】
なお、図２に示す空胴部３８を合成樹脂などで充填することもできる。この場合、充填された合成樹脂も、上述の収納体に含まれる。また、空胴部３８内を合成樹脂などで充填した場合には、表層材３２、表層材３６のいずれか一方または双方を設けないよう構成することもできる。
【００５９】
図３に、ＩＣカード３０の回路構成を示す。質問器５０は、制御部５４の制御により、発振回路６０からの高周波搬送波をアンテナ５８から送り出している。質問器５０に対してＩＣカード３０が接近すると、この高周波搬送波は、ＩＣカード３０のアンテナ８２に受信される。電源生成回路７２は、受信した高周波を直流電力に変換して、他の回路部分に供給する。このようにして、質問器５０に近づくと、ＩＣカード３０が動作可能となる。
【００６０】
質問器５０からＩＣカード３０に対する情報送信は、制御部５４の制御により、高周波搬送波を変復調回路５２において変調することにより行う。ＩＣカード３０は、変調された高周波搬送波を変復調回路７４において復調する。データ処理部であるＣＰＵ７６は、復調された情報を得て、データ記憶部である不揮発性メモリ７８の内容の書き換えや情報返信等の必要な処理を行う。
【００６１】
上記と逆に、ＩＣカード３０から質問器５０に対しての情報送信も行われる。ここで、ＩＣカード３０側には、発振回路が設けられていない。したがって、質問器５０の側から無変調の高周波搬送波を送り出しておき、ＩＣカード３０側にて、変復調回路７４により、共振回路８０のインピーダンスを変化させるようにしている。質問器５０は、このインピーダンス変化を、自己側の共振回路５６のインピーダンス変化として、変復調回路５２により検出して復調を行う。制御部５４は、復調された情報を得て、必要な処理を行う。
【００６２】
ＩＣカード３０が質問器５０から遠ざかると、電力供給が無くなるので、ＩＣカード３０の動作は停止する。しかし、不揮発性メモリ７８を用いているので、電力供給が無くなっても、記憶された情報は保持される。
【００６３】
開封検出手段である開封センサー８４は、表層材３２、３６（図２参照）が剥がされたことを検出すると、開封検出信号をＣＰＵ７６に与える。ＣＰＵ７６は、開封検出信号を得ると、予め定められた処理、例えば不揮発性メモリ７８のデータの消去などを行なう。
【００６４】
図４は、開封センサー８４の一例を示す回路図である。開封センサー８４は、並列接続した４つのフォトダイオードＤ1〜Ｄ4と、抵抗Ｒ1とを、直列に接続することにより構成されている。開封センサー８４には、電源生成回路７２（図３参照）から電源電圧Ｅが印加されている。開封センサー８４の２つの出力端子Ｔは、ＣＰＵ７６（図３参照）に接続されている。
【００６５】
フォトダイオードＤ1〜Ｄ4のいずれにも光が当らないときは、２つの出力端子Ｔ間の電圧は、所定のしきい値以下になるよう設定されている。フォトダイオードＤ1〜Ｄ4のいずれかに光が当ると、２つの出力端子Ｔ間の電圧は前記しきい値以上になるよう設定されている。
【００６６】
通常は、図２に示すように、表層材３２、３６およびコア部材３４により封鎖された空洞部３８内にフォトダイオードＤ1〜Ｄ4が配置されている。したがって、２つの出力端子Ｔ間の電圧はしきい値以下である。ところが、ＩＣカード３０が開封された場合、たとえば、表層材３６が剥がされた場合には、空洞部３８に光が差し込み、フォトダイオードＤ1〜Ｄ4のいずれかに光が当る。これにより、２つの出力端子Ｔ間の電圧はしきい値以上になる。２つの出力端子Ｔ間に生ずる当該しきい値以上の電圧が、上述の開封検出信号に該当する。
【００６７】
なお、この例においては、フォトダイオードＤ1〜Ｄ4のいずれかに光が当ると、２つの出力端子Ｔ間の電圧がしきい値以上になるよう設定したが、フォトダイオードＤ1〜Ｄ4のうち２つ以上、３つ以上、または全てに光が当った場合に、２つの出力端子Ｔ間の電圧がしきい値以上になるよう設定することもできる。このように設定すれば、フォトダイオードＤ1〜Ｄ4個々の容量が小さくて済むため、フォトダイオードＤ1〜Ｄ4を目立たなくすることができる。
【００６８】
また、この例においては、４つのフォトダイオードＤ1〜Ｄ4を並列接続して用いたが、並列接続するフォトダイオードの数は、４つに限定されるものではない。また、フォトダイオードを１つだけ用いることもできる。
【００６９】
また、この例においては、光を検出する手段としてフォトダイオードを例に説明したが、光を検出する手段としては、フォトダイオードの他に、たとえばフォトトランジスタなどを用いることもできる。なお、外部からの光を検知することにより開封を検出する手段は、上述の回路等に限定されるものではない。
【００７０】
つぎに、図５に、開封センサー８４の他の例を示す。図５Ａは、他の例による開封センサー８４を用いたＩＣカード３０の要部断面を示す図である。図５Ｂは、当該開封センサー８４の回路図である。
【００７１】
図５Ｂに示すように、開封センサー８４は、２つの抵抗Ｒ2およびＲ3を直列に接続することにより構成されている。図４に示される例と同様に、開封センサー８４には、電源生成回路７２から電源電圧Ｅが印加され、開封センサー８４の２つの出力端子Ｔは、ＣＰＵ７６に接続されている。
【００７２】
図５Ａに示すように、表層材３２の内側には電極４６が固着され、表層材３６の内側には電極４８が固着されている。電極４６と電極４８との間のコア部材３４は、所定の電気抵抗Ｒ2を有するよう設定されている。すなわち、コア部材３４が、図５Ｂに示す抵抗Ｒ2に該当する。電極４６、４８は、それぞれ、ワイヤ６２、６４を介して、タブ４０に接続されている。抵抗Ｒ3は、タブ４０の適所に配置されている（図示せず）。
【００７３】
電極４６、４８間の抵抗値がＲ2に等しいときは、２つの出力端子Ｔ間の電圧は、所定のしきい値以下になるよう設定されている。電極４６、４８間の抵抗値がＲ2より大きくなると、２つの出力端子Ｔ間の電圧は前記しきい値以上になるよう設定されている。
【００７４】
通常は、図５に示すように、電極４６、４８間にコア部材３４が密着した状態になっている。したがって、２つの出力端子Ｔ間の電圧はしきい値以下である。ところが、ＩＣカード３０が開封された場合、たとえば、表層材３６が剥がされた場合には、表層材３６に固着された電極４８と、コア部材３４とが分離してしまうため、電極４６、４８間の抵抗値が極めて大きくなる。これにより、２つの出力端子Ｔ間の電圧はしきい値以上になる。図４に示される例と同様に、２つの出力端子Ｔ間に生ずる当該しきい値以上の電圧が、上述の開封検出信号に該当する。なお、抵抗値の変化を検知することにより開封を検出する手段は、上述の回路等に限定されるものではない。
【００７５】
つぎに、図６に、開封センサー８４のさらに他の例を示す。図６Ａは、さらに他の例による開封センサー８４を用いたＩＣカード３０の要部断面を示す図である。図６Ｂは、当該開封センサー８４の回路図である。
【００７６】
図６Ｂに示すように、開封センサー８４は、コンデンサＣsおよび抵抗Ｒ4を直列に接続することにより構成されている。上述の各例と同様に、開封センサー８４には、電源生成回路７２から電源電圧Ｅが印加され、開封センサー８４の２つの出力端子Ｔは、ＣＰＵ７６に接続されている。
【００７７】
図６Ａに示すように、表層材３２の内側には電極４６が固着され、表層材３６の内側には電極４８が固着され、電極４６、４８は、それぞれ、ワイヤ６２、６４を介して、タブ４０に接続されている点は、図５に示す例と同様である。ただし、図６に示す開封センサー８４においては、電極４６と電極４８との間のコア部材３４は、所定の誘電率を有するよう設定されている。すなわち、電極４６、４８およびコア部材３４により、所定の静電容量Ｃsを有するコンデンサＣsを構成している。抵抗Ｒ4は、タブ４０の適所に配置されている（図示せず）。
【００７８】
２つの出力端子Ｔ間の電圧は、電源Ｅ投入後、コンデンサＣsおよび抵抗Ｒ4により定まる時定数で、電源電圧に達する。そこで、抵抗Ｒ4の値を適当な値に設定することで、電極４６、４８間の静電容量がＣsに等しいときには、電源投入後所定時間経過後における２つの出力端子Ｔ間の電圧が、所定のしきい値以下になるように設定している。電極４６、４８間の静電容量がＣsより小さくなると、すなわち時定数が小さくなると、電源投入後所定時間経過後における２つの出力端子Ｔ間の電圧が、前記しきい値以上になるよう設定されている。
【００７９】
通常は、図６に示すように、電極４６、４８間にコア部材３４が密着した状態になっている。したがって、電源投入後所定時間経過後における２つの出力端子Ｔ間の電圧はしきい値以下である。ところが、ＩＣカード３０が開封された場合、たとえば、表層材３６が剥がされた場合には、表層材３６に固着された電極４８とコア部材３４とが分離するとともに、表層材３６に固着された電極４８と、表層材３２に固着された電極４６との距離が大きくなる。これにより、電極４６、４８間の静電容量がＣsより小さくなるため、時定数が小さくなる。この結果、電源投入後所定時間経過後における２つの出力端子Ｔ間の電圧はしきい値以上になる。この例においては、電源投入後所定時間経過後において２つの出力端子Ｔ間に生ずる当該しきい値以上の電圧が、上述の開封検出信号に該当する。
【００８０】
なお、静電容量の変化を検知することにより開封を検出する手段は、上述の回路等に限定されるものではない。たとえば、コンデンサとコイルとにより共振回路を構成し、コンデンサの静電容量の変化に起因する当該共振回路の共振周波数の変化を検出することにより開封を検出するよう構成することもできる。
【００８１】
なお、上述の各実施形態においては、図３に示すように、開封センサー８４をＩＣチップ７０の外部に設けるよう構成したが、開封センサー８４を設ける位置は、特に限定されるものではない。たとえば、図１２に示すように、開封センサー８４をＩＣチップ７０の内部に設けるよう構成することもできる。また、開封センサー８４の一部をＩＣチップ７０の内部に設け、他の部分をＩＣチップ７０の外部に設けるよう構成することもできる。
【００８２】
開封センサー８４の一部または全体を、ＩＣチップ７０の内部に設けるようすることで、開封センサー８４の存在がＩＣチップ７０の外部から判り難くなり、さらに機密保護に対する安全性を高めることができる。また、ＩＣチップ７０を製造する際、開封センサー８４の一部または全体を造り込むことができるので、ＩＣカード３０の製造コストの上昇を抑えることが可能となる。なお、後述するＩＣチップモジュールにおいても、ＩＣカード３０の場合と同様に、開封センサー８４の一部または全体を、ＩＣチップの内部に設けることができる。
【００８３】
図１３は、前述の開封センサー８４（図４参照）を構成するフォトダイオードＤ1，Ｄ2，Ｄ3，Ｄ4を、ＩＣチップ７０に設けられたＩＣ回路の一部を用いて構成した場合における、ＩＣチップ７０の構成の一部を示す図面である。図１３Ａは、ＩＣチップ７０の平面構成を模式的に表わした図面である。図１３Ｂは、ＩＣチップ７０の主要断面図である。
【００８４】
図１３Ｂに示すように、ＩＣチップ７０のｐ型半導体基板１００内に、複数（この例では４つ）のｎウェル領域１０２が形成されている。各ｎウェル領域１０２内にｐ+領域１０４が形成されている。それぞれのｎウェル領域１０２とｐ+領域１０４とにより、フォトダイオードＤ1，Ｄ2，Ｄ3，Ｄ4が構成される。
【００８５】
各ｐ+領域１０４は、層間膜１０６に設けられたコンタクトホール１０６ａを介して、アルミ配線１０８により、相互に接続される。同様に、各ｎウェル領域１０２も、アルミ配線１１０（図１３Ａ参照）により、相互に接続される。このように、アルミ配線１０８とアルミ配線１１０とを用いて、４つのフォトダイオードＤ1，Ｄ2，Ｄ3，Ｄ4を並列に接続している。これらを覆うようにパッシベーション膜１１２が形成されている。
【００８６】
前述（図２参照）の場合同様、ＩＣカード３０が開封された場合、たとえば、表層材３６が剥がされた場合には、パッシベーション膜１１２、層間膜１０６を透過した光が、ＩＣチップ７０の表面近くに形成されたフォトダイオードＤ1〜Ｄ4に当たる。これにより、開封検出信号が生成される。
【００８７】
このように、フォトダイオードＤ1，Ｄ2，Ｄ3，Ｄ4を、ＩＣチップ７０に設けられたＩＣ回路の一部を用いて構成することは、製造技術上、比較的容易である。また、このように、小さなフォトダイオードを複数分散させて造り込むようにすれば、フォトダイオードの存在がＩＣチップ７０の外部から、いっそう判り難くなるため好都合である。
【００８８】
なお、図１３の例では、ｐ型半導体基板１００内に、フォトダイオードＤ1，Ｄ2，Ｄ3，Ｄ4に対応させて、複数のｎウェル領域１０２を形成するよう構成したが、図１４のように、ｐ型半導体基板１００内に、フォトダイオードＤ1，Ｄ2，Ｄ3，Ｄ4に兼用して用いられる一つのｎウェル領域１０２を形成するよう構成してもよい。このように構成すれば、アルミ配線１１０を短くすることができ、好都合である。
【００８９】
つぎに、ＩＣカード３０が開封された場合にＣＰＵ７６が行なう処理の一例について、図３または図１２、および図７のフローチャートを参照しつつ説明する。上述のように、ＩＣカード３０は、内部に電源をもっていない。したがって、ＩＣカード３０が開封されたとしても、ＣＰＵ７６が作動していないときには、ＣＰＵ７６はＩＣカード３０が開封されたことを知ることができない。
【００９０】
ＩＣカード３０を開封した者が、ＣＰＵ７６の動作や不揮発性メモリ７８のデータを調べるために、露出したＩＣチップ７０の電源用のパッド（図示せず）を探し、これにプローブなどを当てて、ＩＣチップ７０に電源を与えたとする。電源が与えられることにより、ＣＰＵ７６が起動する（ステップＳ１）。
【００９１】
ＣＰＵ７６は、起動後、まず、開封センサー８４から開封検出信号が与えられているか否かを調べる（ステップＳ２）。開封検出信号が与えられていない場合には、通常の処理を行なう。
【００９２】
上述のように、ＩＣカード３０が開封された場合には、開封センサー８４から開封検出信号が与えられている。したがって、このときには、ＣＰＵ７６は、不揮発性メモリ７８のデータを全て消去する（ステップＳ３）。
【００９３】
このように、ＩＣカード３０を開封すると、不揮発性メモリ７８のデータが全て消去されるため、いったん開封されると、誰も当該データを知ることはできなくなる。このように構成することで、機密保護に対する安全性を極めて高くすることができる。
【００９４】
なお、この例においては、ＩＣカード３０が開封されると不揮発性メモリ７８のデータを全て消去するよう構成したが、ＩＣカード３０が開封されると、不揮発性メモリ７８の一部のデータのみを消去するよう構成することもできる。このように構成すれば、第３者に知られてはならないデータのみを選択的に消去するとともに、その他のデータを保存することができるため、好都合である。
【００９５】
図８は、ＩＣカード３０が開封された場合にＣＰＵ７６が行なう処理の他の例を示すフローチャートである。ＣＰＵ７６が開封を検出するまでの処理（ステップＳ１１、Ｓ１２）は、図７に示される例と同様である（ステップＳ１、Ｓ２参照）。ただし、この例においては、開封を検出すると、ＣＰＵ７６は、不揮発性メモリ７８のデータを全て読出し不能とする（ステップＳ１３）。
【００９６】
また、図７に示される例と異なり、この例においては、読出不能とされた不揮発性メモリ７８のデータを、特別の処理を施すことにより、再度読み出すこともできる。
【００９７】
すなわち、ＣＰＵ７６は、ＩＣチップ７０に設けられた所定のパッド（図示せず）から所定のイネーブル信号（読出許可信号）が入力されたか否かを監視しており（ステップＳ１４）、該イネーブル信号が入力された場合に限り、不揮発性メモリ７８のデータを、再度読出し可能とする（ステップＳ１５）。なお、イネーブル信号を暗号化しておけば、第３者によるデータの読み出しを、ある程度防止することができる。
【００９８】
このように、ＩＣカード３０を開封すると不揮発性メモリ７８のデータが全て読出し不能となるよう構成するとともに、特別の処理を施すことで当該データを知り得るよう構成すれば、第３者にデータを知られる危険が少なく、かつ、必要に応じてデータを後で取り出すことも可能となるため、好都合である。
【００９９】
なお、この例においては、ＩＣカード３０が開封されると不揮発性メモリ７８のデータを全て読出不能とするよう構成したが、ＩＣカード３０が開封されると、不揮発性メモリ７８の一部のデータのみを読出不能とするよう構成することもできる。
【０１００】
また、イネーブル信号が入力された場合、読出不能とされた全ての不揮発性メモリ７８のデータを再度読出し可能とするよう構成したが、イネーブル信号が入力された場合、読出不能とされた不揮発性メモリ７８のデータのうち、一部のデータのみを再度読出し可能とするよう構成することもできる。このように構成すれば、第３者に絶対知られてはならないデータについては、だれも読み出すことができなくなるため、機密保持の点で好ましい。
【０１０１】
図９は、ＩＣカード３０が開封された場合にＣＰＵ７６が行なう処理のさらに他の例を示すフローチャートである。ＣＰＵ７６が開封を検出するまでの処理（ステップＳ２１、Ｓ２２）は、上述の各例と同様である。ただし、この例においては、開封を検出すると、ＣＰＵ７６は、ＣＰＵ７６自身を作動不能とする（ステップＳ２３）。
【０１０２】
このように、ＩＣカード３０を開封すると、ＣＰＵ７６が機能しなくなるので、不正にＩＣカードやＩＣチップモジュールを入手して開封したとしても、データ処理の機能を知ることは極めて困難となる。
【０１０３】
図８に示される例と同様に、この例においても、いったん作動不能となったＣＰＵ７６を、特別の処理を施すことにより、再度作動可能にすることができる。すなわち、ＩＣチップ７０に設けられた所定のパッド（図示せず）から所定のイネーブル信号（ＣＰＵ作動許可信号）が入力された場合に限り、ＣＰＵ７６が、再度作動可能となる。（ステップＳ２４、Ｓ２５）。
【０１０４】
なお、この例においては、ＩＣカード３０が開封されるとＣＰＵ７６の機能全体を作動不能とするよう構成したが、ＩＣカード３０が開封されると、ＣＰＵ７６の機能の一部のみを停止させ、他の機能を停止させないよう構成することもできる。このように構成すれば、第３者に知られてはならない処理機能のみを停止させ、その他の一般的な機能は停止させないようにすることができるため、好都合である。
【０１０５】
また、イネーブル信号が入力された場合、停止されたＣＰＵ７６の機能の全てを作動可能とするよう構成したが、イネーブル信号が入力された場合、停止されたＣＰＵ７６の機能のうち、一部の機能のみを、再度作動可能とするよう構成することもできる。このように構成すれば、第３者に絶対知られてはならない処理機能については、だれも知ることができなくなるため、機密保持の点で好ましい。
【０１０６】
なお、この例においては、所定のイネーブル信号を入力することにより、停止されたＣＰＵ７６の機能を、再度作動可能とするよう構成したが、いったん停止されたＣＰＵ７６の機能は、再び作動可能とならないよう構成することもできる。
【０１０７】
つぎに、図１０Ａに、この発明の他の実施形態によるＩＣチップモジュール９２の分解斜視図を示す。ＩＣチップモジュール９２は、プリペイドカード、スキー場のリフトや鉄道の自動改札、荷物の自動仕分け等に用いるＩＣカードに内蔵される。
【０１０８】
ＩＣチップモジュール９２は、ＩＣチップ８６とＩＣチップ８８とを異方性導電体９０により接着することにより形成されている。この実施形態においては、ＩＣチップ８６に、ＣＰＵ、変復調回路、電源生成回路などの主要回路（図示せず）が搭載され、ＩＣチップ８８に不揮発性メモリ（図示せず）が搭載されている。ＩＣチップ８６の上面には複数の端子８６ａ，８６ｂ，・・・が設けられ、ＩＣチップ８８の下面には、前述の端子８６ａ，８６ｂ，・・・と対向する位置に、端子８８ａ，８８ｂ，・・・が、それぞれ設けられている。
【０１０９】
異方性導電体９０は、一方向にのみ導電性を有する導電体で、接着性を有している。異方性導電体として、たとえば熱硬化性の接着剤であるアニソルム（日立化成）を用いることができる。このような異方性導電体９０を用いることにより、ＩＣチップ８６およびＩＣチップ８８を強固に接着することができる。異方性導電体９０を用いて、ＩＣチップ８６およびＩＣチップ８８を接着することにより、互いに対向する位置に設けられた各端子８６ａ，８６ｂ，・・・と、端子８８ａ，８８ｂ，・・・とが、電気的に接続される。このようにして、ＩＣチップモジュール９２を形成することができる。
【０１１０】
端子８６ｃ，８６ｄ，・・・と、端子８８ｃ，８８ｄ，・・・とが、電気的に接続されることにより、ＩＣチップ８６に設けられた主要回路とＩＣチップ８８に設けられた不揮発性メモリとが電気的に接続される。なお、このようにして形成されたＩＣチップモジュール９２と、アンテナを含む共振回路（図示せず）とを収納体（図示せず）に封入することにより、非接触式のＩＣカードが完成する。
【０１１１】
ＩＣチップモジュール９２は、開封センサー８４を備えている。図１０Ｂに、この実施形態における開封センサー８４の回路図を示す。図１０Ｂに示すように、開封センサー８４は、配線８９と抵抗Ｒ5とを直列に接続することにより構成されている。上述の各開封センサー８４（たとえば図５Ｂ）に示される例と同様に、開封センサー８４には、ＩＣチップ８６に設けられた電源生成回路（図示せず）から電源電圧Ｅが印加され、開封センサー８４の２つの出力端子Ｔは、ＩＣチップ８６に設けられたＣＰＵ（図示せず）に接続されている。
【０１１２】
図１０Ａに示すように、ＩＣチップ８８に設けられた端子８８ａと端子８８ｂとは、ＩＣチップ８８の内部で、配線８９により電気的に接続されている。したがって、ＩＣチップ８６に設けられた端子８６ａと端子８６ｂとは、異方性導電体９０、端子８８ａ、配線８９、端子８８ｂを介して電気的に接続されている。なお、図１０Ｂに示す抵抗Ｒ5は、ＩＣチップ８６内の適所に配置されている（図示せず）。
【０１１３】
２つの出力端子Ｔ間が配線８９により導通されているときは、２つの出力端子Ｔ間の電圧は、所定のしきい値以下になるよう設定されている。２つの出力端子Ｔ間が非導通状態（断線状態）になると、２つの出力端子Ｔ間の電圧は前記しきい値以上になるよう設定されている。
【０１１４】
通常は、ＩＣチップ８６とＩＣチップ８８とは異方性導電体９０を介して接続されているため、２つの出力端子Ｔ間が導通状態になっている。このため、２つの出力端子Ｔ間の電圧はしきい値以下である。ところが、ＩＣチップモジュール９２が開封された場合、すなわち、ＩＣチップ８６とＩＣチップ８８とが分離された場合には、端子８６ａと端子８６ｂとは非導通状態となる。これにより、２つの出力端子Ｔ間の電圧はしきい値以上になる。２つの出力端子Ｔ間に生ずる当該しきい値以上の電圧が、上述の開封検出信号に該当する。
【０１１５】
なお、配線が断線状態となったことを検知することにより開封を検出する手段は、上述の回路等に限定されるものではない。
【０１１６】
また、異方性導電体９０を用いることなく、他の方法、たとえばハンダ付けや、共晶結合を利用したバンプ技術などを用いて、端子８６ａ，８６ｂ，・・・と、端子８８ａ，８８ｂ，・・・とを電気的に接続するよう構成することもできる。
【０１１７】
つぎに、図１１Ａに、この発明の他の実施形態によるＩＣチップモジュール９８の分解斜視図を示す。ＩＣチップモジュール９８は、ＩＣチップ９４と、ＩＣチップ９４の上面に貼り付けられたシール状部材９６とを備えている。上述のＩＣチップモジュール９２（図１０参照）の場合と異なり、この実施形態においては、ひとつのＩＣチップ９４に、ＣＰＵ、変復調回路、電源生成回路などの主要回路および不揮発性メモリを搭載している。
【０１１８】
ＩＣチップ９４の上面には２個の端子９４ａ，９４ｂ、および不揮発性メモリのチェック等に使用するパッド９５が設けられている。シール状部材９６はこれらの端子９４ａ，９４ｂ、およびパッド９５を覆うように貼り付けられている。シール状部材９６の接着面側の、少なくとも端子９４ａ，９４ｂに対向する帯状の部分は、導電性の材料で形成された帯状配線９７を構成している。
【０１１９】
ＩＣチップモジュール９８の開封センサー８４の回路図を図１１Ｂに示す。この実施形態における開封センサー８４の回路は、前述の図１０Ｂに示す回路と同様である。すなわち、図１１Ａに示すように、ＩＣチップ９４に設けられた端子９４ａと端子９４ｂとは、シール部材９６に形成された帯状配線９７を介して、電気的に接続されている。
【０１２０】
上述のＩＣチップモジュール９２の場合同様、通常は、ＩＣチップ９４の上面にシール部材９６が貼り付けられているため、２つの出力端子Ｔ間が導通状態になっている。このため、２つの出力端子Ｔ間の電圧は、しきい値以下である。ところが、ＩＣチップモジュール９８が開封された場合、すなわち、パッド９５にプローブ等をあてるためにＩＣチップ９４の上面のシール部材９６が剥がされた場合には、端子９４ａと端子９４ｂとは非導通状態となる。これにより、２つの出力端子Ｔ間の電圧は、しきい値以上になる。２つの出力端子Ｔ間に生ずる当該しきい値以上の電圧が、開封検出信号に該当するのは、上述のＩＣチップモジュール９２の場合と同様である。開封検出信号を得ることにより、ＣＰＵは、ＩＣチップモジュール９８が開封されたことを知る。
【０１２１】
なお、図１０および図１１に示す実施形態においては、配線が断線状態（非導通状態）となったことを検知することによりＩＣチップモジュールが開封されたことを検出する場合を例に説明したが、上述のＩＣカード３０の場合同様、ＩＣチップモジュールが開封されたときの外部からの光を検知することにより開封を検出するよう構成することもできる。また、ＩＣチップモジュールが開封されたときの静電容量の変化を検知することにより開封を検出するように構成したり、ＩＣチップモジュールが開封されたときの抵抗値の変化を検知することにより開封を検出するように構成することもできる。
【０１２２】
さて、ＩＣチップ８６（図１０参照）またはＩＣチップ９４（図１１参照）に内蔵されたＣＰＵは、開封検出信号を得ると、上述のＩＣカード３０の場合と同様の処理、例えばＣＰＵを作動不能とするような処理（図９参照）を行なう。
【０１２３】
なお、ＩＣチップモジュール９８（図１１参照）のように、ＣＰＵと不揮発性メモリとを同一のＩＣチップに設けるよう構成した場合には、不揮発性メモリのデータの一部または全部を消去するような処理（図７参照）や、データの一部または全部を読出禁止とするような処理（図８参照）を行なうよう構成することもできる。
【０１２４】
なお、上述の各実施形態においては、１コイル型の非接触型のＩＣカードに、この発明を適用した場合を例に説明したが、この発明は、いわゆる複数コイル型の非接触型のＩＣカードにも適用することができる。また、非接触型のＩＣカード以外に、接触型のＩＣカードにも適用することができる。さらに、ＩＣチップを搭載したＩＣカード一般に適用することができる。ここでいうＩＣカードとは、収納体にＩＣチップを収納したものをいい、形状、大きさを問わない。収納体は、略板状の部材の他、箱状の部材をも含む概念である。また、ＩＣカードのみならず、ＩＣ回路を設けた部材を含むＩＣチップモジュールにも適用することができる。
【図面の簡単な説明】
【図ｌ】この発明の一実施形態によるＩＣカード３０を示す図面である。
【図２】図１における要部断面（断面Ｓ２−Ｓ２）を示す図面である。
【図３】ＩＣカード３０の回路構成を示す図面である。
【図４】開封センサー８４の一例を示す回路図である。
【図５】図５Ａは、他の例による開封センサー８４を用いたＩＣカード３０の要部断面を示す図である。図５Ｂは、当該開封センサー８４の回路図である。
【図６】図６Ａは、さらに他の例による開封センサー８４を用いたＩＣカード３０の要部断面を示す図である。図６Ｂは、当該開封センサー８４の回路図である。
【図７】ＩＣカード３０が開封された場合にＣＰＵ７６が行なう処理の一例を示すフローチャートである。
【図８】ＩＣカード３０が開封された場合にＣＰＵ７６が行なう処理の他の例を示すフローチャートである。
【図９】ＩＣカード３０が開封された場合にＣＰＵ７６が行なう処理のさらに他の例を示すフローチャートである。
【図１０】図１０Ａはこの発明の他の実施形態によるＩＣチップモジュール９２の分解斜視図である。図１０Ｂは、この実施形態における開封センサー８４の回路図である。
【図１１】図１１Ａはこの発明の他の実施形態によるＩＣチップモジュール９８の分解斜視図である。図１１Ｂは、この実施形態における開封センサー８４の回路図である。
【図１２】開封センサーをＩＣチップの内部に設けた場合のＩＣカードの構成を示す図面である。
【図１３】図１３Ａは、ＩＣ回路の一部を用いてフォトダイオードを構成した場合における、ＩＣチップ７０の平面構成の一例を表わした図面である。図１３Ｂは、図１３Ａに示すＩＣチップ７０の主要断面図である。
【図１４】図１４Ａは、ＩＣ回路の一部を用いてフォトダイオードを構成した場合における、ＩＣチップ７０の平面構成の他の例を表わした図面である。図１４Ｂは、図１４Ａに示すＩＣチップ７０の主要断面図である。
【図１５】従来の非接触型のＩＣカードの一例を示す図面である。
【図１６】図１６Ａは、図１５における断面Ｓ１−Ｓ１を示す図面である。図１６Ｂは、ＩＣカード２の回路図である。
【図１７】従来の非接触型のＩＣカードの他の例を示す図面である。
【符号の説明】
３０・・・・・・ＩＣカード
７０・・・・・・ＩＣチップ
７６・・・・・・ＣＰＵ
７８・・・・・・不揮発性メモリ
８４・・・・・・開封センサー
【発明の属する技術分野】
この発明はＩＣカードおよびＩＣチップモジュールに関し、特に、ＩＣカードおよびＩＣチップモジュールの安全性（セキュリティー）の向上に関する。
【０００２】
【従来の技術】
スキー場のリフトや鉄道の自動改札、荷物の自動仕分け等に、非接触型のＩＣカードを用いた通信システムが用いられる。従来の非接触型のＩＣカードの一例を図１５に示す。図１５に示すＩＣカード２は、１コイル型のＩＣカードであり、アンテナとして用いられるコイル４、コンデンサＣ１，Ｃ２、ＩＣチップ８を備えている。
【０００３】
コンデンサＣ１，Ｃ２、ＩＣチップ８は、フィルム状の合成樹脂基板に実装されている。コンデンサＣ１，Ｃ２、ＩＣチップ８を実装した基板を、タブ（ｔａｂ：tape automated bonding）１０という。
【０００４】
図１６Ａに、ＩＣカード２の断面図を示す。合成樹脂のコア部材１２が一対の表層材１４、１６に挟まれている。コア部材１２に設けられた空洞部１８内に露出した表層材１４に、コンデンサＣ１，Ｃ２、ＩＣチップ８を実装したタブ１０が固定されている。タブ１０とＩＣチップ８との接合部は、エポキシ樹脂などの封止材９で被覆されている。
【０００５】
コイル４は、表層材１４とコア部材１２との間に配置されている。コイル４とタブ１０とは、ワイヤ２０により接続されている。
【０００６】
図１６Ｂに、ＩＣカード２の回路図を示す。ＩＣカード２は、リーダー／ライター（質問器、図示せず）から送られる電磁波を、コイル４およびコンデンサＣ１により構成される共振回路２２で受け、これを電力源とする。なお、コンデンサＣ２は、電力平滑用のコンデンサである。
【０００７】
また、該電磁波に重畳して送られる情報をＩＣチップ８に設けられた制御部（図示せず）が解読し、ＩＣチップ８に設けられた不揮発性メモリ（図示せず）の内容を書換えたり、リーダー／ライターに返答を行なったりする。返答は、共振回路２２のインピーダンスを変化させることにより行なう。リーダー／ライターは、ＩＣカード２側の共振回路２２のインピーダンス変化に伴う自己の共振回路（図示せず）のインピーダンスの変化（インピーダンス反射）を検出することにより、返答内容を知る。
【０００８】
このように、ＩＣカード２を用いれば、カード内に電源を必要とせずかつ非接触でデータの授受を行なうことができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述のような従来のＩＣカード２には、次のような問題点があった。従来のＩＣカード２においては、搭載された不揮発性メモリ等の機能を製造過程等においてチェックするためのパッド（端子）がＩＣチップ８の表面に設けられている（図示せず）。したがって、表層材１４、１６が剥がされると、このパッドが露出する。露出したパッドにプローブ（検査針）を当てることで、容易に不揮発性メモリのデータを読み出したり、ＩＣチップ８を機能させたりすることができる。すなわち、機密保護に対する安全性がそれほど高くなかった。また、図１７に示すように、制御部（図示せず）を備えたＩＣチップ６および不揮発性メモリ（図示せず）を備えたＩＣチップ７の２つのＩＣチップをタブ１０に実装したタイプのＩＣカードもある。このようなタイプのＩＣカードにおいては、前述のパッドに加え、２つのＩＣチップを接続する配線２４が露出しているため、不揮発性メモリのデータを読み出したりするのが、さらに容易である。
【００１０】
この発明は、このような問題点を解決し、機密保護に対する安全性の高いＩＣカードおよびＩＣチップモジュールを提供することを目的とする。
【００１１】
【課題を解決するための手段】
この発明のＩＣカードは、ＩＣ回路を設けたＩＣチップと、前記ＩＣチップを収納する収納体と、を有するＩＣカードであって、前記収納体が開封されたことを検出する開封検出手段を設け、前記開封検出手段により開封が検出されると、前記ＩＣ回路の機能の一部または全部が正常に機能しなくなるよう構成するとともに、イネーブル信号が入力された場合には一部または全部が正常に機能するよう構成したこと、を特徴とする。
【００１２】
この発明のＩＣカードは、前記ＩＣ回路が、データを記憶するデータ記憶部を備え、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を実質的に採取不能とするよう構成したこと、を特徴とする。
【００１３】
この発明のＩＣカードは、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を読出禁止とするよう構成したこと、を特徴とする。
【００１４】
この発明のＩＣカードは、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を消去するよう構成したこと、を特徴とする。
【００１５】
この発明のＩＣカードは、前記ＩＣ回路は、データの処理を行なうデータ処理部を備え、前記開封検出手段により開封が検出されると、前記データ処理部の機能の一部または全部を停止するよう構成したこと、を特徴とする。
【００１６】
この発明のＩＣカードは、前記開封検出手段は、収納体が開封されたときの外部からの光を検知することにより開封を検出すること、を特徴とする。
【００１７】
この発明のＩＣカードは、前記開封検出手段として、複数の受光素子を並列に配置したこと、を特徴とする。
【００２１】
この発明のＩＣチップモジュールは、少なくとも一方の部材にＩＣ回路を設けた２以上の部材を一体に形成したＩＣチップモジュールであって、当該ＩＣチップモジュールが開封されたことを検出する開封検出手段を設け、前記開封検出手段により開封が検出されると、前記ＩＣ回路の機能の一部または全部が正常に機能しなくなるよう構成するとともに、イネーブル信号が入力された場合には一部または全部が正常に機能するよう構成したこと、を特徴とする。
【００２２】
この発明のＩＣチップモジュールは、前記ＩＣ回路が、データを記憶するデータ記憶部を備え、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を実質的に採取不能とするよう構成したこと、を特徴とする。
【００２３】
この発明のＩＣチップモジュールは、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を読出禁止とするよう構成したこと、を特徴とする。
【００２４】
この発明のＩＣチップモジュールは、前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を消去するよう構成したこと、を特徴とする。
【００２５】
この発明のＩＣチップモジュールは、前記ＩＣ回路が、データの処理を行なうデータ処理部を備え、前記開封検出手段により開封が検出されると、前記データ処理部の機能の一部または全部を停止するよう構成したこと、を特徴とする。
【００２６】
この発明のＩＣチップモジュールは、前記開封検出手段が、ＩＣチップモジュールが開封されたときの外部からの光を検知することにより開封を検出すること、を特徴とする。
【００２７】
この発明のＩＣチップモジュールは、前記開封検出手段として、複数の受光素子を並列に配置したこと、を特徴とする。
【００３５】
【発明の作用および効果】
この発明のＩＣカードおよびＩＣチップモジュールは、開封が検出されるとＩＣ回路の機能の一部または全部が正常に機能しなくなるよう構成するとともに、イネーブル信号が入力された場合には一部または全部が正常に機能するよう構成したことを特徴とする。
【００３６】
したがって、ＩＣカードを収納した収納体またはＩＣチップモジュールを開封すると、ＩＣ回路が正常に機能しなくなる。このため、不正にＩＣカードやＩＣチップモジュールを入手して開封したとしても、ＩＣ回路の機能を知ることは極めて困難である。すなわち、機密保護に対する安全性を高めることができる。また、必要に応じてデータを後で取り出すことも可能となるため、好都合である。
【００３７】
この発明のＩＣカードおよびＩＣチップモジュールは、ＩＣ回路がデータを記憶するデータ記憶部を備え、開封が検出されるとデータ記憶部のデータの一部または全部を実質的に採取不能とするよう構成したことを特徴とする。
【００３８】
したがって、ＩＣカードを収納した収納体またはＩＣチップモジュールを開封すると、データ記憶部のデータの一部または全部が実質的に採取不能となる。このため、不正にＩＣカードやＩＣチップモジュールを入手して開封したとしても、重要なデータを知ることは極めて困難である。
【００３９】
この発明のＩＣカードおよびＩＣチップモジュールは、開封が検出されると、データ記憶部のデータの一部または全部を読出禁止とするよう構成したことを特徴とする。
【００４０】
したがって、ＩＣカードを収納した収納体またはＩＣチップモジュールが開封された場合、データ記憶部のデータを読み出せなくするとともに、特別の処理を施すことで当該データを知り得るよう構成することができる。このため、第３者にデータを知られては困るが、データ自体を失いたくないときに好都合である。
【００４３】
この発明のＩＣカードおよびＩＣチップモジュールは、ＩＣ回路がデータの処理を行なうデータ処理部を備え、開封が検出されるとデータ処理部の機能の一部または全部を停止するよう構成したことを特徴とする。
【００４４】
したがって、ＩＣカードを収納した収納体またはＩＣチップモジュールを開封すると、データ処理部の機能の一部または全部が機能しなくなる。このため、不正にＩＣカードやＩＣチップモジュールを入手して開封したとしても、データ処理部の機能を知ることは極めて困難である。
【００４５】
この発明のＩＣカードおよびＩＣチップモジュールは、開封されたときの外部からの光を検知することにより開封を検出することを特徴とする。したがって、収納体またはＩＣチップモジュールの内部に受光素子等を配置することにより、簡単に開封を検出することができる。
【００４６】
この発明のＩＣカードおよびＩＣチップモジュールは、複数の受光素子を並列に配置したことを特徴とする。したがって小さな受光素子を、収納体またはＩＣチップモジュールの内部に複数配置することで、受光素子を目立たせないようにすることができる。また、複数の受光素子を分散して配置することにより、広範囲にわたり開封を検出することができる。
【００５４】
【発明の実施の形態】
図１に、この発明の一実施形態によるＩＣカード３０を示す。ＩＣカード３０は、１コイル型のＩＣカードであり、プリペイドカード、スキー場のリフトや鉄道の自動改札、荷物の自動仕分け等に用いることができる。
【００５５】
図２に、図１における要部断面（断面Ｓ２−Ｓ２）を示す。ＩＣカード３０は、表層材３２、コア部材３４、表層材３６をこの順に積層した構造を有している。表層材３２、３６として、塩化ビニル、ＰＥＴ（ポリエチレンテレフタレート）等の合成樹脂を用いている。また、コア部材３４は、合成樹脂により構成されている。表層材３２、３６およびコア部材３４が、収納体に該当する。
【００５６】
コア部材３４で形成された層の中に空洞部３８が設けられている。空洞部３８には、ＩＣチップ７０や共振回路８０（図３参照）を構成するコンデンサＣを搭載したタブ（ｔａｂ：tape automated bonding）４０が、配置されている。タブ４０は、表層材３２に固定されている。タブ４０とＩＣチップ７０との接合部は、エポキシ樹脂などの封止材４２で被覆されている。アンテナ８２は、表層材３２とコア部材３４との間に配置されている。アンテナ８２とタブ４０とは、ワイヤ４４により接続されている。
【００５７】
また、タブ４０には、図１に示すように、後述する開封センサー８４（図３参照）を構成する、受光素子であるフォトダイオードＤ1，Ｄ2，Ｄ3，Ｄ4および抵抗Ｒ１が実装されている。
【００５８】
なお、図２に示す空胴部３８を合成樹脂などで充填することもできる。この場合、充填された合成樹脂も、上述の収納体に含まれる。また、空胴部３８内を合成樹脂などで充填した場合には、表層材３２、表層材３６のいずれか一方または双方を設けないよう構成することもできる。
【００５９】
図３に、ＩＣカード３０の回路構成を示す。質問器５０は、制御部５４の制御により、発振回路６０からの高周波搬送波をアンテナ５８から送り出している。質問器５０に対してＩＣカード３０が接近すると、この高周波搬送波は、ＩＣカード３０のアンテナ８２に受信される。電源生成回路７２は、受信した高周波を直流電力に変換して、他の回路部分に供給する。このようにして、質問器５０に近づくと、ＩＣカード３０が動作可能となる。
【００６０】
質問器５０からＩＣカード３０に対する情報送信は、制御部５４の制御により、高周波搬送波を変復調回路５２において変調することにより行う。ＩＣカード３０は、変調された高周波搬送波を変復調回路７４において復調する。データ処理部であるＣＰＵ７６は、復調された情報を得て、データ記憶部である不揮発性メモリ７８の内容の書き換えや情報返信等の必要な処理を行う。
【００６１】
上記と逆に、ＩＣカード３０から質問器５０に対しての情報送信も行われる。ここで、ＩＣカード３０側には、発振回路が設けられていない。したがって、質問器５０の側から無変調の高周波搬送波を送り出しておき、ＩＣカード３０側にて、変復調回路７４により、共振回路８０のインピーダンスを変化させるようにしている。質問器５０は、このインピーダンス変化を、自己側の共振回路５６のインピーダンス変化として、変復調回路５２により検出して復調を行う。制御部５４は、復調された情報を得て、必要な処理を行う。
【００６２】
ＩＣカード３０が質問器５０から遠ざかると、電力供給が無くなるので、ＩＣカード３０の動作は停止する。しかし、不揮発性メモリ７８を用いているので、電力供給が無くなっても、記憶された情報は保持される。
【００６３】
開封検出手段である開封センサー８４は、表層材３２、３６（図２参照）が剥がされたことを検出すると、開封検出信号をＣＰＵ７６に与える。ＣＰＵ７６は、開封検出信号を得ると、予め定められた処理、例えば不揮発性メモリ７８のデータの消去などを行なう。
【００６４】
図４は、開封センサー８４の一例を示す回路図である。開封センサー８４は、並列接続した４つのフォトダイオードＤ1〜Ｄ4と、抵抗Ｒ1とを、直列に接続することにより構成されている。開封センサー８４には、電源生成回路７２（図３参照）から電源電圧Ｅが印加されている。開封センサー８４の２つの出力端子Ｔは、ＣＰＵ７６（図３参照）に接続されている。
【００６５】
フォトダイオードＤ1〜Ｄ4のいずれにも光が当らないときは、２つの出力端子Ｔ間の電圧は、所定のしきい値以下になるよう設定されている。フォトダイオードＤ1〜Ｄ4のいずれかに光が当ると、２つの出力端子Ｔ間の電圧は前記しきい値以上になるよう設定されている。
【００６６】
通常は、図２に示すように、表層材３２、３６およびコア部材３４により封鎖された空洞部３８内にフォトダイオードＤ1〜Ｄ4が配置されている。したがって、２つの出力端子Ｔ間の電圧はしきい値以下である。ところが、ＩＣカード３０が開封された場合、たとえば、表層材３６が剥がされた場合には、空洞部３８に光が差し込み、フォトダイオードＤ1〜Ｄ4のいずれかに光が当る。これにより、２つの出力端子Ｔ間の電圧はしきい値以上になる。２つの出力端子Ｔ間に生ずる当該しきい値以上の電圧が、上述の開封検出信号に該当する。
【００６７】
なお、この例においては、フォトダイオードＤ1〜Ｄ4のいずれかに光が当ると、２つの出力端子Ｔ間の電圧がしきい値以上になるよう設定したが、フォトダイオードＤ1〜Ｄ4のうち２つ以上、３つ以上、または全てに光が当った場合に、２つの出力端子Ｔ間の電圧がしきい値以上になるよう設定することもできる。このように設定すれば、フォトダイオードＤ1〜Ｄ4個々の容量が小さくて済むため、フォトダイオードＤ1〜Ｄ4を目立たなくすることができる。
【００６８】
また、この例においては、４つのフォトダイオードＤ1〜Ｄ4を並列接続して用いたが、並列接続するフォトダイオードの数は、４つに限定されるものではない。また、フォトダイオードを１つだけ用いることもできる。
【００６９】
また、この例においては、光を検出する手段としてフォトダイオードを例に説明したが、光を検出する手段としては、フォトダイオードの他に、たとえばフォトトランジスタなどを用いることもできる。なお、外部からの光を検知することにより開封を検出する手段は、上述の回路等に限定されるものではない。
【００７０】
つぎに、図５に、開封センサー８４の他の例を示す。図５Ａは、他の例による開封センサー８４を用いたＩＣカード３０の要部断面を示す図である。図５Ｂは、当該開封センサー８４の回路図である。
【００７１】
図５Ｂに示すように、開封センサー８４は、２つの抵抗Ｒ2およびＲ3を直列に接続することにより構成されている。図４に示される例と同様に、開封センサー８４には、電源生成回路７２から電源電圧Ｅが印加され、開封センサー８４の２つの出力端子Ｔは、ＣＰＵ７６に接続されている。
【００７２】
図５Ａに示すように、表層材３２の内側には電極４６が固着され、表層材３６の内側には電極４８が固着されている。電極４６と電極４８との間のコア部材３４は、所定の電気抵抗Ｒ2を有するよう設定されている。すなわち、コア部材３４が、図５Ｂに示す抵抗Ｒ2に該当する。電極４６、４８は、それぞれ、ワイヤ６２、６４を介して、タブ４０に接続されている。抵抗Ｒ3は、タブ４０の適所に配置されている（図示せず）。
【００７３】
電極４６、４８間の抵抗値がＲ2に等しいときは、２つの出力端子Ｔ間の電圧は、所定のしきい値以下になるよう設定されている。電極４６、４８間の抵抗値がＲ2より大きくなると、２つの出力端子Ｔ間の電圧は前記しきい値以上になるよう設定されている。
【００７４】
通常は、図５に示すように、電極４６、４８間にコア部材３４が密着した状態になっている。したがって、２つの出力端子Ｔ間の電圧はしきい値以下である。ところが、ＩＣカード３０が開封された場合、たとえば、表層材３６が剥がされた場合には、表層材３６に固着された電極４８と、コア部材３４とが分離してしまうため、電極４６、４８間の抵抗値が極めて大きくなる。これにより、２つの出力端子Ｔ間の電圧はしきい値以上になる。図４に示される例と同様に、２つの出力端子Ｔ間に生ずる当該しきい値以上の電圧が、上述の開封検出信号に該当する。なお、抵抗値の変化を検知することにより開封を検出する手段は、上述の回路等に限定されるものではない。
【００７５】
つぎに、図６に、開封センサー８４のさらに他の例を示す。図６Ａは、さらに他の例による開封センサー８４を用いたＩＣカード３０の要部断面を示す図である。図６Ｂは、当該開封センサー８４の回路図である。
【００７６】
図６Ｂに示すように、開封センサー８４は、コンデンサＣsおよび抵抗Ｒ4を直列に接続することにより構成されている。上述の各例と同様に、開封センサー８４には、電源生成回路７２から電源電圧Ｅが印加され、開封センサー８４の２つの出力端子Ｔは、ＣＰＵ７６に接続されている。
【００７７】
図６Ａに示すように、表層材３２の内側には電極４６が固着され、表層材３６の内側には電極４８が固着され、電極４６、４８は、それぞれ、ワイヤ６２、６４を介して、タブ４０に接続されている点は、図５に示す例と同様である。ただし、図６に示す開封センサー８４においては、電極４６と電極４８との間のコア部材３４は、所定の誘電率を有するよう設定されている。すなわち、電極４６、４８およびコア部材３４により、所定の静電容量Ｃsを有するコンデンサＣsを構成している。抵抗Ｒ4は、タブ４０の適所に配置されている（図示せず）。
【００７８】
２つの出力端子Ｔ間の電圧は、電源Ｅ投入後、コンデンサＣsおよび抵抗Ｒ4により定まる時定数で、電源電圧に達する。そこで、抵抗Ｒ4の値を適当な値に設定することで、電極４６、４８間の静電容量がＣsに等しいときには、電源投入後所定時間経過後における２つの出力端子Ｔ間の電圧が、所定のしきい値以下になるように設定している。電極４６、４８間の静電容量がＣsより小さくなると、すなわち時定数が小さくなると、電源投入後所定時間経過後における２つの出力端子Ｔ間の電圧が、前記しきい値以上になるよう設定されている。
【００７９】
通常は、図６に示すように、電極４６、４８間にコア部材３４が密着した状態になっている。したがって、電源投入後所定時間経過後における２つの出力端子Ｔ間の電圧はしきい値以下である。ところが、ＩＣカード３０が開封された場合、たとえば、表層材３６が剥がされた場合には、表層材３６に固着された電極４８とコア部材３４とが分離するとともに、表層材３６に固着された電極４８と、表層材３２に固着された電極４６との距離が大きくなる。これにより、電極４６、４８間の静電容量がＣsより小さくなるため、時定数が小さくなる。この結果、電源投入後所定時間経過後における２つの出力端子Ｔ間の電圧はしきい値以上になる。この例においては、電源投入後所定時間経過後において２つの出力端子Ｔ間に生ずる当該しきい値以上の電圧が、上述の開封検出信号に該当する。
【００８０】
なお、静電容量の変化を検知することにより開封を検出する手段は、上述の回路等に限定されるものではない。たとえば、コンデンサとコイルとにより共振回路を構成し、コンデンサの静電容量の変化に起因する当該共振回路の共振周波数の変化を検出することにより開封を検出するよう構成することもできる。
【００８１】
なお、上述の各実施形態においては、図３に示すように、開封センサー８４をＩＣチップ７０の外部に設けるよう構成したが、開封センサー８４を設ける位置は、特に限定されるものではない。たとえば、図１２に示すように、開封センサー８４をＩＣチップ７０の内部に設けるよう構成することもできる。また、開封センサー８４の一部をＩＣチップ７０の内部に設け、他の部分をＩＣチップ７０の外部に設けるよう構成することもできる。
【００８２】
開封センサー８４の一部または全体を、ＩＣチップ７０の内部に設けるようすることで、開封センサー８４の存在がＩＣチップ７０の外部から判り難くなり、さらに機密保護に対する安全性を高めることができる。また、ＩＣチップ７０を製造する際、開封センサー８４の一部または全体を造り込むことができるので、ＩＣカード３０の製造コストの上昇を抑えることが可能となる。なお、後述するＩＣチップモジュールにおいても、ＩＣカード３０の場合と同様に、開封センサー８４の一部または全体を、ＩＣチップの内部に設けることができる。
【００８３】
図１３は、前述の開封センサー８４（図４参照）を構成するフォトダイオードＤ1，Ｄ2，Ｄ3，Ｄ4を、ＩＣチップ７０に設けられたＩＣ回路の一部を用いて構成した場合における、ＩＣチップ７０の構成の一部を示す図面である。図１３Ａは、ＩＣチップ７０の平面構成を模式的に表わした図面である。図１３Ｂは、ＩＣチップ７０の主要断面図である。
【００８４】
図１３Ｂに示すように、ＩＣチップ７０のｐ型半導体基板１００内に、複数（この例では４つ）のｎウェル領域１０２が形成されている。各ｎウェル領域１０２内にｐ+領域１０４が形成されている。それぞれのｎウェル領域１０２とｐ+領域１０４とにより、フォトダイオードＤ1，Ｄ2，Ｄ3，Ｄ4が構成される。
【００８５】
各ｐ+領域１０４は、層間膜１０６に設けられたコンタクトホール１０６ａを介して、アルミ配線１０８により、相互に接続される。同様に、各ｎウェル領域１０２も、アルミ配線１１０（図１３Ａ参照）により、相互に接続される。このように、アルミ配線１０８とアルミ配線１１０とを用いて、４つのフォトダイオードＤ1，Ｄ2，Ｄ3，Ｄ4を並列に接続している。これらを覆うようにパッシベーション膜１１２が形成されている。
【００８６】
前述（図２参照）の場合同様、ＩＣカード３０が開封された場合、たとえば、表層材３６が剥がされた場合には、パッシベーション膜１１２、層間膜１０６を透過した光が、ＩＣチップ７０の表面近くに形成されたフォトダイオードＤ1〜Ｄ4に当たる。これにより、開封検出信号が生成される。
【００８７】
このように、フォトダイオードＤ1，Ｄ2，Ｄ3，Ｄ4を、ＩＣチップ７０に設けられたＩＣ回路の一部を用いて構成することは、製造技術上、比較的容易である。また、このように、小さなフォトダイオードを複数分散させて造り込むようにすれば、フォトダイオードの存在がＩＣチップ７０の外部から、いっそう判り難くなるため好都合である。
【００８８】
なお、図１３の例では、ｐ型半導体基板１００内に、フォトダイオードＤ1，Ｄ2，Ｄ3，Ｄ4に対応させて、複数のｎウェル領域１０２を形成するよう構成したが、図１４のように、ｐ型半導体基板１００内に、フォトダイオードＤ1，Ｄ2，Ｄ3，Ｄ4に兼用して用いられる一つのｎウェル領域１０２を形成するよう構成してもよい。このように構成すれば、アルミ配線１１０を短くすることができ、好都合である。
【００８９】
つぎに、ＩＣカード３０が開封された場合にＣＰＵ７６が行なう処理の一例について、図３または図１２、および図７のフローチャートを参照しつつ説明する。上述のように、ＩＣカード３０は、内部に電源をもっていない。したがって、ＩＣカード３０が開封されたとしても、ＣＰＵ７６が作動していないときには、ＣＰＵ７６はＩＣカード３０が開封されたことを知ることができない。
【００９０】
ＩＣカード３０を開封した者が、ＣＰＵ７６の動作や不揮発性メモリ７８のデータを調べるために、露出したＩＣチップ７０の電源用のパッド（図示せず）を探し、これにプローブなどを当てて、ＩＣチップ７０に電源を与えたとする。電源が与えられることにより、ＣＰＵ７６が起動する（ステップＳ１）。
【００９１】
ＣＰＵ７６は、起動後、まず、開封センサー８４から開封検出信号が与えられているか否かを調べる（ステップＳ２）。開封検出信号が与えられていない場合には、通常の処理を行なう。
【００９２】
上述のように、ＩＣカード３０が開封された場合には、開封センサー８４から開封検出信号が与えられている。したがって、このときには、ＣＰＵ７６は、不揮発性メモリ７８のデータを全て消去する（ステップＳ３）。
【００９３】
このように、ＩＣカード３０を開封すると、不揮発性メモリ７８のデータが全て消去されるため、いったん開封されると、誰も当該データを知ることはできなくなる。このように構成することで、機密保護に対する安全性を極めて高くすることができる。
【００９４】
なお、この例においては、ＩＣカード３０が開封されると不揮発性メモリ７８のデータを全て消去するよう構成したが、ＩＣカード３０が開封されると、不揮発性メモリ７８の一部のデータのみを消去するよう構成することもできる。このように構成すれば、第３者に知られてはならないデータのみを選択的に消去するとともに、その他のデータを保存することができるため、好都合である。
【００９５】
図８は、ＩＣカード３０が開封された場合にＣＰＵ７６が行なう処理の他の例を示すフローチャートである。ＣＰＵ７６が開封を検出するまでの処理（ステップＳ１１、Ｓ１２）は、図７に示される例と同様である（ステップＳ１、Ｓ２参照）。ただし、この例においては、開封を検出すると、ＣＰＵ７６は、不揮発性メモリ７８のデータを全て読出し不能とする（ステップＳ１３）。
【００９６】
また、図７に示される例と異なり、この例においては、読出不能とされた不揮発性メモリ７８のデータを、特別の処理を施すことにより、再度読み出すこともできる。
【００９７】
すなわち、ＣＰＵ７６は、ＩＣチップ７０に設けられた所定のパッド（図示せず）から所定のイネーブル信号（読出許可信号）が入力されたか否かを監視しており（ステップＳ１４）、該イネーブル信号が入力された場合に限り、不揮発性メモリ７８のデータを、再度読出し可能とする（ステップＳ１５）。なお、イネーブル信号を暗号化しておけば、第３者によるデータの読み出しを、ある程度防止することができる。
【００９８】
このように、ＩＣカード３０を開封すると不揮発性メモリ７８のデータが全て読出し不能となるよう構成するとともに、特別の処理を施すことで当該データを知り得るよう構成すれば、第３者にデータを知られる危険が少なく、かつ、必要に応じてデータを後で取り出すことも可能となるため、好都合である。
【００９９】
なお、この例においては、ＩＣカード３０が開封されると不揮発性メモリ７８のデータを全て読出不能とするよう構成したが、ＩＣカード３０が開封されると、不揮発性メモリ７８の一部のデータのみを読出不能とするよう構成することもできる。
【０１００】
また、イネーブル信号が入力された場合、読出不能とされた全ての不揮発性メモリ７８のデータを再度読出し可能とするよう構成したが、イネーブル信号が入力された場合、読出不能とされた不揮発性メモリ７８のデータのうち、一部のデータのみを再度読出し可能とするよう構成することもできる。このように構成すれば、第３者に絶対知られてはならないデータについては、だれも読み出すことができなくなるため、機密保持の点で好ましい。
【０１０１】
図９は、ＩＣカード３０が開封された場合にＣＰＵ７６が行なう処理のさらに他の例を示すフローチャートである。ＣＰＵ７６が開封を検出するまでの処理（ステップＳ２１、Ｓ２２）は、上述の各例と同様である。ただし、この例においては、開封を検出すると、ＣＰＵ７６は、ＣＰＵ７６自身を作動不能とする（ステップＳ２３）。
【０１０２】
このように、ＩＣカード３０を開封すると、ＣＰＵ７６が機能しなくなるので、不正にＩＣカードやＩＣチップモジュールを入手して開封したとしても、データ処理の機能を知ることは極めて困難となる。
【０１０３】
図８に示される例と同様に、この例においても、いったん作動不能となったＣＰＵ７６を、特別の処理を施すことにより、再度作動可能にすることができる。すなわち、ＩＣチップ７０に設けられた所定のパッド（図示せず）から所定のイネーブル信号（ＣＰＵ作動許可信号）が入力された場合に限り、ＣＰＵ７６が、再度作動可能となる。（ステップＳ２４、Ｓ２５）。
【０１０４】
なお、この例においては、ＩＣカード３０が開封されるとＣＰＵ７６の機能全体を作動不能とするよう構成したが、ＩＣカード３０が開封されると、ＣＰＵ７６の機能の一部のみを停止させ、他の機能を停止させないよう構成することもできる。このように構成すれば、第３者に知られてはならない処理機能のみを停止させ、その他の一般的な機能は停止させないようにすることができるため、好都合である。
【０１０５】
また、イネーブル信号が入力された場合、停止されたＣＰＵ７６の機能の全てを作動可能とするよう構成したが、イネーブル信号が入力された場合、停止されたＣＰＵ７６の機能のうち、一部の機能のみを、再度作動可能とするよう構成することもできる。このように構成すれば、第３者に絶対知られてはならない処理機能については、だれも知ることができなくなるため、機密保持の点で好ましい。
【０１０６】
なお、この例においては、所定のイネーブル信号を入力することにより、停止されたＣＰＵ７６の機能を、再度作動可能とするよう構成したが、いったん停止されたＣＰＵ７６の機能は、再び作動可能とならないよう構成することもできる。
【０１０７】
つぎに、図１０Ａに、この発明の他の実施形態によるＩＣチップモジュール９２の分解斜視図を示す。ＩＣチップモジュール９２は、プリペイドカード、スキー場のリフトや鉄道の自動改札、荷物の自動仕分け等に用いるＩＣカードに内蔵される。
【０１０８】
ＩＣチップモジュール９２は、ＩＣチップ８６とＩＣチップ８８とを異方性導電体９０により接着することにより形成されている。この実施形態においては、ＩＣチップ８６に、ＣＰＵ、変復調回路、電源生成回路などの主要回路（図示せず）が搭載され、ＩＣチップ８８に不揮発性メモリ（図示せず）が搭載されている。ＩＣチップ８６の上面には複数の端子８６ａ，８６ｂ，・・・が設けられ、ＩＣチップ８８の下面には、前述の端子８６ａ，８６ｂ，・・・と対向する位置に、端子８８ａ，８８ｂ，・・・が、それぞれ設けられている。
【０１０９】
異方性導電体９０は、一方向にのみ導電性を有する導電体で、接着性を有している。異方性導電体として、たとえば熱硬化性の接着剤であるアニソルム（日立化成）を用いることができる。このような異方性導電体９０を用いることにより、ＩＣチップ８６およびＩＣチップ８８を強固に接着することができる。異方性導電体９０を用いて、ＩＣチップ８６およびＩＣチップ８８を接着することにより、互いに対向する位置に設けられた各端子８６ａ，８６ｂ，・・・と、端子８８ａ，８８ｂ，・・・とが、電気的に接続される。このようにして、ＩＣチップモジュール９２を形成することができる。
【０１１０】
端子８６ｃ，８６ｄ，・・・と、端子８８ｃ，８８ｄ，・・・とが、電気的に接続されることにより、ＩＣチップ８６に設けられた主要回路とＩＣチップ８８に設けられた不揮発性メモリとが電気的に接続される。なお、このようにして形成されたＩＣチップモジュール９２と、アンテナを含む共振回路（図示せず）とを収納体（図示せず）に封入することにより、非接触式のＩＣカードが完成する。
【０１１１】
ＩＣチップモジュール９２は、開封センサー８４を備えている。図１０Ｂに、この実施形態における開封センサー８４の回路図を示す。図１０Ｂに示すように、開封センサー８４は、配線８９と抵抗Ｒ5とを直列に接続することにより構成されている。上述の各開封センサー８４（たとえば図５Ｂ）に示される例と同様に、開封センサー８４には、ＩＣチップ８６に設けられた電源生成回路（図示せず）から電源電圧Ｅが印加され、開封センサー８４の２つの出力端子Ｔは、ＩＣチップ８６に設けられたＣＰＵ（図示せず）に接続されている。
【０１１２】
図１０Ａに示すように、ＩＣチップ８８に設けられた端子８８ａと端子８８ｂとは、ＩＣチップ８８の内部で、配線８９により電気的に接続されている。したがって、ＩＣチップ８６に設けられた端子８６ａと端子８６ｂとは、異方性導電体９０、端子８８ａ、配線８９、端子８８ｂを介して電気的に接続されている。なお、図１０Ｂに示す抵抗Ｒ5は、ＩＣチップ８６内の適所に配置されている（図示せず）。
【０１１３】
２つの出力端子Ｔ間が配線８９により導通されているときは、２つの出力端子Ｔ間の電圧は、所定のしきい値以下になるよう設定されている。２つの出力端子Ｔ間が非導通状態（断線状態）になると、２つの出力端子Ｔ間の電圧は前記しきい値以上になるよう設定されている。
【０１１４】
通常は、ＩＣチップ８６とＩＣチップ８８とは異方性導電体９０を介して接続されているため、２つの出力端子Ｔ間が導通状態になっている。このため、２つの出力端子Ｔ間の電圧はしきい値以下である。ところが、ＩＣチップモジュール９２が開封された場合、すなわち、ＩＣチップ８６とＩＣチップ８８とが分離された場合には、端子８６ａと端子８６ｂとは非導通状態となる。これにより、２つの出力端子Ｔ間の電圧はしきい値以上になる。２つの出力端子Ｔ間に生ずる当該しきい値以上の電圧が、上述の開封検出信号に該当する。
【０１１５】
なお、配線が断線状態となったことを検知することにより開封を検出する手段は、上述の回路等に限定されるものではない。
【０１１６】
また、異方性導電体９０を用いることなく、他の方法、たとえばハンダ付けや、共晶結合を利用したバンプ技術などを用いて、端子８６ａ，８６ｂ，・・・と、端子８８ａ，８８ｂ，・・・とを電気的に接続するよう構成することもできる。
【０１１７】
つぎに、図１１Ａに、この発明の他の実施形態によるＩＣチップモジュール９８の分解斜視図を示す。ＩＣチップモジュール９８は、ＩＣチップ９４と、ＩＣチップ９４の上面に貼り付けられたシール状部材９６とを備えている。上述のＩＣチップモジュール９２（図１０参照）の場合と異なり、この実施形態においては、ひとつのＩＣチップ９４に、ＣＰＵ、変復調回路、電源生成回路などの主要回路および不揮発性メモリを搭載している。
【０１１８】
ＩＣチップ９４の上面には２個の端子９４ａ，９４ｂ、および不揮発性メモリのチェック等に使用するパッド９５が設けられている。シール状部材９６はこれらの端子９４ａ，９４ｂ、およびパッド９５を覆うように貼り付けられている。シール状部材９６の接着面側の、少なくとも端子９４ａ，９４ｂに対向する帯状の部分は、導電性の材料で形成された帯状配線９７を構成している。
【０１１９】
ＩＣチップモジュール９８の開封センサー８４の回路図を図１１Ｂに示す。この実施形態における開封センサー８４の回路は、前述の図１０Ｂに示す回路と同様である。すなわち、図１１Ａに示すように、ＩＣチップ９４に設けられた端子９４ａと端子９４ｂとは、シール部材９６に形成された帯状配線９７を介して、電気的に接続されている。
【０１２０】
上述のＩＣチップモジュール９２の場合同様、通常は、ＩＣチップ９４の上面にシール部材９６が貼り付けられているため、２つの出力端子Ｔ間が導通状態になっている。このため、２つの出力端子Ｔ間の電圧は、しきい値以下である。ところが、ＩＣチップモジュール９８が開封された場合、すなわち、パッド９５にプローブ等をあてるためにＩＣチップ９４の上面のシール部材９６が剥がされた場合には、端子９４ａと端子９４ｂとは非導通状態となる。これにより、２つの出力端子Ｔ間の電圧は、しきい値以上になる。２つの出力端子Ｔ間に生ずる当該しきい値以上の電圧が、開封検出信号に該当するのは、上述のＩＣチップモジュール９２の場合と同様である。開封検出信号を得ることにより、ＣＰＵは、ＩＣチップモジュール９８が開封されたことを知る。
【０１２１】
なお、図１０および図１１に示す実施形態においては、配線が断線状態（非導通状態）となったことを検知することによりＩＣチップモジュールが開封されたことを検出する場合を例に説明したが、上述のＩＣカード３０の場合同様、ＩＣチップモジュールが開封されたときの外部からの光を検知することにより開封を検出するよう構成することもできる。また、ＩＣチップモジュールが開封されたときの静電容量の変化を検知することにより開封を検出するように構成したり、ＩＣチップモジュールが開封されたときの抵抗値の変化を検知することにより開封を検出するように構成することもできる。
【０１２２】
さて、ＩＣチップ８６（図１０参照）またはＩＣチップ９４（図１１参照）に内蔵されたＣＰＵは、開封検出信号を得ると、上述のＩＣカード３０の場合と同様の処理、例えばＣＰＵを作動不能とするような処理（図９参照）を行なう。
【０１２３】
なお、ＩＣチップモジュール９８（図１１参照）のように、ＣＰＵと不揮発性メモリとを同一のＩＣチップに設けるよう構成した場合には、不揮発性メモリのデータの一部または全部を消去するような処理（図７参照）や、データの一部または全部を読出禁止とするような処理（図８参照）を行なうよう構成することもできる。
【０１２４】
なお、上述の各実施形態においては、１コイル型の非接触型のＩＣカードに、この発明を適用した場合を例に説明したが、この発明は、いわゆる複数コイル型の非接触型のＩＣカードにも適用することができる。また、非接触型のＩＣカード以外に、接触型のＩＣカードにも適用することができる。さらに、ＩＣチップを搭載したＩＣカード一般に適用することができる。ここでいうＩＣカードとは、収納体にＩＣチップを収納したものをいい、形状、大きさを問わない。収納体は、略板状の部材の他、箱状の部材をも含む概念である。また、ＩＣカードのみならず、ＩＣ回路を設けた部材を含むＩＣチップモジュールにも適用することができる。
【図面の簡単な説明】
【図ｌ】この発明の一実施形態によるＩＣカード３０を示す図面である。
【図２】図１における要部断面（断面Ｓ２−Ｓ２）を示す図面である。
【図３】ＩＣカード３０の回路構成を示す図面である。
【図４】開封センサー８４の一例を示す回路図である。
【図５】図５Ａは、他の例による開封センサー８４を用いたＩＣカード３０の要部断面を示す図である。図５Ｂは、当該開封センサー８４の回路図である。
【図６】図６Ａは、さらに他の例による開封センサー８４を用いたＩＣカード３０の要部断面を示す図である。図６Ｂは、当該開封センサー８４の回路図である。
【図７】ＩＣカード３０が開封された場合にＣＰＵ７６が行なう処理の一例を示すフローチャートである。
【図８】ＩＣカード３０が開封された場合にＣＰＵ７６が行なう処理の他の例を示すフローチャートである。
【図９】ＩＣカード３０が開封された場合にＣＰＵ７６が行なう処理のさらに他の例を示すフローチャートである。
【図１０】図１０Ａはこの発明の他の実施形態によるＩＣチップモジュール９２の分解斜視図である。図１０Ｂは、この実施形態における開封センサー８４の回路図である。
【図１１】図１１Ａはこの発明の他の実施形態によるＩＣチップモジュール９８の分解斜視図である。図１１Ｂは、この実施形態における開封センサー８４の回路図である。
【図１２】開封センサーをＩＣチップの内部に設けた場合のＩＣカードの構成を示す図面である。
【図１３】図１３Ａは、ＩＣ回路の一部を用いてフォトダイオードを構成した場合における、ＩＣチップ７０の平面構成の一例を表わした図面である。図１３Ｂは、図１３Ａに示すＩＣチップ７０の主要断面図である。
【図１４】図１４Ａは、ＩＣ回路の一部を用いてフォトダイオードを構成した場合における、ＩＣチップ７０の平面構成の他の例を表わした図面である。図１４Ｂは、図１４Ａに示すＩＣチップ７０の主要断面図である。
【図１５】従来の非接触型のＩＣカードの一例を示す図面である。
【図１６】図１６Ａは、図１５における断面Ｓ１−Ｓ１を示す図面である。図１６Ｂは、ＩＣカード２の回路図である。
【図１７】従来の非接触型のＩＣカードの他の例を示す図面である。
【符号の説明】
３０・・・・・・ＩＣカード
７０・・・・・・ＩＣチップ
７６・・・・・・ＣＰＵ
７８・・・・・・不揮発性メモリ
８４・・・・・・開封センサー
Claims (8)
- ＩＣ回路を設けたＩＣチップと、
前記ＩＣチップを収納する収納体と、
を有するＩＣカードであって、
前記収納体が開封されたことを検出し、検知信号を出力する開封検出手段を設け、
前記開封検出手段により開封が検出されると、前記ＩＣ回路の機能の一部または全部が正常に機能しなくなるよう構成するとともに、イネーブル信号が入力された場合には一部または全部が正常に機能するよう構成し、
前記開封検出手段として並列に接続されるとともにＩＣチップ上に分散して配置される複数の受光素子を有し、収納体が開封されたときに、前記複数の受光素子のうち２つ以上が外部からの光を検知することによって前記検知信号を出力すること、
を特徴とするＩＣカード。 - 請求項１のＩＣカードにおいて、
前記ＩＣ回路は、データを記憶するデータ記憶部を備え、
前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を採取不能とするよう構成したこと、
を特徴とするもの。 - 請求項２のＩＣカードにおいて、
前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を読出禁止とするよう構成したこと、
を特徴とするもの。 - 請求項１のＩＣカードにおいて、
前記ＩＣ回路は、データの処理を行なうデータ処理部を備え、
前記開封検出手段により開封が検出されると、前記データ処理部の機能の一部または全部を停止するよう構成したこと、
を特徴とするもの。 - 少なくとも一方の部材にＩＣ回路を設けた２以上の部材を一体に形成したＩＣチップモジュールであって、
当該ＩＣチップモジュールが開封されたことを検出し、検知信号を出力する開封検出手段を設け、前記開封検出手段により開封が検出されると、前記ＩＣ回路の機能の一部または全部が正常に機能しなくなるよう構成するとともに、イネーブル信号が入力された場合には一部または全部が正常に機能するよう構成し、
前記開封検出手段として並列に接続されるとともにＩＣチップ上に分散して配置される複数の受光素子を有し、収納体が開封されたときに、前記複数の受光素子のうち２つ以上が外部からの光を検知することによって前記検知信号を出力すること、
を特徴とするＩＣチップモジュール。 - 請求項５のＩＣチップモジュールにおいて、
前記ＩＣ回路は、データを記憶するデータ記憶部を備え、
前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を採取不能とするよう構成したこと、
を特徴とするもの。 - 請求項６のＩＣチップモジュールにおいて、
前記開封検出手段により開封が検出されると、前記データ記憶部のデータの一部または全部を読出禁止とするよう構成したこと、
を特徴とするもの。 - 請求項５のＩＣチップモジュールにおいて、
前記ＩＣ回路は、データの処理を行なうデータ処理部を備え、
前記開封検出手段により開封が検出されると、前記データ処理部の機能の一部または全部を停止するよう構成したこと、を特徴とするもの。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12830497A JP4212068B2 (ja) | 1997-05-19 | 1997-05-19 | Ｉｃカードおよびｉｃチップモジュール |
| US09/423,293 US6802008B1 (en) | 1997-05-19 | 1998-03-11 | IC card and IC chip module |
| PCT/JP1998/001023 WO1998053402A1 (fr) | 1997-05-19 | 1998-03-11 | Carte a puce et puce |
| AU63099/98A AU6309998A (en) | 1997-05-19 | 1998-03-11 | Ic card and ic chip module |
| US10/931,045 US7003678B2 (en) | 1997-05-19 | 2004-09-01 | IC card and IC chip module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12830497A JP4212068B2 (ja) | 1997-05-19 | 1997-05-19 | Ｉｃカードおよびｉｃチップモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10320293A JPH10320293A (ja) | 1998-12-04 |
| JP4212068B2 true JP4212068B2 (ja) | 2009-01-21 |
Family
ID=14981479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12830497A Expired - Fee Related JP4212068B2 (ja) | 1997-05-19 | 1997-05-19 | Ｉｃカードおよびｉｃチップモジュール |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6802008B1 (ja) |
| JP (1) | JP4212068B2 (ja) |
| AU (1) | AU6309998A (ja) |
| WO (1) | WO1998053402A1 (ja) |
Families Citing this family (93)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6615189B1 (en) | 1998-06-22 | 2003-09-02 | Bank One, Delaware, National Association | Debit purchasing of stored value card for use by and/or delivery to others |
| US7809642B1 (en) | 1998-06-22 | 2010-10-05 | Jpmorgan Chase Bank, N.A. | Debit purchasing of stored value card for use by and/or delivery to others |
| US7660763B1 (en) | 1998-11-17 | 2010-02-09 | Jpmorgan Chase Bank, N.A. | Customer activated multi-value (CAM) card |
| US6032136A (en) | 1998-11-17 | 2000-02-29 | First Usa Bank, N.A. | Customer activated multi-value (CAM) card |
| US6882984B1 (en) | 1999-06-04 | 2005-04-19 | Bank One, Delaware, National Association | Credit instrument and system with automated payment of club, merchant, and service provider fees |
| US6245992B1 (en) * | 1999-06-15 | 2001-06-12 | Geneticware Co., Ltd. | IC chip security box |
| DE19947574A1 (de) * | 1999-10-01 | 2001-04-12 | Giesecke & Devrient Gmbh | Verfahren zur Sicherung eines Datenspeichers |
| JP2001118045A (ja) * | 1999-10-20 | 2001-04-27 | Iwaki Electronics Corp | Ｉｃモジュール |
| US7487908B1 (en) | 1999-10-23 | 2009-02-10 | Ultracard, Inc. | Article having an embedded accessible storage member, apparatus and method for using same |
| JP3822768B2 (ja) * | 1999-12-03 | 2006-09-20 | 株式会社ルネサステクノロジ | Ｉｃカードの製造方法 |
| US8793160B2 (en) | 1999-12-07 | 2014-07-29 | Steve Sorem | System and method for processing transactions |
| EP1252560B1 (en) * | 1999-12-21 | 2004-11-17 | Netscape Communications Corporation | Hardware token self enrollment process |
| KR100365726B1 (ko) * | 1999-12-23 | 2002-12-26 | 한국전자통신연구원 | 암호프로세서 패키지에서의 물리적인 해킹방지 장치 |
| US6941279B1 (en) | 2000-02-23 | 2005-09-06 | Banke One Corporation | Mutual fund card method and system |
| JP2002007215A (ja) * | 2000-06-16 | 2002-01-11 | Fujitsu Kiden Ltd | 電子機器の改ざん防止装置 |
| AU2001282935A1 (en) | 2000-08-01 | 2002-02-13 | First Usa Bank, N.A. | System and method for transponder-enabled account transactions |
| US6631849B2 (en) * | 2000-12-06 | 2003-10-14 | Bank One, Delaware, National Association | Selectable multi-purpose card |
| US6985873B2 (en) | 2001-01-18 | 2006-01-10 | First Usa Bank, N.A. | System and method for administering a brokerage rebate card program |
| US6608375B2 (en) | 2001-04-06 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| US7313546B2 (en) | 2001-05-23 | 2007-12-25 | Jp Morgan Chase Bank, N.A. | System and method for currency selectable stored value instrument |
| AU2002327322A1 (en) | 2001-07-24 | 2003-02-17 | First Usa Bank, N.A. | Multiple account card and transaction routing |
| US7809641B2 (en) | 2001-07-26 | 2010-10-05 | Jpmorgan Chase Bank, National Association | System and method for funding a collective account |
| US8020754B2 (en) | 2001-08-13 | 2011-09-20 | Jpmorgan Chase Bank, N.A. | System and method for funding a collective account by use of an electronic tag |
| US8800857B1 (en) | 2001-08-13 | 2014-08-12 | Jpmorgan Chase Bank, N.A. | System and method for crediting loyalty program points and providing loyalty rewards by use of an electronic tag |
| US7306141B1 (en) | 2001-08-13 | 2007-12-11 | Jpmorgan Chase Bank, N.A. | System and method for funding a collective account by use of an electronic tag |
| JP2003087238A (ja) * | 2001-09-11 | 2003-03-20 | Hitachi Ltd | 家庭内ネットワークにおけるセキュリティ実現方式 |
| DE10162310A1 (de) * | 2001-12-19 | 2003-07-03 | Philips Intellectual Property | Verfahren und Anordnung zur Übertragung von Signalen von erzeugenden Funktionseinheiten an verarbeitende Funktionseinheiten elektrischer Schaltungen |
| FR2834103B1 (fr) * | 2001-12-20 | 2004-04-02 | Gemplus Card Int | Carte a puce a module de surface etendue |
| US7756896B1 (en) | 2002-03-11 | 2010-07-13 | Jp Morgan Chase Bank | System and method for multi-dimensional risk analysis |
| US20180165441A1 (en) | 2002-03-25 | 2018-06-14 | Glenn Cobourn Everhart | Systems and methods for multifactor authentication |
| US7899753B1 (en) | 2002-03-25 | 2011-03-01 | Jpmorgan Chase Bank, N.A | Systems and methods for time variable financial authentication |
| WO2003083619A2 (en) | 2002-03-29 | 2003-10-09 | Bank One, Delaware, N.A. | System and process for performing purchase transaction using tokens |
| US20040210498A1 (en) | 2002-03-29 | 2004-10-21 | Bank One, National Association | Method and system for performing purchase and other transactions using tokens with multiple chips |
| JP2003296683A (ja) * | 2002-04-04 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 非接触ｉｃカード |
| US8239304B1 (en) | 2002-07-29 | 2012-08-07 | Jpmorgan Chase Bank, N.A. | Method and system for providing pre-approved targeted products |
| US7809595B2 (en) | 2002-09-17 | 2010-10-05 | Jpmorgan Chase Bank, Na | System and method for managing risks associated with outside service providers |
| US20040122736A1 (en) | 2002-10-11 | 2004-06-24 | Bank One, Delaware, N.A. | System and method for granting promotional rewards to credit account holders |
| JP4497874B2 (ja) * | 2002-12-13 | 2010-07-07 | 株式会社ルネサステクノロジ | 半導体集積回路及びｉｃカード |
| KR100528673B1 (ko) * | 2003-04-09 | 2005-11-16 | 주식회사 퓨쳐시스템 | 비상시 데이터 소거 장치 |
| US8306907B2 (en) | 2003-05-30 | 2012-11-06 | Jpmorgan Chase Bank N.A. | System and method for offering risk-based interest rates in a credit instrument |
| US7953663B1 (en) | 2003-09-04 | 2011-05-31 | Jpmorgan Chase Bank, N.A. | System and method for financial instrument pre-qualification and offering |
| US8239323B2 (en) | 2003-09-23 | 2012-08-07 | Jpmorgan Chase Bank, N.A. | Method and system for distribution of unactivated bank account cards |
| DE10352477A1 (de) * | 2003-11-07 | 2005-06-02 | Novacard Informationssysteme Gmbh | Verfahren zur Herstellung einer Chipkarte und Chipkarte |
| US7246754B2 (en) * | 2004-02-18 | 2007-07-24 | Hewlett-Packard Development Company, L.P. | Secure currency |
| US7392222B1 (en) | 2004-08-03 | 2008-06-24 | Jpmorgan Chase Bank, N.A. | System and method for providing promotional pricing |
| US8899486B2 (en) * | 2004-12-10 | 2014-12-02 | Quotainne Enterprises Llc | Data carrier with a chip and a plurality of sensors |
| JP2006164166A (ja) * | 2004-12-10 | 2006-06-22 | Toppan Forms Co Ltd | Ｒｆ−ｉｄメディア |
| US8630898B1 (en) | 2005-02-22 | 2014-01-14 | Jpmorgan Chase Bank, N.A. | Stored value card provided with merchandise as rebate |
| US7401731B1 (en) | 2005-05-27 | 2008-07-22 | Jpmorgan Chase Bank, Na | Method and system for implementing a card product with multiple customized relationships |
| KR20060132109A (ko) * | 2005-06-17 | 2006-12-21 | 송원영 | 전파식별 태그의 전자 봉인 방법 |
| KR100649882B1 (ko) | 2005-07-19 | 2006-11-27 | 삼성전자주식회사 | 비정상 조건 검출회로, 집적회로 카드, 및 ｃｐｕ 작동방법 |
| JP4747715B2 (ja) * | 2005-07-29 | 2011-08-17 | Ｔｄｋ株式会社 | アンテナ、及び無線ｉｃメモリ |
| JP4754903B2 (ja) | 2005-08-19 | 2011-08-24 | 富士通株式会社 | 半導体装置、及び半導体装置における制御方法 |
| JP4647446B2 (ja) | 2005-09-20 | 2011-03-09 | 富士通株式会社 | 半導体記憶装置 |
| JP2007109010A (ja) | 2005-10-13 | 2007-04-26 | Fujitsu Ltd | データ記憶装置 |
| US8037269B2 (en) * | 2005-11-07 | 2011-10-11 | Panasonic Corporation | Portable auxiliary storage device |
| US8408455B1 (en) | 2006-02-08 | 2013-04-02 | Jpmorgan Chase Bank, N.A. | System and method for granting promotional rewards to both customers and non-customers |
| US7784682B2 (en) | 2006-02-08 | 2010-08-31 | Jpmorgan Chase Bank, N.A. | System and method for granting promotional rewards to both customers and non-customers |
| US20090020615A1 (en) * | 2006-02-21 | 2009-01-22 | Patel Gordhanbhai N | Method of making smart cards with an excapsulant |
| US7753259B1 (en) | 2006-04-13 | 2010-07-13 | Jpmorgan Chase Bank, N.A. | System and method for granting promotional rewards to both customers and non-customers |
| DE102007009213A1 (de) | 2007-02-26 | 2008-08-28 | Giesecke & Devrient Gmbh | Tragbarer Datenträger |
| KR100882591B1 (ko) * | 2007-06-08 | 2009-02-12 | 한국전자통신연구원 | 플래시 메모리 소거 장치 및 방법 |
| KR100929348B1 (ko) | 2007-06-22 | 2009-12-03 | 삼성전자주식회사 | 비정상 동작을 감시하기 위한 반도체 장치 및 방법 |
| US8676642B1 (en) | 2007-07-05 | 2014-03-18 | Jpmorgan Chase Bank, N.A. | System and method for granting promotional rewards to financial account holders |
| US8417601B1 (en) | 2007-10-18 | 2013-04-09 | Jpmorgan Chase Bank, N.A. | Variable rate payment card |
| DE102007058003B4 (de) * | 2007-12-03 | 2019-12-05 | Infineon Technologies Ag | Halbleiterbauelement, Sensorelement, Verwendung eines Halbleiterbauelements sowie Verfahren zur Abwehr von Lichtangriffen |
| US20110018713A1 (en) * | 2008-02-21 | 2011-01-27 | Roseman Engineering Ltd. | Wireless Identification Device With Tamper Protection And Method Of Operating Thereof |
| FR2929738B1 (fr) * | 2008-04-04 | 2011-01-28 | Arjowiggins Licensing Sas | Document comportant un dispositif a microcircuit integre et procede de detection de l'atteinte a l'integrite physique du document |
| USD636021S1 (en) | 2008-07-17 | 2011-04-12 | Jpmorgan Chase Bank, N.A. | Eco-friendly transaction device |
| USD620975S1 (en) | 2009-02-12 | 2010-08-03 | Jpmorgan Chase Bank, N.A. | Transaction device |
| USD617378S1 (en) | 2009-02-12 | 2010-06-08 | Jpmorgan Chase Bank, N.A. | Transaction device with a gem-like surface appearance |
| US8725589B1 (en) | 2009-07-30 | 2014-05-13 | Jpmorgan Chase Bank, N.A. | Methods for personalizing multi-layer transaction cards |
| JP5293546B2 (ja) * | 2009-09-30 | 2013-09-18 | 株式会社デンソーウェーブ | 開封検知装置及び機密保護装置 |
| USD623690S1 (en) | 2010-03-05 | 2010-09-14 | Jpmorgan Chase Bank, N.A. | Metal transaction device with gem-like surface |
| USD643064S1 (en) | 2010-07-29 | 2011-08-09 | Jpmorgan Chase Bank, N.A. | Metal transaction device with gem-like surface |
| JP2012053788A (ja) * | 2010-09-02 | 2012-03-15 | Canon Inc | 半導体集積回路装置 |
| USD707682S1 (en) * | 2012-12-05 | 2014-06-24 | Logomotion, S.R.O. | Memory card |
| USD758372S1 (en) * | 2013-03-13 | 2016-06-07 | Nagrastar Llc | Smart card interface |
| USD729808S1 (en) * | 2013-03-13 | 2015-05-19 | Nagrastar Llc | Smart card interface |
| US9888283B2 (en) | 2013-03-13 | 2018-02-06 | Nagrastar Llc | Systems and methods for performing transport I/O |
| US9647997B2 (en) | 2013-03-13 | 2017-05-09 | Nagrastar, Llc | USB interface for performing transport I/O |
| USD759022S1 (en) * | 2013-03-13 | 2016-06-14 | Nagrastar Llc | Smart card interface |
| USD854083S1 (en) | 2013-03-27 | 2019-07-16 | Jpmorgan Chase Bank, N.A. | Hybrid transaction device |
| WO2015182785A1 (ja) * | 2014-05-31 | 2015-12-03 | 船井電機株式会社 | 画像形成装置用カートリッジ |
| USD780763S1 (en) | 2015-03-20 | 2017-03-07 | Nagrastar Llc | Smart card interface |
| USD864968S1 (en) | 2015-04-30 | 2019-10-29 | Echostar Technologies L.L.C. | Smart card interface |
| EP3333776B1 (en) * | 2016-12-07 | 2021-01-27 | Porta Saber Lda | Activating rfid transponder with light |
| US10817768B1 (en) | 2019-12-20 | 2020-10-27 | Capital One Services, Llc | Systems and methods for preventing chip fraud by inserts in chip pocket |
| US10888940B1 (en) | 2019-12-20 | 2021-01-12 | Capital One Services, Llc | Systems and methods for saw tooth milling to prevent chip fraud |
| US10810475B1 (en) | 2019-12-20 | 2020-10-20 | Capital One Services, Llc | Systems and methods for overmolding a card to prevent chip fraud |
| US10977539B1 (en) | 2019-12-20 | 2021-04-13 | Capital One Services, Llc | Systems and methods for use of capacitive member to prevent chip fraud |
| US11049822B1 (en) | 2019-12-20 | 2021-06-29 | Capital One Services, Llc | Systems and methods for the use of fraud prevention fluid to prevent chip fraud |
| US11715103B2 (en) | 2020-08-12 | 2023-08-01 | Capital One Services, Llc | Systems and methods for chip-based identity verification and transaction authentication |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860351A (en) | 1986-11-05 | 1989-08-22 | Ibm Corporation | Tamper-resistant packaging for protection of information stored in electronic circuitry |
| JPS63237144A (ja) | 1987-03-25 | 1988-10-03 | Sega Enterp:Kk | 模倣防止機能付半導体装置 |
| JPH0271345A (ja) | 1988-09-07 | 1990-03-09 | Sharp Corp | Ｉｃカード |
| US5239166A (en) * | 1989-01-17 | 1993-08-24 | Graves Marcel A | Secure data interchange system erasing a card memory upon an invalid response |
| JPH0476749A (ja) | 1990-07-19 | 1992-03-11 | Toshiba Corp | セキュリティ回路 |
| US6782479B1 (en) | 1991-04-26 | 2004-08-24 | Raytheon Company | Apparatus and method for inhibiting analysis of a secure circuit |
| JP3234959B2 (ja) | 1992-01-14 | 2001-12-04 | ローム株式会社 | マイクロコンピュータおよびこれを内蔵するカード |
| JPH05258129A (ja) | 1992-03-13 | 1993-10-08 | Omron Corp | 通信機器の回路解析防止構造 |
| US5457747A (en) * | 1994-01-14 | 1995-10-10 | Drexler Technology Corporation | Anti-fraud verification system using a data card |
| JPH07219853A (ja) | 1994-01-28 | 1995-08-18 | Nec Eng Ltd | 端末装置 |
| US5577121A (en) * | 1994-06-09 | 1996-11-19 | Electronic Payment Services, Inc. | Transaction system for integrated circuit cards |
| BE1008699A3 (fr) * | 1994-09-09 | 1996-07-02 | Banksys | Procede et agencement pour donner selectivement un acces dans un systeme de securite. |
| JPH08115267A (ja) * | 1994-10-19 | 1996-05-07 | Tech Res & Dev Inst Of Japan Def Agency | 情報秘匿機構 |
| US5742756A (en) * | 1996-02-12 | 1998-04-21 | Microsoft Corporation | System and method of using smart cards to perform security-critical operations requiring user authorization |
-
1997
- 1997-05-19 JP JP12830497A patent/JP4212068B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-11 US US09/423,293 patent/US6802008B1/en not_active Expired - Fee Related
- 1998-03-11 WO PCT/JP1998/001023 patent/WO1998053402A1/ja active Application Filing
- 1998-03-11 AU AU63099/98A patent/AU6309998A/en not_active Abandoned
-
2004
- 2004-09-01 US US10/931,045 patent/US7003678B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6802008B1 (en) | 2004-10-05 |
| AU6309998A (en) | 1998-12-11 |
| US7003678B2 (en) | 2006-02-21 |
| WO1998053402A1 (fr) | 1998-11-26 |
| JPH10320293A (ja) | 1998-12-04 |
| US20050023361A1 (en) | 2005-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4212068B2 (ja) | Ｉｃカードおよびｉｃチップモジュール | |
| Lozano-Nieto | RFID design fundamentals and applications | |
| US5877547A (en) | Active security device including an electronic memory | |
| US4506148A (en) | Identification card | |
| JP3519491B2 (ja) | Ｉｃカード | |
| US6837438B1 (en) | Non-contact information medium and communication system utilizing the same | |
| US4755661A (en) | Connection of electronic components in a card | |
| US20100308976A1 (en) | Radiofrequency communication device including a timer | |
| CN103400181B (zh) | 指纹读取传感器ic卡及其封装方法 | |
| CN101512559A (zh) | Ic卡和ic卡用插槽 | |
| CZ20021748A3 (cs) | Informační nosič, zařízení, systém a substrát | |
| US4990760A (en) | IC card having means for protecting erroneous operation | |
| KR980012391A (ko) | 초유연성 기판에 집적 회로를 와이어 본딩하는 방법 | |
| US5965867A (en) | Data medium incorporating integrated circuits | |
| US20090167496A1 (en) | Radio frequency identification transponder memory | |
| WO2002099764A1 (en) | Capacitively powered data communication system with tag and circuit carrier apparatus for use therein | |
| JP3874054B2 (ja) | 半導体回路内蔵構造体 | |
| JP2003228693A (ja) | Ｉｃカード | |
| US20240127621A1 (en) | Fingerprint sensor module for a smartcard and method for fingerprint recognition in a smartcard | |
| JP4370597B2 (ja) | 識別用のｉｃチップと、そのデータの読出し方法、書込み方法 | |
| KR20020011361A (ko) | 집적회로 카드 및 이에 사용되는 회로 기판 | |
| JP3983885B2 (ja) | 複合ｉｃカード及び複合ｉｃカード用ｉｃモジュール | |
| EP1727078B1 (en) | IC chip for contactless identification system | |
| JP4418219B2 (ja) | 非接触ｉｃタグ | |
| JPH10214234A (ja) | Ｉｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060309 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080911 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081027 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |