KR100365726B1 - 암호프로세서 패키지에서의 물리적인 해킹방지 장치 - Google Patents

암호프로세서 패키지에서의 물리적인 해킹방지 장치 Download PDF

Info

Publication number
KR100365726B1
KR100365726B1 KR1019990061214A KR19990061214A KR100365726B1 KR 100365726 B1 KR100365726 B1 KR 100365726B1 KR 1019990061214 A KR1019990061214 A KR 1019990061214A KR 19990061214 A KR19990061214 A KR 19990061214A KR 100365726 B1 KR100365726 B1 KR 100365726B1
Authority
KR
South Korea
Prior art keywords
hacking
physical
change
position change
detection means
Prior art date
Application number
KR1019990061214A
Other languages
English (en)
Other versions
KR20010057804A (ko
Inventor
김호원
박영수
서정욱
한진희
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1019990061214A priority Critical patent/KR100365726B1/ko
Publication of KR20010057804A publication Critical patent/KR20010057804A/ko
Application granted granted Critical
Publication of KR100365726B1 publication Critical patent/KR100365726B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 암호프로세서 패키지에서의 물리적인 해킹방지 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 해당 물체에 대한 훼손, 이동, 절단 등의 해킹 시도를 감지함으로써, 보안 대상이 되는 암호프로세서나 IC 카드 프로세서내에 존재하는 사용자의 비밀키, 개인 신상 정보, 주요 코드 등을 삭제하여 중요한 정보의 유출을 막고, 불법적으로 이를 절취하고자 하는 시도를 감지하기 위한 암호프로세서 패키지에서의 물리적인 해킹방지 장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 암호프로세서 패키지에서의 물리적인 해킹방지 장치에 있어서, 보호대상체의 표면에 장착되며, 서로 다른 전위값을 가지고 있어 상기 보호대상체의 해킹시 인가된 전위값의 변화로 위치 변화를 감지하기 위한 제1 및 제2 위치변화 감지수단; 상기 제1 및 제2 위치변화 감지수단에 전류원을 공급하기 위한 전류공급수단; 및 상기 제1 및 제2 위치변화 감지수단의 위치 변화에 따른 전류의 변화량을 전위값으로 변환시켜 증폭하고 변화값을 기 저장된 기준값과 비교하여 불법적인 해킹을 감지하기 위한 해킹감지수단을 포함함.
4. 발명의 중요한 용도
본 발명은 물리적인 해킹방지 장치 등에 이용됨.

Description

암호프로세서 패키지에서의 물리적인 해킹방지 장치{TAMPER RESISTANT MECHANISM FOR CRYPTOPROCESSOR PACKAGE}
본 발명은 물리적인 해킹방지 장치에 관한 것으로, 특히 암호프로세서나 IC카드프로세서, 가전제품에 응용할 수 있는 물리적인 해킹방지 장치에 관한 것이다.
일반적으로, 물리적인 해킹방지 기술은 대부분 고가의 가전제품 및 보안장치 등에 사용되었다. 이들은 대부분 대형 및 고전력 장치로써, 솔레로이드 코일 등을 사용하여 움직임을 감지하거나, 도선의 단락 혹은 절단 등과 같이 흐르는 전류의 유무로서 해킹 시도를 감지하였다.
이러한 대형 및 대전력을 소비하는 물리적인 해킹방지 장치를 소형 및 저전력을 소비하는 프로세서의 패키지 및 IC카드 프로세서에 사용하는 것은 불가능하다.
최근에 정보화의 급속한 발달과 시스템온칩(System on chip; SOC)과 같은 기술의 발달로 암호프로세서나 IC카드 프로세서 등이 많이 개발 및 활용되고 있다. 하지만, 이와 같은 소형 및 저전력을 소비하는 프로세서 패키지 및 IC카드 프로세서 패키지에 적합한 물리적인 해킹방지 기술은 거의 개발되지 않고 있다.
물리적인 해킹방지 기술을 채택하지 않은 암호프로세서나 IC카드 프로세서가 개발되고 있으며, 이를 정보보호 응용에 많이 활용하고 있다. 전자 화폐나 전자 주민증 등의 응용에 해킹방지 기술을 채택하지 않은 프로세서를 사용한다면, 이들이 내장하고 있는 주요한 정보는 쉽게 외부로 유출될 수 있으며, 결과적으로 이를 사용하는 수 많은 사용자들에게 심각한 문제를 야기시킬 수 있다.
최근에는 인터넷의 발달로 대부분의 정보가 외부의 불법적인 해킹에 노출되어져 있다. 현재 알고리즘 차원이나 시스템 차원에서는 해킹방지 기술이 소프트웨어적인 방법을 사용하여 개발되고 있으나, 운영 체제 버그 및 소프트웨어 구현 결함 등의 요인으로 보안 소프트웨어 자체에 보안 결함이 있다. 만일 이러한 정보보호를 칩 수준에서부터 보장할 수 있다면, 전체 시스템의 정보보호 능력은 증가될 것이다. 이러한 이유로 데이터의 최하위 수준인 하드웨어 혹은 칩에서의 정보보호 개념이 필수적이고 본 발명은 이러한 차원에서 프로세서 패키지 수준에서의 정보보호 장치 개발을 추구하고자 한다.
본 발명은, 상기한 바와 같은 요구에 부응하기 위하여 제안된 것으로, 해당 물체에 대한 훼손, 이동, 절단 등의 해킹 시도를 감지함으로써, 보안 대상이 되는 암호프로세서나 IC 카드 프로세서내에 존재하는 사용자의 비밀키, 개인 신상 정보, 주요 코드 등을 삭제하여 중요한 정보의 유출을 막고, 불법적으로 이를 절취하고자 하는 시도를 감지하기 위한 암호프로세서 패키지에서의 물리적인 해킹방지 장치를 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 빗모양의 금속판을 이용한 물리적인 해킹방지 장치의 일실시예 구성도.
도 2 는 상기 도 1의 빗모양의 금속판의 위치 변화감지 동작을 나타낸 예시도.
도 3 은 본 발명에 따른 해킹방지 장치를 훼손, 절단, 이동 하는 경우를 감지하는 해킹방지 장치의 구조도.
도 4 는 본 발명에 따라 높은 변위감도를 가지는 해킹방지 장치의 구조도.
*도면의 주요부분에 대한 부호의 설명*
11 : 상부금속판 12 : 전도성물질
13 : 하부금속판 14 : 도선
15 : 정전류원 16 : 전류감지부
상기 목적을 달성하기 위한 본 발명은, 암호프로세서 패키지에서의 물리적인 해킹방지 장치에 있어서, 보호대상체의 표면에 장착되며, 서로 다른 전위값을 가지고 있어 상기 보호대상체의 해킹시 인가된 전위값의 변화로 위치 변화를 감지하기 위한 제1 및 제2 위치변화 감지수단; 상기 제1 및 제2 위치변화 감지수단에 전류원을 공급하기 위한 전류공급수단; 및 상기 제1 및 제2 위치변화 감지수단의 위치 변화에 따른 전류의 변화량을 전위값으로 변환시켜 증폭하고 변화값을 기 저장된 기준값과 비교하여 불법적인 해킹을 감지하기 위한 해킹감지수단을 포함하여 이루어진 것을 특징으로 한다.또한, 본 발명은, 암호프로세서 패키지에서의 물리적인 해킹방지 장치에 있어서, 해킹방지를 위한 전도성 물질을 매개로 하여 연결된 상부변위감지수단과 하부변위감지수단; 상기 상부변위감지수단과 패키지의 캡에 연결되어 상기 변위감지수단들의 상대적인 위치변화를 유발하는 브릿지; 상기 변위감지수단들 전류를 공급하는 전류공급단; 상기 변위감지수단들의 변위감지에 따른 전류변화를 감지하는 감지부; 및 상기 변위감지수단 하부에 구성된 해킹방지보호대상물을 포함하여 이루어진 것을 특징으로 한다.본 발명은 암호프로세서나 IC카드 프로세서, 가전 제품 등에 응용될 수 있는 물리적인 해킹방지 장치에 관한 것으로, 보안 대상이 되는 제품에 본 발명에서 제안하는 물리적인 해킹 방치 장치를 내장하면, 보안 대상이 되는 물체에 대한 훼손, 이동, 절단 등의 해킹 시도를 감지할 수 있다. 해킹 시도를 감지하게 되면, 암호프로세서나 IC카드 프로세서내에 존재하는 사용자 비밀키, 개인 신상 정보, 주요 코드 등을 삭제하여 중요한 정보의 유출을 막을 수 있으며, 가전 제품 등에 사용하면 불법적으로 이를 절취하고자 하는 시도를 감지하여, 관리 센터에 이에 관한 정보를 제공하거나, 알람 등을 사용하여 적절한 조취를 취할 수 있게 된다.본 발명에서 제안하는 물리적인 해킹방지 장치는 훼손이나 이동, 절단 등과 같은 외부의 물리적인 해킹 시도를 정확히 감지할 수 있도록 제안되었으며, 미세한 해킹시도 행위를 정확히 감지할 수 이도록 빗 모양 및 격자 모양과 같은 특수한 기하학적인 형태를 가진다. 기존의 대전력 해킹방지장치는 대전력 전원과 솔레로이드 코일 등과 같은 많은 전력과 부피가 큰 감지 장치를 사용하여 물리적인 해킹 시도를 감지하였으나, 본 발명에서 제안하는 물리적인 해킹방지 장치는 작은 크기와 저전력을 소비하면서도 높은 감도로 물리적인 해킹 시도를 확인할 수 있도록 제안되었다. 이러한 특성은 개발한 물리적인 해킹방지 장치는 프로세서의 패키지와 같은 응용에 적합하다.또한, 본 발명에서 제안하는 물리적인 해킹방지 장치는 특정한 조건 범위의 만족 여부를 감지하는 것이 아니라 현재 상황에서의 변화량을 감지하므로 제조 및 응용상에 많은 장점을 가진다. 또한, 감지 능력이 뛰어나므로 암호프로세서, IC카드 프로세서, 소형 가전장치 등에 응용될 수 있다.즉, 본 발명은 소형 및 저전력에 적합한 프로세서 패키지에서의 물리적인 해킹 방지 기술을 개발하기 위해서, 전술한 특성을 고려하여 물리적인 해킹 방지 기술을 개발하였다. 이를 보면 다음과 같다.첫째, 물리적인 해킹방지 장치는 소형으로 개발되어 프로세서의 패키지 및 소형 가전 제품에 응용할 수 있다.둘째, 물리적인 해킹방지 장치의 위치변화 감지 장치는 초소형으로 제작될 수 있다. 작은 크기는 저전력 소비를 의미함과 동시에 전계 변화에 매우 민감함을 의미한다. 본 발명은 초소형 공간에서의 작은 전계가 큰 영향을 미친다는 원리를 이용하였다.셋째, 물리적인 해킹방지 장치는 낮은 전압 및 전류원에서도 안정적으로 동작할 수 있다.넷째, 물리적인 해킹방지 장치는 물리적인 해킹 시도를 증폭하여 감지할 수 있는 특성을 가진다.다섯째, 물리적인 해킹방지 장치는 속한 환경의 자연스러운 변화와 물리적인 해킹 시도를 정확히 구분할 수 있으며, 물리적인 해킹 시도만 감지할 수 있도록 개발되어졌다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명에 따른 빗모양의 금속판을 이용한 물리적인 해킹방지 장치의 일실시예 구성도로서, 프로세서 패키지에서의 물리적인 해킹방지 장치의 기본 개념도를 보여준다.도 1에 도시된 바와 같이, 물리적인 해킹방지 장치는, 훼손, 이동, 절단 등과 같은 물리적인 해킹 시도를 감지할 수 있는 상, 하부 금속판(11,13)과 두 금속판(11,13)을 연결시켜주는 전도성물질(12), 도선(14), 정전류원(15), 전계변화 및 전류의 변화를 감지할 수 있는 전류감지부(16)로 구성된다.
여기서, 정전류원(15)은 암호프로세서 패키지 내에 작은 밧데리로 구성된다. 또한, 도선(14)은 메탈 라인으로 구성된다. 외부에서 물리적인 해킹 시도를 하는 경우, 상부의 금속판(11)과 하부 금속판(13)의 상대적인 위치가 변한다. 이 경우, 이들 사이에 인가된 전계 및 흐르는 전류의 변화가 생길 것이고 이러한 변화를 전류감지부(16)가 감지하게 된다.그리고, 전류감지부(16)는 제조상의 전위 값을 기억하고 있으며, 이에 대한 변화량만 감지할 수 있다. 이는 기준 전위와 차동 증폭기로 구성할 수 있다.즉, 전류 감지부(16)는, 일례로 해킹 시도 감지판(11,13)에서 위치 변화에 의하여 감지판에서 유기되는 전류의 변화 값을 전위 값으로 변환시켜 주는 저항 소자와 이 전류의 값을 증폭시켜 주는 차동 증폭기와, 증폭된 아날로그 신호 값을 디지털 신호로 변환시키는 아날로그/디지털(A/D) 변환기와, 해킹 방지 장치가 최초 공장에서 만들어질 때의 기준값을 저장하는 기준값 저장 장치와, 기준값의 초기 저장 경로이면서 향후 이에 대한 입력 경로를 차단하는 역할을 하는 퓨즈형 스위치와, 기준값과 변화값을 비교하는 디지털 비교기와, 아날로그/디지털 변환기를 통해 출력되는 변화값과 기준값의 오차 정도를 조절할 수 있는 비교 결과값 조절기와, 변화 여부 결과를 출력하는 출력부 등으로 구성할 수 있다.여기서, 해킹 시도 감지판(11, 13)은 보호 대상이 되는 물체의 각 표면에 장착된다. 보호 대상이 되는 물체를 접근하기 위해서 해킹 시도 감지판(11, 13)을 물리적으로 이동시키거나 훼손, 절단 등을 수행하는 경우, 해킹 시도 감지판(11,13) 사이에 인가된 전위값은 변화하게 되며, 이는 곧 감지판(11,13)사이에 흐르는 전류값을 변화시킨다. 해킹 시도에 의해 야기된 전류값의 변화량은 차동 증폭기에 의해 증폭되어 아날로그/디지털 변환기로 입력된다. 아날로그/디지털 변환기는 사용하는 변환기의 종류에 따라, 8 비트 혹은 16비트, 32비트 등, 다양한 단계로 전류값의 변화량을 디지털 데이터로 변환할 수 있다.공장에서 최초로 만들어질 때의 해킹 시도 감지판 사이의 전류값은 차동 증폭기와 아날로그/디지털 변환기, 퓨즈형 스위치를 통하여 비휘발성 메모리인 기준값 저장장치에 저장된다. 데이터가 저장된 직후, 퓨즈형 스위치는 연결이 끊겨져 더 이상 새로운 기준값을 인가 시키지 못하게 하여 해킹 방지 장치의 안전성을 높인다.아날로그/디지털 변환기를 거친 디지털 전류 변화값은 디지털 비교기에서 기준값과 비교된다. 이때, 그 차이값은 해킹 방지 장치에 대한 불법적인 해킹시도 임을 알 수 있게 한다.한편, 에이징(aging)과 같은 장치 자체의 노화로 인하여 해킹 시도가 아닐 경우에도 기준값과 차이가 날 수 있기 때문에, 이 해킹 방지 장치는 그 차이값의 허용 범위를 조절할 수 있는 비교 결과값 조절기를 갖는다. 즉, 디지털화 된 기준값과 디지털화 된 해킹 시도 감지판(11,13)에서 야기되는 전류값이 서로 몇 비트 이상 다를 경우에, 해킹 시도로 판단할 것인가를 조절할 수 있다.
여기서, 상부 금속판(11)과 하부 금속판(13)은 서로 다른 전위를 가지며, 이들 금속성 해킹시도 감지판은 1차원적인 움직임과 2차원, 3차원적인 움직임에 대하여, 매우 민감한 반응을 보이도록 하기 위해서 빗(comb) 모양 또는 격자 모양으로 구성된다. 위치 변화에 반응하는 매커니즘과 미세한 움직임을 증폭해서 수신하는 판의 구성에 관한 설명은 후술되는 도 2를 참조하기로 한다.도 2 는 상기 도 1의 빗모양의 금속판의 위치 변화감지 동작을 나타낸 구조도로서, 해킹방지 장치를 훼손, 이동, 절단하는 경우를 감지하는 해킹방지 장치의 기본 개념 및 구조를 보여준다.도 2에 도시된 바와 같이, 물리적인 해킹방지 장치의 위치 변화감지 원리를 설명하는 도면으로서, 두 개의 서로 다른 전위를 가지는 금속판(22,23)은 적당한 물질을 사이에 두고 특정 전위를 가진 상태로 구성된다. 이때, 해킹 시도나 디캡핑(decapping)과 같은 외부의 물리적인 요인에 의해서 두 금속판(22, 23)의 상대적인 위치가 변하는 경우(24), 이들 사이에 인가되고 있던 전계(21)의 양이 변할 것이며(21a), 결과적으로 이들 사이에 흐르는 전류의 변화를 초래한다.
그러면, 전류의 변화량을 감지하는 감지부가 이를 확인하여 물리적인 해킹 시도에 대한 적절한 조치를 취하게 된다.
도 3 은 본 발명에 따른 해킹방지 장치를 훼손, 절단, 이동 하는 경우를 감지하는 해킹방지 장치의 구조도로서, 훼손, 이동, 절단과 같은 해킹 행위에 대하여 높은 감도로 이를 감지하기 위해서는 빗모양 혹은 격자 모양으로 구성되며, 암호프로세서, IC카드용 프로세서, 소형 저전력 가전 제품에 사용될 수 있는데, 특히 암호프로세서의 패키지를 나타내고 있다.
도 3에 도시된 바와 같이, 패키징캡(31)과 해킹방지 장치의 금속판(33,35), 이들 사이를 연결시켜주는 전도성물질(34), 패키지캡(31)과 금속판(33)을 연결시켜주는 브릿지(32), 정전류원(38)과 전류를 공급하는 도선(36), 전위 및 전류의 변화량을 감지하는 감지부(39), 프로세서 코어나 메모리와 같은 보호대상물(37)로 구성된다.
상기의 구성에 대해 상세히 설명하면, 외부에서 암호프로세서의 패키지를 물리적인 방법을 사용하여 훼손하려는 경우, 패키지캡(31)의 위치가 변하며, 이는 브릿지(32)에 의해서 상측금속판(33)의 상대적인 위치 변화를 유발한다. 이는 상기 패키지캡에 브릿지를 통해 연결된 상측금속판(33)과 하측금속판(35)의 상대적인 위치의 변화를 유발한다. 곧 전위의 변화가 생기며, 이는 감지부(39)에 의해 감지된다. 그 후, 해킹 방지를 위해서 암호프로세서의 비휘발성 메모리에 저장되어 있는 비밀키, 개인신상정보와 같은 정보보호의 대상이 되는 데이터는 삭제된다.
만일, 패키지캡(31)이 제거되었다고 가정한 상태에서, 상측금속판(33)에 물리적인 위치 변화를 시도하는 경우, 상측금속판(33)과 하측금속판(35)의 상대적인 위치는 변하게 된다. 이는 이들 사이의 전위 및 전류의 변화를 유발하게 되어, 감지부(39)가 이를 감지하게 된다. 전위 및 전류의 변화량을 감지하는 감지부(39)는 전위 및 전류값의 특정 범위 만족 여부를 감지하는 것이 아니라, 상대적인 변화량을 감지하므로, 상온에서의 온도 상승과 같은 외부 환경 변화에 의한 전위 및 전류값의 변화량에 대해서는 반응하지 않는다.
도 4 는 본 발명에 따라 높은 변위감도를 가지는 해킹방지 장치의 구조도로서, 물리적인 해킹방지 장치가 해킹 시도를 감지한 경우, 암호 프로세서내의 개인정보 및 비밀키를 삭제하고, IC 카드인 경우에는 기본 COS까지 삭제하는 것으로, 훼손, 이동, 절단 등과 같은 외부로부터의 인위적인 물리적인 해킹 시도를 감지하는 금속성 판의 모양을 나타내고 있다.
이러한 금속성 판들은 외부로부터의 약간의 위치 변화 시도에 대하여 민감하게 반응하기 위해서 도 2에서의 평이한 금속판(22, 23)으로는 부족하다. 따라서 위치 변화 감지용 판을 빗 모양(41), 격자 모양(42) 등으로 구성하여, 1차원, 2차원, 3차원적인 약간의 위치 변화에 대해서 매우 민감한 반응을 보이도록 하였다.
특히, 빗 모양(41)인 경우에는 평이한 사각 모양(22, 23)의 금속성 판보다 약간의 위치 변화에 따른(24), 전위의 변화량(21, 21a)이 많다. 즉, 위치 변화량을 증폭하는 역할을 수행한다.
또한, 빗 모양(41)이 빗살에 대한 직각 방향으로의 변화에 매우 민감한 반응을 보이는데 반하여, 격자 모양(42)은 2차원적인 위치 변화에 매우 민감한 반응을 보인다. 이들 빗모양(41)과 격자 모양(42)의 금속성 판은 3차원적으로 구성되어(도 3), 외부의 물리적인 해킹 시도를 감지할 수 있게 된다.
도 4의 도면부호 '43'은 물리적인 해킹방지 장치가 2차원적인 평면에도 구현이 가능함을 보여 주고 있다. 2차원적으로 구성하면, 3차원적인 이동에 대한 감지 능력은 다소 약화되지만, 구현이 간편하다는 장점을 가진다.
또한, 본 발명의 실시예에 따른 해킹 시도 감지회로는 빗 모양과 격자 모양과 같은 전계의 변화에 민감한 구조를 가지기 때문에, 해킹 시도 감지 장치에 고온의 온도 변화가 일어나는 경우, 감지 판의 열저항(열저항=온도변화/전력, 전력 = 전압×전류)이 바뀌며, 이로 인한 전위의 변화가 일어난다.
즉, 본 발명의 실시예에 따른 해킹 시도 감지 장치는 레이저와 같은 열에 의한 해킹 시도를 감지할 수 있다.
상술한 바와 같이, 본 발명에서는 해킹 방지용 금속판의 물리적인 이동을 감지할 수 있는 장치를 제안하였는데, 물리적인 위치 재조정으로 인한 전위의 변화를 극대화할 수 있는 빗(comb) 모양과 격자 모양의 해킹 감지용 판를 구성하여, 물리적으로 약간의 훼손, 이동, 절단 등과 같은 변화가 생긴 경우, 해킹감지용 판의 기하학적 형상으로 인한 전계(Electric Field)의 변화는 매우 크다. 즉, 미세한 물리적인 해킹 행위를 감지할 수 있게 된다. 해킹 감지용 판에 물리적인 변화가 생겨서, 이에 따른 전계 및 전류의 변화가 발생하며, 기준 전계 및 전류와 비교하여, 변화가 있긴 경우, 정보 보호의 대상이 되는 프로세서내의 개인 정보 혹은 IC카드 프로세서에 저장된 비밀키 혹은 중요한 개인 정보를 지운다.
또한, 암호 프로세서 혹은 IC카드 프로세서에 대하여, 해킹 행위를 시도한 경우, 이를 감지하여 해킹 대상이 되는 비밀키나 개인 정보를 지운다. 특히, IC카드 프로세서와 같은 응용 상황에서는 EEPROM(Electrically Erasable and Programmable ROM)이나 플래시 메모리, SRAM(Static Random Access Memory)에 저장되어져 있는 IC카드 기본 운영 체제인 COS(Card Operating System)를 삭제하도록 한다.특히, COS 전체를 지우는 것은 IC카드내의 개인 정보 및 비밀키를 삭제하는 경우보다 해커의 입장에서 보면, 해킹 가능성이 더욱 제거된다는 것을 의미하게 된다. 이와 같은 COS 삭제 방법이 사용 가능하기 위해서 IC 카드의 COS는 외부에서 다운로드 받아서 사용할 수 있도록 되어야 한다. 이 경우 IC카드의 EEPROM에는 기본 부트스트랩(boot strap) 운영체제만 가져야 한다.
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, 낮은 전압 및 전류원에서도 안정적으로 동작할 수 있고, 물리적인 해킹 시도를 증폭하여 민감하게 감지할 수 있고, 해킹방지 장치가 속한 환경의 자연스러운 변화와 물리적인 해킹 시도를 정확히 구분할 수 있으며, 물리적인 해킹 시도만 감지할 수 있는 효과가 있다.또한, 본 발명은, 초소형으로 제작되므로 작은 전원에 의해 유기되는 전계에 매우 민감하게 반응할 수 있으며, 작은 크기와 적은 전력을 소비하면서도 높은 감도로 물리적인 해킹 시도를 확인할 수 있는 효과가 있다.
뿐만 아니라, 본 발명은, 특정한 조건 범위의 만족 여부를 감지하는 것이 아니라 현재 상황에서의 변화량을 감지하는 능력이 우수하므로 암호프로세서, IC카드 프로세서, 소형 가전 장치 등에 응용될 수 있는 효과가 있다.

Claims (10)

  1. 암호프로세서 패키지에서의 물리적인 해킹방지 장치에 있어서,
    보호대상체의 표면에 장착되며, 서로 다른 전위값을 가지고 있어 상기 보호대상체의 해킹시 인가된 전위값의 변화로 위치 변화를 감지하기 위한 제1 및 제2 위치변화 감지수단;
    상기 제1 및 제2 위치변화 감지수단에 전류원을 공급하기 위한 전류공급수단; 및
    상기 제1 및 제2 위치변화 감지수단의 위치 변화에 따른 전류의 변화량을 전위값으로 변환시켜 증폭하고 변화값을 기 저장된 기준값과 비교하여 불법적인 해킹을 감지하기 위한 해킹감지수단
    을 포함하는 물리적인 해킹방지 장치.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 위치변화 감지수단은 각각,
    서로 다른 전위를 가지며, 움직임에 대하여 민감한 반응을 보이도록 하기 위해서 빗(comb) 모양 혹은 격자 모양으로 구성되는 것을 특징으로 하는 물리적인 해킹방지 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 및 제2 위치변화 감지수단은,
    3차원적으로 상하부로 구성하여 위치 변화를 감지하도록 하며, 이를 2차원평면에 엇갈리게 구성하여 소정의 위치변화에 대해서도 감지할 수 있도록 하는 것을 특징으로 하는 물리적인 해킹방지 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 및 제2 위치변화 감지수단은,
    2차원 평면에 엇갈리게 구성하는 것을 특징으로 하는 물리적인 해킹방지 장치.
  5. 제 4 항에 있어서,
    상기 2차원 평면시에,
    고감도의 위치 변화 감지 기판의 구조는 빗 모양과 톱니 모양의 합성한 형태로 구성되며, 이는 2차원적인 위치 변화(X축 변화 및 Y축 변화)에 대해서도 높은 감도를 가지는 것을 특징으로 하는 물리적인 해킹방지 장치.
  6. 제 5 항에 있어서,
    상기 빗 모양과 톱니 모양의 합성한 형태는,
    상기 톱니모양의 끝이 직사각형 형태가 아닌 경우 둥근 모양, 뾰족한 모양, 조밀한 경우 및 조밀하지 않은 경우 비스듬한 모양인 것을 특징으로 하는 물리적인 해킹방지 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 및 제2 위치변화 감지수단은,
    상기 빗 모양과 격자 모양과 같은 전계의 변화에 민감한 구조를 가지며, 고온의 온도 변화가 일어나는 경우, 감지판의 열저항이 바뀌며, 이로 인한 전위의 변화가 일어나며, 레이저와 같은 열에 의한 해킹 시도도 감지하는 것을 특징으로 하는 것을 특징으로 하는 물리적인 해킹방지 장치.
  8. 암호프로세서 패키지에서의 물리적인 해킹방지 장치에 있어서,
    해킹방지를 위한 전도성 물질을 매개로 하여 연결된 상부변위감지수단과 하부변위감지수단;
    상기 상부변위감지수단과 패키지의 캡에 연결되어 상기 변위감지수단들의 상대적인 위치변화를 유발하는 브릿지;
    상기 변위감지수단들 전류를 공급하는 전류공급단;
    상기 변위감지수단들의 변위감지에 따른 전류변화를 감지하는 감지부; 및
    상기 변위감지수단 하부에 구성된 해킹방지보호대상물
    을 포함하는 물리적인 해킹방지 장치.
  9. 제 8 항에 있어서,
    상기 해킹방지보호대상물은,
    비밀키, 사용자개인정보, 운영체제를 포함하는 것을 특징으로 하는 물리적인 해킹방지 장치.
  10. 삭제
KR1019990061214A 1999-12-23 1999-12-23 암호프로세서 패키지에서의 물리적인 해킹방지 장치 KR100365726B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061214A KR100365726B1 (ko) 1999-12-23 1999-12-23 암호프로세서 패키지에서의 물리적인 해킹방지 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061214A KR100365726B1 (ko) 1999-12-23 1999-12-23 암호프로세서 패키지에서의 물리적인 해킹방지 장치

Publications (2)

Publication Number Publication Date
KR20010057804A KR20010057804A (ko) 2001-07-05
KR100365726B1 true KR100365726B1 (ko) 2002-12-26

Family

ID=19628863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061214A KR100365726B1 (ko) 1999-12-23 1999-12-23 암호프로세서 패키지에서의 물리적인 해킹방지 장치

Country Status (1)

Country Link
KR (1) KR100365726B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160127203A (ko) * 2015-04-23 2016-11-03 매그나칩 반도체 유한회사 반도체 칩의 위변조 방지 회로 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110892432B (zh) * 2017-03-30 2024-03-08 莫列斯有限公司 防篡改支付读取器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860351A (en) * 1986-11-05 1989-08-22 Ibm Corporation Tamper-resistant packaging for protection of information stored in electronic circuitry
EP0495645A1 (en) * 1991-01-18 1992-07-22 NCR International, Inc. Data security device
JPH07200414A (ja) * 1993-12-28 1995-08-04 Nippon Steel Corp 記憶内容の解読防止方法及び記憶内容の解読防止用基板
JPH10320293A (ja) * 1997-05-19 1998-12-04 Rohm Co Ltd Ｉｃカードおよびｉｃチップモジュール
US5988510A (en) * 1997-02-13 1999-11-23 Micron Communications, Inc. Tamper resistant smart card and method of protecting data in a smart card

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860351A (en) * 1986-11-05 1989-08-22 Ibm Corporation Tamper-resistant packaging for protection of information stored in electronic circuitry
EP0495645A1 (en) * 1991-01-18 1992-07-22 NCR International, Inc. Data security device
JPH07200414A (ja) * 1993-12-28 1995-08-04 Nippon Steel Corp 記憶内容の解読防止方法及び記憶内容の解読防止用基板
US5988510A (en) * 1997-02-13 1999-11-23 Micron Communications, Inc. Tamper resistant smart card and method of protecting data in a smart card
JPH10320293A (ja) * 1997-05-19 1998-12-04 Rohm Co Ltd Ｉｃカードおよびｉｃチップモジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160127203A (ko) * 2015-04-23 2016-11-03 매그나칩 반도체 유한회사 반도체 칩의 위변조 방지 회로 및 방법
KR102309203B1 (ko) * 2015-04-23 2021-10-05 매그나칩 반도체 유한회사 반도체 칩의 위변조 방지 회로 및 방법

Also Published As

Publication number Publication date
KR20010057804A (ko) 2001-07-05

Similar Documents

Publication Publication Date Title
KR100687071B1 (ko) 집적 회로용 변조 방지 캡슐
US10592665B2 (en) Apparatus and method comprising a carrier with circuit structures
US5389738A (en) Tamperproof arrangement for an integrated circuit device
US5159629A (en) Data protection by detection of intrusion into electronic assemblies
EP3050414B1 (en) Tamper protection mesh in an electronic device
US6512454B2 (en) Tamper resistant enclosure for an electronic device and electrical assembly utilizing same
KR20170072274A (ko) 산업 제어 시스템을 위한 탬퍼 방지 모듈
JP4093610B2 (ja) 半導体チップ用セキュリティーデバイス
ES2675072T3 (es) Criptoprocesador con protección de datos mejorada
JPS63124155A (ja) 記憶情報保護装置
JP2007535736A (ja) 集積回路を備えた装置
CN105488421B (zh) 无需电池的用于工业和计量装置的侵扰检测系统以及方法
EP1576614B1 (en) Tamper-resistant packaging and approach
JP2006229667A (ja) 耐タンパ装置及び耐タンパ方法
KR100365726B1 (ko) 암호프로세서 패키지에서의 물리적인 해킹방지 장치
US20040134993A1 (en) Secure electronic device
US20020036879A1 (en) Secure integrated electronic device
US20030133241A1 (en) Method and arrangement for protecting digital parts of circuits
EP3721173B1 (en) Integrity monitor
KR101436982B1 (ko) 반도체 집적 회로 및 그것의 검사 방법
KR100517554B1 (ko) 보안 기능을 갖는 반도체 집적 회로
Enow An effective scheme to detect and prevent tampering on the physical layer of WSN
JP3640152B2 (ja) 記憶装置
KR100442590B1 (ko) 탬퍼 레지스턴스 장치 및 그의 동작 방법
KR20060012088A (ko) 보안 기능을 갖는 반도체 집적 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071115

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee