JPS6275851A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、半導体記憶装置に関するもので、特にＲＡ
Ｍに使用されるものである。

〔発明の技術的背景とその問題点〕

一般に、ＲＡＭＫあっては、チップセレクト信号（Ｃ８
、ＣＥ等）によってチップの選択、非選択が決定され、
リードライト信号（Ｒ／Ｗ、■等）によって読み出し状
態か書き込み状態かが決められる。このように、チップ
を選択することによシ、容易にメモリセルの内容を読み
出したり書き換えたりすることができる。

しかし、上述したように容易にメモリセルの内容を読み
出したり書き換えたシできることは、外乱の影響（ノイ
ズ等）を受けやすいことでもあり、外乱によシ記憶内容
が破壊されるという間Ｎを生じている。

また、個人が長時間保持しておきたい情報であっても第
三者が簡単に書き換えることが可能であシ、他人に知ら
れたくない情報も簡単に読み出されてしまう欠点がある
。換言すれば、個人独自の情報を陥Ｍ内に残しておくこ
とは困難である。

〔発明の目的〕

この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、外乱の影響を受けに＜＜、且
つ記憶情報の漏洩を防止できる半導体記憶装置を提供す
ることである。

〔発明の概要〕

すなわち、この発明においては、上記の目的全達成する
ために、ＲＡＭ内部に特定の情報（ＩＤコード等）を格
納するレジスタを設け、このレジスタに格納された情報
と同じ情報が入力された時のみＲＡＭがイネーブル状態
となるようにしている。

〔発明の実施例〕

以下、この発明の一実施例について図面を参照して説明
する。図において、１１はメモリセルアレイ、１２は周
辺回路で、この周辺回路１２には入力回路、出力回路、
Ｘデコーダお上びＹデコーダ等が内蔵されておシ、この
周辺回路１２に供給される入力信号（データＤ４アドレ
ス信号Ａａａ　）に基づいて上記メモリセルアレイ１１
の中の１つのメモリセルを選択してデータの書き込みあ
るいは読み出しを行なう。１４は格納し・ゾスタで、例
えばＥＰＲＯＭ　、　ＲＡＭ　、フユーズ等から成り、
使用者独自のコードが格納されている。そして、この格
納レジスタノ４に格納されたコードと外部から入力され
たコードとが比較回路１５によって比較され、その比較
出力でフリップフロ、プ１６がセットあるいはリセット
される。このフリップ７０ツブ１６の出力は、上２周辺
回路１２に供給され、セット状態の時は通常動作、リセ
ット状態の時は動作が禁止される。なお、上記周辺回路
１２および格納レジスタ１４にはそれぞれ、リードライ
ト信号Ｒ／Ｗおよびチップイネーブル信号ＣＥが供給さ
れる。

次に、上記のような構成において動作を説明する。まず
、上記格納レジスタ１４にコードを格納する際には、リ
ードライト信号Ｒ／Ｗを書き込み状態に設定するととも
に、チップイネーブル信号ＣＥによりイネーブル状態に
設定し、入力信号としてコードデータを入力する。これ
によって、格納レジスタ１４に特定のコードが格納され
る。

そして、メモリセルに情報を書き込みたい時、あるいは
情報を読み出したい時には、リードライト信号Ｒ／Ｗを
読み出し状態に設定するとともに、チップイネーブル信
号ＣＥによシイネーブル状態に設定し、入力信号として
コードデータを入力する。これによって、比較回路１５
により予め格納されたコードと入力されたコードが等し
いか否か比較される。そして、比較回路１５によりコー
ドが一致していることが検知されると、フリップフロ、
プＩ６がセットされ、不一致の場合はフリップフロ、プ
のリセット状態が維持される。上記７す、プフロ、プ１
６がセットされ、周辺回路１２にセット信号が供給され
ると、この周辺ｔｒｉ路１２は通常動作を行ない、情報
の書き込みあるいは読み出しが行なわれる。

−万、コードが不一致の場合には、フリ、プフロ、プ１
６のリセット状態により周辺回路１２によって情報の読
み出しあるいは書き込みが禁止される。これには、例え
ばフリ、ブフロ、プ１６がリセット状態の時には周辺回
路１２に供給されるチップイネーブル信号ｃＥヲディス
イネーブル状態にすれば良い。ま之リードライト信号Ｒ
／Ｗの周辺回路１２への供給を制御すれば、書き込みあ
るいは読み出しのみを禁止することもできる。

このような構成によれば、使用者独自の情報を第三者に
知られることなく保持でき、使用者にとっては予め設定
したコードを入力することにより通常のＲＡＭと同様な
使用が可能である。

ま之、チップイネーブル信号ＣＥとコードによる二重の
プロテクトを行なうため、外乱による誤書き込みも減少
できる。

〔発明の効果〕

以上説明したようにこの発明によれば、外乱の影＃を受
けに〈＜、且つ記憶情報の漏洩を防止できる半導体記憶
装置が得られる。

【図面の簡単な説明】

図面はこの発明の一実施例に係わる半導体記憶装置につ
いて説明するためのものである。 １１・・・メモリセルアレイ、１２・・・周辺回路、１
４・・・格納レジスタ、１５・・・比較回路。

Claims (1)

【特許請求の範囲】
1. メモリセルアレイと、このメモリセルアレイ中の所定の
   メモリセルを選択してデータの読み出しあるいは書き込
   みを行なうための周辺回路と、予め所定のコードが格納
   される格納レジスタと、この格納レジスタに格納された
   コードと外部から入力されたコードとを比較し、その比
   較出力に基づいて上記周辺回路を制御する比較回路とを
   具備し、上記比較回路により格納レジスタに格納された
   コードと外部から入力されたコードとの一致が検出され
   た時は通常動作を行ない、不一致が検出された時には動
   作を禁止することを特徴とする半導体記憶装置。