DE102004057819B4 - Eingangsschaltung für eine integrierte Schaltung - Google Patents

Eingangsschaltung für eine integrierte Schaltung Download PDF

Info

Publication number
DE102004057819B4
DE102004057819B4 DE102004057819A DE102004057819A DE102004057819B4 DE 102004057819 B4 DE102004057819 B4 DE 102004057819B4 DE 102004057819 A DE102004057819 A DE 102004057819A DE 102004057819 A DE102004057819 A DE 102004057819A DE 102004057819 B4 DE102004057819 B4 DE 102004057819B4
Authority
DE
Germany
Prior art keywords
circuit
input
burn
hysteresis
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004057819A
Other languages
English (en)
Other versions
DE102004057819A1 (de
Inventor
Markus Krach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102004057819A priority Critical patent/DE102004057819B4/de
Priority to US11/291,514 priority patent/US7321235B2/en
Publication of DE102004057819A1 publication Critical patent/DE102004057819A1/de
Application granted granted Critical
Publication of DE102004057819B4 publication Critical patent/DE102004057819B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46Test trigger logic

Abstract

Integrierte Schaltung (1) umfassend:
einen Funktionsschaltkreis (4);
einen Einstellungsspeicher (8) zum Speichern eines Einstellungsdatum;
eine Eingangsschaltung (2) zum Empfangen von Signalen über einen Eingangsanschluss (3), wobei die Eingangsschaltung eine erste Empfangsschaltung (5) für einen Burn-In-Testbetrieb mit einer ersten Hysterese und eine zweite Empfangsschaltung (6) für einen Normalbetrieb mit einer zweiten Hysterese umfasst, wobei die erste Hysterese größer ist als die zweite Hysterese;
wobei die Eingangsschaltung (2) abhängig von dem Einstellungsdatum für den Burn-In-Testbetrieb die erste Empfangsschaltung (5) und für den Normalbetrieb die zweite Empfangsschaltung (6) mit dem Eingangsanschluss (3) verbindet, um Signale für den Burn-In-Testbetrieb bzw. Normalbetrieb zu empfangen und dem Funktionsschaltkreis (4) zur Verfügung zu stellen.

Description

  • Die Erfindung betrifft eine integrierte Schaltung mit einer Eingangsschaltung zum Empfangen von Signalen über einen Eingangsanschluss. Insbesondere betrifft die Erfindung eine integrierte Schaltung, die in einen Burn-in-Modus versetzbar ist, um eine Voralterung der integrierten Schaltung durchzuführen und die nach dem Burn-in-Vorgang in herkömmlicher Weise betreibbar ist.
  • Bei herkömmlichen Burn-in-Testsystemen zum Durchführen eines Burn-in-Verfahrens werden mehrere integrierte Bausteine gleichzeitig einer Stressbedingung ausgesetzt und dabei getestet. Bei der Initialisierung und Ansteuerung der im Burn-in-Verfahren zu testenden integrierten Bausteine sind jedoch nur sehr langsame Signalrampen möglich, da die dafür vorgesehenen Testerkanäle gleichzeitig mit mehreren bzw. allen integrierten Bausteinen verbunden sind. Zudem weisen die Testerkanäle aufgrund ihrer Länge ein deutliches Rauschen auf, so dass die an den integrierten Bausteinen anliegenden Eingangssignale erheblichen Signalstörungen unterworfen sind. Im konkreten Fall kann bei einem Burn-in-Testsystem der Einfluss der Rauschspannung auf den Testerkanälen bei ±100 mV liegen. Ein Rauschen auf einem Taktsignal oder auf einem Referenzspannungssignal kann als ein zusätzlicher Taktimpuls in den integrierten Bausteinen interpretiert werden, der die Kommunikation zwischen dem Burn-In-Testsystem und den integrierten Bausteinen beeinträchtigen kann.
  • Zum Testen von integrierten Bausteinen in einem Burn-in-Testsystem werden die integrierten Bausteine in einen Testmodus versetzt und unter extremen Betriebsbedingungen, wie beispielsweise eine erhöhte Umgebungstemperatur, einen erhöhten Versorgungsspannungspegel und dgl. betrieben werden, wodurch in anfälligen integrierten Bausteinen Fehler auftreten, so dass diese in einem nachfolgenden Testvorgang ausselektiert werden können. Die integrierten Bausteine werden für den Burn-in-Testvorgang üblicherweise in einem Burn-in-Modus betrieben, der durch eine bestimmte Signalfolge, die an die Eingänge des integrierten Bausteins angelegt wird, eingenommen wird.
  • Ein zusätzlich interpretierter Taktimpuls oder eine Störung eines Signals beim Anlegen der Signalfolge zum Einstellen des Burn-in-Modus in dem integrierten Baustein kann dazu führen, dass eines der Signale der bestimmten Signalfolge während der Test-Mode-Eingangssequenz doppelt erfasst wird, so dass der Burn-in-Modus unter Umständen nicht eingenommen wird. In diesem Fall wird der integrierte Baustein nicht dem Burn-in-Testvorgang unterzogen, so dass keine ordnungsgemäße Voralterung des integrierten Bausteins erfolgt.
  • Die integrierten Bausteine weisen Eingangsschaltungen auf, mit denen extern angelegte Signale empfangen werden können. Um unempfindlich gegenüber eingangsseitigem Rauschen während des Burn-in-Testvorgangs zu sein, müssen die Eingangsschaltungen des integrierten Bausteins eine ausreichende Hysterese aufweisen, so dass das Rauschen beispielsweise nicht zu einer zusätzlichen Taktflanke führt. Eingangsschaltungen, die eine derart große Hystere aufweisen, sind jedoch nachteilig und für integrierte Bausteine mit hohen Übertragungsraten zu langsam, da die maximale Betriebsfrequenz der integrierten Bausteine durch die große Hysterese begrenzt ist. Z. B. ist für einen SDRAM-Baustein, insbesondere für ein DDRII-SDRAM 512 M T90 bei einer Betriebsfrequenz von 590 MHz eine Hysterese von maximal ±75 mV zulässig.
  • Aus der US 6,598,187 B1 ist eine integrierte Schaltung mit einem Funktionsschaltkreis und einer Empfangsschaltung zum Empfangen von Signalen über einen Eingangsanschluss bekannt, wobei die Empfangsschaltung in Form eines Latches ausgebil det, mit dessen Hilfe die Setup- und Hold-Zeit der integrierten Schaltung überprüft werden kann.
  • Aus der US 6,546,510 B1 ist eine integrierte Schaltung mit einem Burn-in-Testsystem bekannt, bei dem einem Funktionsschaltkreis über eine Empfangsschaltung Signale für den Burn-in-Testbetrieb zur Verfügung gestellt werden. Die Empfangsschaltung wird dabei für den Burn-in-Testbetrieb mit einem hysteresebehafteten Taktsignal angesteuert.
  • Es ist Aufgabe der vorliegenden Erfindung, eine integrierte Schaltung mit einer Eingangsschaltung zur Verfügung zu stellen, bei der sowohl sichergestellt werden kann, dass bei Anlegen von rauschbehafteten Eingangssignalen eines Burn-in-Testsystems der Burn-in-Testmodus in den integrierten Bau steinen eingestellt werden kann und gleichzeitig die Eingangsschaltung für die hohen Betriebsfrequenzen im Normalbetrieb geeignet ist.
  • Diese Aufgabe wird durch die integrierte Schaltung nach Anspruch 1 sowie durch das Verfahren nach Anspruch 8 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine integrierte Schaltung vorgesehen, die einen Funktionsschaltkreis, einen Einstellungsspeicher zum Speichern eines Einstellungsdatums und eine Eingangsschaltung aufweist. Die Eingangsschaltung dient zum Empfangen von Signalen über einen Eingangsanschluss und weist eine erste Empfangsschaltung mit einer ersten Hysterese und eine zweite Empfangsschaltung mit einer zweiten Hysterese auf. Die Eingangsschaltung ist so vorgesehen, dass abhängig von dem Einstellungsdatum entweder die erste oder die zweite Empfangsschaltung mit dem Eingangsanschluss verbunden wird, um die Signale zu empfangen und dem Funktionsschaltkreis zur Verfügung zu stellen.
  • Die integrierte Schaltung der vorliegenden Erfindung stellt also zwei Empfangsschaltungen zur Verfügung, die eine unterschiedliche Hysterese aufweisen, je nachdem, welchen Anforderungen die Eingangsschaltung gerecht werden muss. So kann die erste Empfangsschaltung mit der ersten Hysterese zum Empfangen eines Eingangssignals verwendet werden, wenn das Eingangssignal rauschbehaftet ist und mit einer geringeren Signalfrequenz bereitgestellt wird. Dies ist beispielsweise in einem Burn-in-Testsystem der Fall, in dem mehrere integrierte Schaltungen über einen Testerkanal mit Eingangssignalen versorgt werden. Im Normalbetrieb kann die integrierte Schaltung die Eingangssignale über die zweite Empfangsschaltung empfangen, die eine zweite Hysterese aufweist, die kleiner ist als die erste Hysterese, so dass Eingangssignale mit höheren Signalfrequenzen empfangen werden können.
  • Gemäß einer Ausführungsform kann die Eingangsschaltung einen Schalter aufweisen, der abhängig von dem Einstellungsdatum entweder die erste oder die zweite Eingangsschaltung mit dem Eingangsanschluss verbindet. Insbesondere kann der Einstellungsspeicher nach der Herstellung der integrierten Schaltung auf einen ersten Wert eingestellt sein, um die erste Empfangsschaltung mit dem Signalanschluss zu verbinden.
  • Es kann ferner eine Einstellschaltung vorgesehen sein, um abhängig von einer empfangenen Signalfolge den Einstellungsspeicher mit einem zweiten Wert zu beschreiben, so dass die zweite Empfangsschaltung aktiviert wird. Auf diese Weise ist es möglich, die integrierte Schaltung so vorzusehen, dass diese nach ihrer Fertigstellung zuerst die erste Empfangsschaltung mit dem Eingangsanschluss verbindet. Wird gemäß einer Signalfolge angezeigt, dass der Burn-in-Modus abgeschlossen ist, so wird mit Hilfe der Einstellschaltung der in dem Einstellungsspeicher gespeicherte Wert geändert, so dass die zweite Empfangsschaltung mit dem Eingangsanschluss verbunden wird.
  • Vorzugsweise ist der Einstellungsspeicher so gestaltet, dass nach dem Beschreiben mit dem zweiten Wert der zweite Wert dauerhaft gespeichert wird. Insbesondere kann der Einstellungsspeicher so gestaltet sein, um nach dem Beschreiben mit dem zweiten Wert ein weiteres Beschreiben zu verhindern. Somit wird ausgeschlossen, dass durch den Endnutzer durch Anlegen einer geeigneten Signalfolge der Einstellungsspeicher so beschrieben wird, dass die erste Empfangsschaltung an den Eingangsanschluss angelegt wird und der integrierte Baustein unter Umständen verschlechterte Eigenschaften aufweist. Alternativ kann vorgesehen sein, dass die Einstellschaltung nach dem Beschreiben mit dem zweiten Wert ein weiteres Beschreiben des Einstellungsspeichers verhindert.
  • Gemäß einer bevorzugten Ausführungsform weist der Einstellungsspeicher eine elektrische Fuse auf, die nach dem Beenden des Burn-in-Testvorgang so eingestellt wird, dass die zweite Empfangsschaltung mit dem Eingangsanschluss verbunden ist.
  • Gemäß einer bevorzugten Ausführungsform kann die Hysterese der ersten Ausführungsform so ausgelegt sein, um externe Signale in einem Burn-in-Testvorgang, die rauschbehaftet sind und die eine erste niedrige Flankensteilheit aufweisen, zuverlässig zu empfangen und wobei die Hysterese der zweiten Eingangsschaltung so ausgelegt ist, um Signale mit einer zweiten hohen Flankensteilheit (hohe Frequenz) schneller zu detektieren als die erste Empfangsschaltung. Insbesondere ist die Hysterese der ersten Empfangsschaltung größer als die Hysterese der zweiten Empfangsschaltung.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Testen einer integrierten Schaltung in einem Burn-in-Testvorgang vorgesehen. Dabei wird zunächst eine erste Signalfolge angelegt, um die integrierte Schaltung in einen Burn-in-Modus zu versetzen, wobei nach dem Beenden des Burn-in-Testvorgangs eine zweite Signalfolge an die integrierte Schaltung angelegt wird, wodurch der Einstellungsspeicher mit dem Einstellungsdatum beschrieben wird, so dass die zweite Empfangsschaltung mit dem Signalanschluss verbunden wird.
  • Bevorzugte Ausführungsformen der Erfindung werden nachfolgend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Blockschaltbild einer integrierten Schaltung gemäß einer bevorzugten Ausführungsform der Erfindung,
  • 2a und 2b die Übertragungskennlinie der Empfangsschaltung der integrierten Schaltung nach 1.
  • In 1 ist schematisch ein Blockschaltbild einer integrierten Schaltung 1 dargestellt, die eine Eingangsschaltung 2 aufweist, um ein an einem Eingangsanschluss 3 anliegendes Eingangssignal zu empfangen, und einem Funktionsschaltkreis 4 zum weiteren Verarbeiten der empfangenen Signale zur Verfügung zu stellen. Im gezeigten Ausführungsbeispiel ist nur eine Eingangsschaltung 2 dargestellt. Es ist jedoch selbstverständlich, dass üblicherweise integrierte Schaltungen eine Vielzahl von derartigen Eingangsschaltungen aufweisen. Der Funktionsschaltkreis 4 kann jede beliebige Schaltung von Logikschaltung, Speicherschaltung, Sensorschaltung und dgl. sein, die in dem integrierten Schaltkreis integriert sein kann.
  • Die Eingangsschaltung 2 weist eine erste Empfangsschaltung 5 und eine zweite Empfangsschaltung 6 auf. Sowohl die erste als auch die zweite Empfangsschaltung 5, 6 sind über einen Schalter 7 mit dem Eingangsanschluss 3 verbindbar. Der Schalter 7 wird von einem Ausgang eines Einstellungsspeichers 8 angesteuert, so dass die in dem Einstellungsspeicher 8 gespeicherte Information den Schaltzustand des Schalters 7 bestimmt. Optional kann, um den jeweiligen Ausgang der nicht benutzten Empfangsschaltung 5, 6 von dem Funktionsschaltkreis 4 zu trennen, ein weiterer Schalter 9 vorgesehen sein, der die Ausgänge der Empfangsschaltungen 5, 6 mit dem Funktionsschaltkreis 4 wahlweise verbindet und den Ausgang der jeweils anderen Empfangsschaltung 5, 6 von dem Funktionsschaltkreis 4 trennt. Der weitere Schalter 9 wird ebenfalls wie der Schalter 7 abhängig von den Inhalt des Einstellungsspeichers 8 eingestellt.
  • Die integrierte Schaltung 1 weist weiterhin eine Einstellschaltung 10 auf, die abhängig von dem Betriebsmodus, in dem die integrierte Schaltung 1 betrieben werden soll, den Einstellungsspeicher 8 beschreibt.
  • Die integrierte Schaltung 1 wird wie folgt betrieben: Nach der Herstellung der integrierten Schaltung 1 ist in dem Einstellungsspeicher 8 ein bestimmter Wert gespeichert, um den Schalter 7 bzw. den weiteren Schalter 9 so einzustellen, dass der Eingangsanschluss 3 mit der ersten Empfangsschaltung 5 der Eingangsschaltung 2 und der Ausgang der ersten Empfangsschaltung 5 mit dem Funktionsschaltkreis 4 verbunden ist. Beispielsweise ist in dem Einstellungsspeicher 8 eine logische Null gespeichert. Üblicherweise wird nach der Fertigstellung der integrierten Schaltung 1 die integrierte Schaltung 1 einem Burn-in-Testvorgang unterzogen, in dem die integrierte Schaltung 1 vorgealtert wird, d. h. unter extremen Betriebsbedingungen, wie beispielsweise erhöhte Umgebungstemperatur, erhöhte Versorgungsspannung und dgl. betrieben wird. Da der Burn-in-Testvorgang durch paralleles Testen von mehreren gleichartigen integrierten Schaltungen 1 in einem Burn-in-Testsystem (nicht gezeigt) erfolgt, werden die Eingangssignale für die integrierten Schaltungen über einen Testerkanal an eine Anzahl integrierter Schaltungen angelegt. Durch die große Last an dem Testerkanal, der sowohl durch die Länge des Testerkanals als auch durch die Kapazitäten der Signaleingänge 3 der integrierten Schaltungen 1 hervorgerufen wird, sind die Signalflanken der Eingangssignale einschließlich eines von dem Burn-in-Testsystem bereitgestellten Taktsignals sehr flach (ca. 100 mV/ns) im Gegensatz zu den Signalflanken im Normalbetrieb (ca. 60 mV/ns) und aufgrund der hohen Störsignalempfindlichkeit mit einem relativ großen Rauschsignal behaftet. Das Rauschsignal kann u. U. Größenordnungen von ±100 mV und mehr aufweisen. Aufgrund der langen Verweilzeit des Signals zwischen den Hystereseschwellwerten wäre die Gefahr eines unstabilen Zustands bei Verwendung der Normalbetrieb ausgelegen zweiten Empfangsschaltung 6 im Burn-In-Testvorgang hoch.
  • Damit das Signal an dem Eingangsanschluss 3 durch die erste Empfangsschaltung 5 während des Burn-in-Testvorgangs korrekt bestimmt wird, ist die erste Empfangsschaltung 5 mit einer größeren Hysterese vorgesehen, wie sie qualitativ in 2a dargestellt ist. Auf der X-Achse sind die Eingangspotentialpegel des Eingangssignals und auf der Y-Achse die Ausgangspotentialpegel am Ausgang der ersten Empfangsschaltung 5 dargestellt. Man erkennt, dass die erste Empfangsschaltung 5 eine relativ große Hysterese aufweist, um sicherzustellen, dass das Rauschsignal auf dem Eingangssignal nicht zu ungewollten Pegelwechseln am Ausgang der ersten Empfangsschaltung 5 führt. Nach dem Beenden des Burn-in-Vorgangs wird der Einstellungsspeicher 8 mit einem neuen Wert beschrieben, beispielsweise einer logischen „1”, so dass der Schalter 7 den Signaleingang 3 mit der zweiten Empfangsschaltung 6 verbindet und den Ausgang der zweiten Empfangsschaltung 6 über den weiteren Schalter 9 mit dem Funktionsschaltkreis 4 verbindet.
  • Das Übertragungsverhalten der zweiten Empfangsschaltung 6 ist in 2b gezeigt. Die zweite Empfangsschaltung 6 weist eine zweite Hysterese auf, wobei die zweite Hysterese jedoch deutlich kleiner ist als bei der ersten Empfangsschaltung. Unter Umständen kann sogar weitgehend auf das Vorsehen einer zweiten Hysterese verzichtet werden. Durch die zweite Hysterese der zweiten Empfangsschaltung wird gewährleistet, dass an dem Signaleingang anliegende Signale schneller erkannt werden können und somit eine schnellere Signalübertragung zu der integrierten Schaltung 1 möglich ist. Beispielsweise beträgt die Hysterese der ersten Empfangsschaltung 5, d. h. der Potentialabstand zwischen zwei Schaltswellen, etwa 100 mV und die Hysterese der zweiten Empfangsschaltung 6 etwa 75 mV.
  • Die Hysterese der ersten Empfangsschaltung 5 unterscheidet sich von der Hysterese der zweiten Empfangsschaltung 6 dadurch, dass die Schaltschwelle für eine steigenden Flanke erhöht und für eine fallende Flanke erniedrigt wird. Dies kann durch einem Fachmann bekannte Ausgestaltungen von Empfangsschaltungen er folgen. Der Einstellungsspeicher 8 kann beispielsweise durch die Einstellschaltung 10 beschrieben bzw. programmiert werden, wenn diese angewiesen wird, den Burn-in-Betriebsmodus der integrierten Schaltung 1 zu beenden. Der Einstellschaltung 10 kann dies z. B. mit Hilfe einer von extern angelegten Signalfolge mitgeteilt werden.
  • Der Einstellungsspeicher 8 ist vorzugsweise als permanenter Speicher ausgeführt, der seinen Inhalt auch unabhängig von dem Anliegen einer Versorgungsspannung speichert. Es kann weiterhin vorgesehen sein, dass der Einstellungsspeicher 8 ein nur einmal beschreibbarer Speicher ist, so dass nach dem Beschreiben des Einstellungsspeichers 8, um die zweite Empfangsschaltung 6 mit dem Signaleingang 3 zu verbinden, ein Anlegen der ersten Empfangsschaltung 5 an den Signaleingang 3 nicht mehr möglich ist. Auf diese Weise kann ein unbeabsichtigtes Anlegen der ersten Empfangsschaltung 5 an den Signaleingang im Normalbetrieb verhindert werden. Insbesondere kann vorgesehen werden, dass der Einstellungsspeicher 8 als ein elektrisches Fuse-Element ausgebildet ist, das mit Hilfe eines Programmierstroms beschreibbar ist, und dass der nach dem Beschreiben mit dem Programmierstrom eingestellte Wert nicht mehr veränderlich ist. Alternativ zur Einstellschaltung 10 kann der Einstellungsspeicher 8 auch direkt von extern über geeignete Eingangsanschlüsse beschrieben werden.
  • 1
    Integrierte Schaltung
    2
    Eingangsschaltung
    3
    Eingangsanschluss
    4
    Funktionsschaltkreis
    5
    erste Empfangsschaltung
    6
    zweite Empfangsschaltung
    7
    Schalter
    8
    Einstellungsspeicher
    9
    weiterer Schalter
    10
    Einstellschaltung

Claims (8)

  1. Integrierte Schaltung (1) umfassend: einen Funktionsschaltkreis (4); einen Einstellungsspeicher (8) zum Speichern eines Einstellungsdatum; eine Eingangsschaltung (2) zum Empfangen von Signalen über einen Eingangsanschluss (3), wobei die Eingangsschaltung eine erste Empfangsschaltung (5) für einen Burn-In-Testbetrieb mit einer ersten Hysterese und eine zweite Empfangsschaltung (6) für einen Normalbetrieb mit einer zweiten Hysterese umfasst, wobei die erste Hysterese größer ist als die zweite Hysterese; wobei die Eingangsschaltung (2) abhängig von dem Einstellungsdatum für den Burn-In-Testbetrieb die erste Empfangsschaltung (5) und für den Normalbetrieb die zweite Empfangsschaltung (6) mit dem Eingangsanschluss (3) verbindet, um Signale für den Burn-In-Testbetrieb bzw. Normalbetrieb zu empfangen und dem Funktionsschaltkreis (4) zur Verfügung zu stellen.
  2. Integrierte Schaltung (1) nach Anspruch 1, wobei die Eingangsschaltung einen Schalter (7) aufweist, der abhängig von dem Einstellungsdatum entweder die erste oder die zweite Empfangsschaltung (5, 6) mit dem Eingangsanschluss (3) verbindet.
  3. Integrierte Schaltung (1) nach Anspruch 1 oder 2, wobei der Einstellungsspeicher (8) nach der Herstellung der integrierten Schaltung (1) auf einen ersten Wert eingestellt ist, um die erste Empfangsschaltung (5) mit dem Eingangsanschluss (3) zu verbinden, und wobei eine Einstellschaltung (10) vorgesehen ist, um abhängig von einer empfangenen Signalfolge den Einstellungsspeicher (8) mit einem zweiten Wert zu beschreiben, um die zweite Empfangsschaltung (6) zu aktivieren.
  4. Integrierte Schaltung (1) nach Anspruch 3, wobei der Einstellungsspeicher (8) ausgestaltet ist, um nach dem Beschreiben mit dem zweiten Wert den zweiten Wert dauerhaft zu speichern.
  5. Integrierte Schaltung nach Anspruch 4, wobei der Einstellungsspeicher (8) und/oder die Einstellschaltung (10) ausgestaltet ist, um nach dem Beschreiben mit dem zweiten Wert eine weiteres Beschreiben zu verhindern.
  6. Integrierte Schaltung nach Anspruch 5, wobei der Einstellungsspeicher (8) eine elektrische Fuse aufweist.
  7. Integrierte Schaltung nach einem der Ansprüche 1 bis 7, wobei die Signale in dem Burn-In-Testbetrieb rauschbehaftet sind und eine erste niedrige Flankensteilheit aufweisen und wobei die Signale in dem Normalbetrieb eine zweite hohe Flankensteilheit aufweisen.
  8. Verfahren zum Testen einer integrierten Schaltung (1) nach einem der Ansprüche 1 oder 2, wobei eine erste Signalfolge angelegt wird, um den Einstellungsspeicher (8) mit dem Einstellungsdatum für den Burn-In-Testbetrieb zu beschreiben, und wobei nach dem Beenden des Burn-In-Testbetriebs eine zweite Signalfolge angelegt wird, um den Einstellungsspeicher (8) mit dem Einstellungsdatum für den Normalbetrieb zu beschreiben.
DE102004057819A 2004-12-01 2004-12-01 Eingangsschaltung für eine integrierte Schaltung Expired - Fee Related DE102004057819B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004057819A DE102004057819B4 (de) 2004-12-01 2004-12-01 Eingangsschaltung für eine integrierte Schaltung
US11/291,514 US7321235B2 (en) 2004-12-01 2005-12-01 Input circuit for an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004057819A DE102004057819B4 (de) 2004-12-01 2004-12-01 Eingangsschaltung für eine integrierte Schaltung

Publications (2)

Publication Number Publication Date
DE102004057819A1 DE102004057819A1 (de) 2006-06-08
DE102004057819B4 true DE102004057819B4 (de) 2010-07-22

Family

ID=36441589

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004057819A Expired - Fee Related DE102004057819B4 (de) 2004-12-01 2004-12-01 Eingangsschaltung für eine integrierte Schaltung

Country Status (2)

Country Link
US (1) US7321235B2 (de)
DE (1) DE102004057819B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7359047B2 (ja) * 2020-03-16 2023-10-11 セイコーエプソン株式会社 リアルタイムクロック装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6598187B1 (en) * 1999-02-08 2003-07-22 Fujitsu Limited Semiconductor integrated circuit device with test circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2519580B2 (ja) * 1990-06-19 1996-07-31 三菱電機株式会社 半導体集積回路
US5734661A (en) * 1996-09-20 1998-03-31 Micron Technology, Inc. Method and apparatus for providing external access to internal integrated circuit test circuits
JP2000065899A (ja) * 1998-08-14 2000-03-03 Sony Corp 半導体装置およびそのデータ書き換え方法
DE10154614C1 (de) * 2001-11-07 2003-05-08 Infineon Technologies Ag Integrierte Schaltung mit einer Testschaltung und Verfahren zum Entkoppeln einer Testschaltung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6598187B1 (en) * 1999-02-08 2003-07-22 Fujitsu Limited Semiconductor integrated circuit device with test circuit

Also Published As

Publication number Publication date
US7321235B2 (en) 2008-01-22
US20060150039A1 (en) 2006-07-06
DE102004057819A1 (de) 2006-06-08

Similar Documents

Publication Publication Date Title
DE19819265C1 (de) Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE3520003C2 (de)
DE69728239T2 (de) Eichung über die Ausgangsklemme oder über die Energieversorgungsklemme
DE10330593B4 (de) Integrierter Taktversorgungsbaustein für ein Speichermodul, Speichermodul, welches den integrierten Taktversorgungsbaustein umfasst, sowie Verfahren zum Betreiben des Speichermoduls unter Testbedingungen
DE102004017863B4 (de) Schaltung und Verfahren zum Ermitteln eines Referenzpegels für eine solche Schaltung
DE10306620B4 (de) Integrierte Testschaltung in einer integrierten Schaltung
DE102004061311A1 (de) Temperaturkompensierte Verzögerungssignale
DE10246741B4 (de) Verfahren und Halbleitereinrichtung zum Abgleich von Schnittstelleneinrichtungen
DE10322246A1 (de) Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr
DE102006007439A1 (de) Verfahren und Vorrichtung zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
WO2004025493A1 (de) Integrierter schaltkreis mit umschaltung durch multiplexer zwischen normalbetrieb und testbetrieb
DE102004057819B4 (de) Eingangsschaltung für eine integrierte Schaltung
DE19514814A1 (de) Übertragungsvorrichtung und Übertragungsverfahren für Kalibrierungsdaten eines Halbleiter-Testgeräts
DE4420988A1 (de) Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung
DE60212103T2 (de) Strukturierter speicherzellentest
DE102004020030A1 (de) Testvorrichtung zum Testen einer integrierten Schaltung
EP1088311B1 (de) Elektronische prüfungsspeichereinrichtung
DE10154614C1 (de) Integrierte Schaltung mit einer Testschaltung und Verfahren zum Entkoppeln einer Testschaltung
DE10313872B3 (de) Integrierte Schaltung mit einer Testschaltung
DE10358849B4 (de) Integrierte Schaltung und Verfahren zum Testen einer integrierten Schaltung
EP1148510A2 (de) Integrierte Halbleiterschaltung, insbesondere Halbleiterspeicheranordnung und Verfahren zum Betrieb derselben
DE102005036819B4 (de) Leseverstärkerschaltung
DE19624858A1 (de) Integrierte Schaltung mit Testfunktion
DE10223167B4 (de) Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee